JPS61292327A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61292327A JPS61292327A JP13373785A JP13373785A JPS61292327A JP S61292327 A JPS61292327 A JP S61292327A JP 13373785 A JP13373785 A JP 13373785A JP 13373785 A JP13373785 A JP 13373785A JP S61292327 A JPS61292327 A JP S61292327A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- boron
- impurity
- lifetime killer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板に所定の導電形の層を形成するた
めに一不純物を導入し、また半導体基板のライフタイム
を短ぐするためにライフタイムキラーを導入する半導体
装置の製造方法に関する。
めに一不純物を導入し、また半導体基板のライフタイム
を短ぐするためにライフタイムキラーを導入する半導体
装置の製造方法に関する。
半導体基板の所定の領域に不純物を導入するために、イ
オン打ち込みにより不純物元素を基板表面層にドーピン
グし、熱処理により内部に拡散させて低不純物濃度の層
を形成する方法は広く知られている。この際、イオン打
ち込みによりドーピング処理は不純物濃度のばらつきが
少ない安定した処理であるが、それに続く不純物を所定
の深さまで拡散されるドライビング処理は、熱処理に用
いる炉の温度のばらつき、炉内雰囲気の影響をうけやす
い、このためドライビング処理後の不純物濃度分布にば
らつきが生ずる。一方基板のライフタイム制御のため、
このあとにＡｕ、Ｐｔ等のライフタイムキラーを拡散さ
せる場合、基板内の不純物の量がライフタイムキラーの
分布に大きく影響することは良く知られており、このた
め不純物濃度分布にばらつきがあるとライフタイムキラ
ーの濃度がばらつく、従って、出来上がった半導体装置
は、このライフタイムキラーの濃度ばらつきにより逆回
復時間等のスイッチング特性がばらつく。
オン打ち込みにより不純物元素を基板表面層にドーピン
グし、熱処理により内部に拡散させて低不純物濃度の層
を形成する方法は広く知られている。この際、イオン打
ち込みによりドーピング処理は不純物濃度のばらつきが
少ない安定した処理であるが、それに続く不純物を所定
の深さまで拡散されるドライビング処理は、熱処理に用
いる炉の温度のばらつき、炉内雰囲気の影響をうけやす
い、このためドライビング処理後の不純物濃度分布にば
らつきが生ずる。一方基板のライフタイム制御のため、
このあとにＡｕ、Ｐｔ等のライフタイムキラーを拡散さ
せる場合、基板内の不純物の量がライフタイムキラーの
分布に大きく影響することは良く知られており、このた
め不純物濃度分布にばらつきがあるとライフタイムキラ
ーの濃度がばらつく、従って、出来上がった半導体装置
は、このライフタイムキラーの濃度ばらつきにより逆回
復時間等のスイッチング特性がばらつく。
本発明は、イオン打ち込みによってＰＮ接合を生成する
層が形成された半導体基板に表面からの拡散によりライ
フタイムキラーを導入する方法において、基板内のライ
フタイムキラーの濃度ばらつきを少なくして、スイッチ
ング特性のばらつきの少ない半導体装置を得る製造方法
を提供することを目的とする。 （発明の要点］ 本発明、半導体基板に異なる導電形の層を形成するため
の不純物の導入は、接合特性を左右する接合前面の不純
物濃度と、表面抵抗を左右する表面層の高い不純物濃度
を所定の値にすることが必要であるとのｔｇ黴に基づき
、イオン打ち込みを２回に分けて行い、第一のイオン打
ち込み後熱処理により所定の深さまで不純物を拡散させ
、次に第一のイオン打ち込みより高いドーズ量での第二
のイオン打ち込みにより表面層に不純物を導入し、次い
でライフタイムキラーを導入することにより上記の目的
を達成する。
層が形成された半導体基板に表面からの拡散によりライ
フタイムキラーを導入する方法において、基板内のライ
フタイムキラーの濃度ばらつきを少なくして、スイッチ
ング特性のばらつきの少ない半導体装置を得る製造方法
を提供することを目的とする。 （発明の要点］ 本発明、半導体基板に異なる導電形の層を形成するため
の不純物の導入は、接合特性を左右する接合前面の不純
物濃度と、表面抵抗を左右する表面層の高い不純物濃度
を所定の値にすることが必要であるとのｔｇ黴に基づき
、イオン打ち込みを２回に分けて行い、第一のイオン打
ち込み後熱処理により所定の深さまで不純物を拡散させ
、次に第一のイオン打ち込みより高いドーズ量での第二
のイオン打ち込みにより表面層に不純物を導入し、次い
でライフタイムキラーを導入することにより上記の目的
を達成する。
以下図を引用して本発明の一実施例のダイオードについ
て説明する。第１図においてＮ型シリコン基板１に下面
からのりんの拡散により接触を良くするための１高温度
のＮ型層２を形成する６次に上面に酸化膜５を被着し窓
６を開け、この窓を通してほう素イオンを打ち込み、熱
処理を施してほう素拡散Ｐ°層３を形成する。さらに熱
処理によってできた薄い酸化膜を除去した後、はう素の
第二イオン打ち込みを実施し、２９層３よりほう素濃度
の高いＰ゛層４形成する０例えば比抵抗１０〜１５Ω口
、初期厚さ２００−のＮ型Ｓｔ基板１を用い、厚さ１５
０μのＮ′″層を形成したのち、ドーズ量１ ｘ １０
１４ ｃｍ−ｔで第一のほう素イオン打ち込みを行って
２３層３を形成した。つぎにドーズ量５×１０”ａｍ″
２の第二のほう素イオン打ち込みを行ってＰ゛層４形成
した。この結果、Ｓｌ基板１内の不純物濃度分布は第２
図に示したようになる。このあとライフタイムキラーで
ある金を上面に付着させ、熱処理により拡散してライフ
タイムを短くする。第二のイオン打ち込み層４のアニー
ルはこの際行われる。このようにして作られたダイオー
ドのスイッチング特性のばらつきは小さく押さえること
ができる。すなわち、１回のイオン打ち込みによりＮ型
基板にＰ′層を形成した従来の同一寸法構造のダイオー
ドにくらべ、逆回復時間はばらつきの３σ値は０．５５
の比で減少した。これは第２図において、スイッチング
特性を左右する斜線部２１までＡｕが拡散して入る際、
２０層３のほう素濃度は線２２で示す従来の場合に比し
て小さく、＾Ｕの拡散に影響する高いほう素濃度の表面
のＰ”層４は熱処理のない第二のイオン打ち込み工程で
形成されてばらつきが少ないため、斜線部２１でのａ
ｕ ｔ’ｌＪ度のばらつきが少なくなるためと考えられ
る。
て説明する。第１図においてＮ型シリコン基板１に下面
からのりんの拡散により接触を良くするための１高温度
のＮ型層２を形成する６次に上面に酸化膜５を被着し窓
６を開け、この窓を通してほう素イオンを打ち込み、熱
処理を施してほう素拡散Ｐ°層３を形成する。さらに熱
処理によってできた薄い酸化膜を除去した後、はう素の
第二イオン打ち込みを実施し、２９層３よりほう素濃度
の高いＰ゛層４形成する０例えば比抵抗１０〜１５Ω口
、初期厚さ２００−のＮ型Ｓｔ基板１を用い、厚さ１５
０μのＮ′″層を形成したのち、ドーズ量１ ｘ １０
１４ ｃｍ−ｔで第一のほう素イオン打ち込みを行って
２３層３を形成した。つぎにドーズ量５×１０”ａｍ″
２の第二のほう素イオン打ち込みを行ってＰ゛層４形成
した。この結果、Ｓｌ基板１内の不純物濃度分布は第２
図に示したようになる。このあとライフタイムキラーで
ある金を上面に付着させ、熱処理により拡散してライフ
タイムを短くする。第二のイオン打ち込み層４のアニー
ルはこの際行われる。このようにして作られたダイオー
ドのスイッチング特性のばらつきは小さく押さえること
ができる。すなわち、１回のイオン打ち込みによりＮ型
基板にＰ′層を形成した従来の同一寸法構造のダイオー
ドにくらべ、逆回復時間はばらつきの３σ値は０．５５
の比で減少した。これは第２図において、スイッチング
特性を左右する斜線部２１までＡｕが拡散して入る際、
２０層３のほう素濃度は線２２で示す従来の場合に比し
て小さく、＾Ｕの拡散に影響する高いほう素濃度の表面
のＰ”層４は熱処理のない第二のイオン打ち込み工程で
形成されてばらつきが少ないため、斜線部２１でのａ
ｕ ｔ’ｌＪ度のばらつきが少なくなるためと考えられ
る。
本発明は、ライフタイムキラーの導入の前に行うイオン
打ち込みを二段に分け、ライフタイムキラーの導入濃度
に影響を及ぼすような高い濃度の第二のイオン打ち込み
後は拡散のための熱処理を行わないことにより不純物濃
度のばらつきを低減し、導入ライフタイムキラーの濃度
のばらつきを少なくするものである。これによりスイ２
・チング特性のばらつきの少ない半導体装置を得ること
ができる。
打ち込みを二段に分け、ライフタイムキラーの導入濃度
に影響を及ぼすような高い濃度の第二のイオン打ち込み
後は拡散のための熱処理を行わないことにより不純物濃
度のばらつきを低減し、導入ライフタイムキラーの濃度
のばらつきを少なくするものである。これによりスイ２
・チング特性のばらつきの少ない半導体装置を得ること
ができる。
第１図は本発明の一実施例のダイオードの断面図、第２
図はその不純物濃度分布図である。 １：Ｓｉ基板、３：はう素拡散層、４：第二はう素イオ
ン打ち込み層。
図はその不純物濃度分布図である。 １：Ｓｉ基板、３：はう素拡散層、４：第二はう素イオ
ン打ち込み層。
Claims (1)
- １）半導体基板へのイオン打ち込みによりＰＮ接合を生
成する層を形成したのち表面からの拡散により半導体基
板へライフタイムキラーを導入する方法において、イオ
ン打ち込みを２回に分けて行い、第一のイオン打ち込み
後熱処理により所定の深さまで不純物を拡散させ、次い
で第一のイオン打ち込みより高いドーズ量での第二のイ
オン打ち込みにより表面層に不純物を導入することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13373785A JPS61292327A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13373785A JPS61292327A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292327A true JPS61292327A (ja) | 1986-12-23 |
| JPH0571131B2 JPH0571131B2 (ja) | 1993-10-06 |
Family
ID=15111737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13373785A Granted JPS61292327A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292327A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987098A (en) * | 1988-08-10 | 1991-01-22 | Fuji Electric Co., Ltd. | Method of producing a metal-oxide semiconductor device |
-
1985
- 1985-06-19 JP JP13373785A patent/JPS61292327A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987098A (en) * | 1988-08-10 | 1991-01-22 | Fuji Electric Co., Ltd. | Method of producing a metal-oxide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0571131B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6361777B2 (ja) | ||
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| US4412238A (en) | Simplified BIFET structure | |
| US4512815A (en) | Simplified BIFET process | |
| JPS61292327A (ja) | 半導体装置の製造方法 | |
| US4567644A (en) | Method of making triple diffused ISL structure | |
| JPH023291A (ja) | ツェナーダイオードの二重インプラント製作法 | |
| JPS61206219A (ja) | 半導体装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JPH01128460A (ja) | 半導体装置の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JPH06333869A (ja) | 半導体装置の製造方法 | |
| JPS6190431A (ja) | 半導体装置の製法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPH01302858A (ja) | 半導体装置の製造方法 | |
| JPS6323362A (ja) | 半導体装置の製造方法 | |
| JPH0729989A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPH0399434A (ja) | 半導体装置の製造方法 | |
| JPS56155562A (en) | Manufacture of semiconductor device | |
| JPS59148327A (ja) | 半導体装置の製造方法 | |
| JPS58135669A (ja) | 半導体装置の製造方法 | |
| JPS63192273A (ja) | シヨツトキ−バリアダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |