JPS61290708A - 半導体ウエハ− - Google Patents

半導体ウエハ−

Info

Publication number
JPS61290708A
JPS61290708A JP13350285A JP13350285A JPS61290708A JP S61290708 A JPS61290708 A JP S61290708A JP 13350285 A JP13350285 A JP 13350285A JP 13350285 A JP13350285 A JP 13350285A JP S61290708 A JPS61290708 A JP S61290708A
Authority
JP
Japan
Prior art keywords
wafer
line
orientation
laser
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13350285A
Other languages
English (en)
Inventor
Masao Sugita
杉田 正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13350285A priority Critical patent/JPS61290708A/ja
Publication of JPS61290708A publication Critical patent/JPS61290708A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] オリエンテーションフラット面を円形ウェハーに形成す
る代わりに、ウェハー面にレーザ刻印して結晶面方位が
判かるようにする。
[産業上の利用分野] 本発明はICなどの半導体装置を製造する際に使用され
る、半導体ウェハーに関する。
半導体装置を製造する場合に、その基体となるのが半導
体ウェハーで、その半導体ウェハーをウェハープロセス
によって処理して、半導体チップに仕上げられる。゛ このウェハープロセスでは、パターン形成などの処理の
ため、円形状のウェハーを絶えず一定方向に揃えなけれ
ばならない。その目的のため、オリエンテーションフラ
ット(OF ; 0rientationFlat)面
が利用されているが、そのOF面が逆にウェハープロセ
スに支障を与えるならば、これを改善する必要がある。
[従来の技術と発明が解決しようとする問題点]通常、
半導体ウェハー(以下、ウェハーと略称する)は円筒状
の単結晶インゴットが製作され、それをスライスして円
形のウェハーに作成されている。その場合、一定の結晶
面方向に揃えて、ウェハープロセスをおこなう必要があ
り、そうしなければ、不純物拡散が不規則になったり、
また、チップに破断した隙、へき開面が一定にならない
と云う不都合が起こる。
従って、従来、単結晶インゴットを製作し、それをスラ
イスする前に、外周の一定結晶面を研磨して、フラット
なオリエンテーションフラット面を作り、その後でウェ
ハーにスライスして、ウェハーの結晶面方位が判°かる
ような形状にしている。
第3図はウェハー1の平面図を示しており、2がオリエ
ンテーションフラット(OF)面で、例えば、単結晶イ
ンゴットの結晶軸を<111>とすると、OF面を(2
11)または(110)とせしめている。
このOF面をウェハープロセスの各工程で、基準線とし
て利用しており、例えば、フォト工程で露光装置のステ
ージ上に載置する時、このOF面をステージの基線に合
わせ、次いで正確な微調整を行なっている。
一方、ICの発展に伴って、ウェハープロセスの工程も
自動化され、各工程間を自動的に搬送するようになって
いるが、現在の処理法はバッチ式処理が多く、数10枚
のウェハーを一括処理する方式である。しかし、最近、
ウェハーは大口径化され、8インチウェハーのような大
型ウェハーが使用されるようになってきた。そうすると
、バッチ式処理が困難になり、1枚ずつ処理する枚葉式
の自動化処理が注目されてきた。
その場合、ウェハーは各工程間を1枚ずつ搬送するよう
になって、1枚のウェハーを真空チャックで吸着したり
、また、爪で掴んだりすることが多くなる。そうすれば
、例えば、爪で掴む際に、第4図(alに示すように、
爪3がOF面2を掴んで十分に掴みきれず、掴み損なう
ことが起こる。また、真空チャックで吸着する際には、
第4図(′b)に示すように、吸着口4の一部がOF面
2に合致して吸着されず、搬送されないことが起こる。
ウェハーが搬送されないと、処理装置は自動的に停止し
て、処理のトラブル発生となるわけである。現在のバッ
チ式処理法においても、処理装置の中で1枚ずつ搬送さ
れる装置があり、その場合には、作業者が手で揃えて、
OF面が爪や吸着口に合致しないように図っている。し
かし、今後、枚葉式自動化処理となり、処理装置間を1
枚ずつ搬送されるようになると、手で揃えることはでき
ずに、掴み損ないによるトラブル発生が多発する恐れが
ある。
本発明は、このような問題点を解消させるウェハーの形
状を提案するものである。
[問題点を解決するための手段] その問題は、円形ウェハーの結晶面方位を示す記号が、
該円形ウェハー面にレーザ刻印されている円形ウェハー
によって解決される。
[作用コ 即ち、本発明では切り欠いたOF面を設けずに、レーザ
刻印で面方位を記入し、ウェハーは円形のままにしてお
く。
そうすると、掴み損ないによるトラブル発生は皆無にな
る。
し実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかるレーザ刻印で面方位を記入した
ウェハーの平面図を示しており、10がレーザ刻印ライ
ンである。即ち、OF面の代わりに、同一位置にレーザ
で食刻した点線を作成する。それには、例えば、YAG
レーザを用いて、10ワット程度のパワーで食刻してお
く。刻印ラインの幅は広く、深さも十分に深くして、ウ
ェハープロセスで、表面加工されても消失しない形状に
する。
例えば、幅10μm、深さ5μmの凹部に形成する。
そうすれば、ウェハーの円形はそのまま維持され、自動
化処理のハンドリング時の掴み損ないによるトラブルは
解消される。
そして、例えば、フォト工程で露光装置のステージ上で
面方位をステージの基線に合わせる場合は、ウェハー表
面に電気信号を送って、その波形変化からレーザ刻印ラ
インの位置・方向を読み取り、それによって、ステージ
の基線と合わせる。
従って、OF面がなくても、ウェハープロセスにおける
位置合わせには支障がない。
このようなレーザ刻印ラインの他の形状例を、第2図(
a)、 (b)に示している。同図(a)のレーザ刻印
ライン11はT字形、同図(blのレーザ刻印ライン1
2は垂直線形であるが、検出の難易度を考慮して、その
方向と形状を決めるのが好ましい。
[発明の効果コ 以上の説明から判るように、本発明にかかるウェハーを
用いれば、ウェハープロセスの自動処理におけるスルー
プットが向上する大きな効果のあるものである。
【図面の簡単な説明】
第1図および第2図(a)、 (b)は本発明にかかる
ウェハーの平面図、 第3図は従来のウェハーの平面図、 第4図(al、 (blは従来のウェハーの問題点を示
す図である。 図において、 ■はウェハー、    2はOF面、 10、11.12はレーザ刻印ライン を示している。 7F−発蛸噂つエバー 第1図 序発明4値τ例っワエハー 第2図

Claims (1)

    【特許請求の範囲】
  1. 円形ウェハーの結晶面方位を示す記号が、該円形ウェハ
    ー面にレーザ刻印されていることを特徴とする半導体ウ
    ェハー。
JP13350285A 1985-06-18 1985-06-18 半導体ウエハ− Pending JPS61290708A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13350285A JPS61290708A (ja) 1985-06-18 1985-06-18 半導体ウエハ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13350285A JPS61290708A (ja) 1985-06-18 1985-06-18 半導体ウエハ−

Publications (1)

Publication Number Publication Date
JPS61290708A true JPS61290708A (ja) 1986-12-20

Family

ID=15106266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13350285A Pending JPS61290708A (ja) 1985-06-18 1985-06-18 半導体ウエハ−

Country Status (1)

Country Link
JP (1) JPS61290708A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
EP1842942A2 (en) * 2006-04-03 2007-10-10 Sumitomo Electric Industries, Ltd. GaN crystal substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
EP1842942A2 (en) * 2006-04-03 2007-10-10 Sumitomo Electric Industries, Ltd. GaN crystal substrate
EP1842942A3 (en) * 2006-04-03 2009-06-24 Sumitomo Electric Industries, Ltd. GaN crystal substrate
US7825409B2 (en) 2006-04-03 2010-11-02 Sumitomo Electric Industries, Ltd. GaN crystal substrate
EP2366816A3 (en) * 2006-04-03 2011-10-19 Sumitomo Electric Industries, Ltd. GaN Crystal Substrate with Distinguishable Front and Rear Surfaces

Similar Documents

Publication Publication Date Title
US6642127B2 (en) Method for dicing a semiconductor wafer
US7507639B2 (en) Wafer dividing method
JP3213563B2 (ja) ノッチレスウェーハの製造方法
KR20080098018A (ko) 웨이퍼 개별화용의 지지체
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP2007059829A (ja) ウエーハの加工方法およびウエーハの加工方法に用いる粘着テープ
TW201719746A (zh) 晶圓的分割方法
JP2007059523A (ja) 基板の加工方法および加工装置
JP2009064801A (ja) ウエーハ
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TWI354325B (ja)
JPS61290708A (ja) 半導体ウエハ−
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JPH1154461A (ja) ウェーハの円形カット方法及び曲線カット方法
JPH06151550A (ja) ウェハーフォーク
JP4408399B2 (ja) 切削ブレードの製造方法
JP2002033378A (ja) ウェーハハンドリング装置
JPH01101112A (ja) 半導体ウエハのダイシング方法
KR20170122662A (ko) 웨이퍼의 가공 방법
JP2017004989A (ja) ウエーハの製造方法及びウエーハ製造装置
KR102242829B1 (ko) 웨이퍼의 가공 방법
JP3927018B2 (ja) 切削装置
JP7233813B2 (ja) 加工装置
JPH0262939B2 (ja)
JP2001196333A (ja) オフアングル付き半導体ウエハ