JPS61289746A - ユ−ザ−・パケツトの経路を選択する方法と相互接続回線 - Google Patents

ユ−ザ−・パケツトの経路を選択する方法と相互接続回線

Info

Publication number
JPS61289746A
JPS61289746A JP61137259A JP13725986A JPS61289746A JP S61289746 A JPS61289746 A JP S61289746A JP 61137259 A JP61137259 A JP 61137259A JP 13725986 A JP13725986 A JP 13725986A JP S61289746 A JPS61289746 A JP S61289746A
Authority
JP
Japan
Prior art keywords
packet
node
packets
distance
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61137259A
Other languages
English (en)
Other versions
JP2601456B2 (ja
Inventor
ダグラス エイ.ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS61289746A publication Critical patent/JPS61289746A/ja
Application granted granted Critical
Publication of JP2601456B2 publication Critical patent/JP2601456B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • H04L12/4637Interconnected ring systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Llよ五旦皿11 本発明は全般的に多重節計棹機相互接続回路網(ネット
ワーク)、更に具体的に云えば、経路伝送効率を高くす
ると共に、回路網のグリッドロックの問題を最小限に抑
える為に、この様な回路網でパケットの経路を選択する
方法と装置に関する。
来の   び 照点 Jl算機システムはメモリ、プロセッサ(CPIJ)及
び入力/出力装置の様な多数の別々の部品を含んでいる
。これらの全ての部品は互いに連絡するコトが出来なけ
ればならない。相互連絡の為に最モ普通に使われている
従来の手段は、バス及びクロスバ−を使うことであった
電子産業の最近の進歩により、バス及びクロスバ−相互
接続方式でも不十分になりつつある。大規模集積(VL
SI)により、1個のチップの上に小形の低速プロセッ
サを形成することが可能になっている。従って、多くの
単一チップ・プロセッサを編成することにより、大形の
高速プロセッサを構成するのがコスト効果がある。然し
、こういうことをすると、プロセッサの間の相互接続が
、プロセッサの全体的な効率を高めようとする時の主な
隘路になる。
理想を云えば、相互接続は、十分な帯域幅を持つと共に
、非常に多数のプロセッサを妥当なコストで接続するこ
とが出来なければならない。更に、システムの能力を高
める為にプロセッサを追加することにより、相互接続を
拡張し得ることが非常に望ましい。別のプロセッサ又は
装置を用いて回路網を拡張する際、過度のコスl−を伴
なわずに、且つ将来の拡張を見込んで最初は不要である
ハードウェアを購入することを必要とばずに、相互接続
の帯域幅がそれに伴なって拡大する ことが望ましい。
従来のバス及びクロスバ−相互接続方式は、こういう条
件に合わない。バスは、それがサービスし得るブロセッ
ナの数に電気的な制約しかないが、帯域幅が一定である
。クロスバ−の帯域幅はそれが相互接続するプロセッサ
の数と共に増加するが、そのコストはプロセッサの数の
自乗に比例して増大し、最初に大きめに設計をしておか
なければ、まったく拡張することが出来ない。
地域の計算機回路網(ローカルエリアコンピュータネッ
トワーク)では、帯域幅の条件がかなり小さく、1つの
バスで足りるのが円通であるが、バスは故障に対する許
容度がない。バスの故障により、回路網全体が故障する
。クロスバ−は、コストがN2で増大する為に、地域の
計算機回路網には一般的に実用性がない。クロスバ−の
故障に対する許容度は、クロスバ−の内部の8対の節の
間に1つのリンクしかないから、バスの故障に対する許
容度より僅かに大きいだけである。従って、リンクの故
障により、クロスバ−内の2つの節の間の通信が出来な
くなる。クロスバ−接続方式もバス接続方式も、上に述
べた理由で、地域の計算機回路網を容易に拡張すること
が出来ない。
更に最近になって、回路切換え方式ではな(、パケット
切換えを用いることにより、拡張能力及び故障に対する
許容度が不完全ながら幾分達成される様になった。パケ
ット切換え方式では、ユーザーのメツセージを分離(分
解)し、多数のユーザー・パケットに分けて伝送する。
パケットはユーザー・データ及び制御データを含んでい
ることがあり、その全てが複合体として切換えられる。
一般的に、ユーザー・データの各々のパケットは見出し
を持ち、これがパケットの最終的な宛先に関する情報を
持っている。
パケット切換えは、パケットの起点とその最終宛先の間
に幾つかの交替的な経路を持つ多重節システムに使われ
る場合が多い。パケットの切換え及び多重通信経路を使
うことにより、故障したスイッチ又は線路を側路するこ
とが出来るし1パケット切換え制御装置が各々の等に分
布している場合、最初に大きめに設計しておかなくても
、システムを拡張することが出来る。然し、こういう節
の制御ソフトウェアは一般的に回路網の故障に適応する
際、融通性がない。
多重筒相互接続システムにおけるパケットの切換えは、
この他にも問題がある。その1つは、負荷の平衡である
。パケットが、その宛先に達するまでの節移動距離が最
短である様な経路で送られる様な経路選択規則を選んだ
場合、ある経路は他の経路よりもずっと高い頻度で選択
され、システムの負荷に不平衡が生じ、静的なデッドロ
ックの倶れがある。多重節パケット切換え方式に起こる
別の問題は動的なデッドロックである。動的なデッドロ
ックは、ある節が、別のパケットを受取る為にパケット
記憶バッファを空ける為に、あるパケットを「強制的に
」その節から出す時に起こる。
このパケットはある出力線に沿って押出されることがあ
るが、この出力線がこのパケットをそのパケットの宛先
から遠ざかる向きに移動することがある。経路選択規則
の一組がよく出来ていないと、パケットが無限に循環す
ることがあり゛、その結果動的なデッドロックになる。
従って、節の間に最低の論理的な距離を持ち、静的及び
動的なデッドロックを防止する様な一組の経路選択規則
によって操作される多重節パケット切換え回路網に対す
る要望が生じている。更に、故障に対する許容度が極め
て高く、パケット切換え機能について自己修理形の分布
したυj御部を持つパケット切換え回路網に対する要望
がある。
問題、を解 する の−  び 用 本発明は多重節計算機相互接続回路網でユーザー・パケ
ットの経路を選択する方法と装置を説明する。各々のユ
ーザー・パケットはその宛先節を表わす識別子を持って
いる。各々の節が入力線及び出力線により、複数個の他
の節に接続されている。各々の節が複数個のリンクを持
ち、各々のリンクが入力線に接続されると共に、多数の
パケット記憶バッファを持っていて任意の出方線に選択
的に接続することが出来る。
動作の際、節がその入力線に多数の情報パケットを受取
る。情報パケットが夫々バッファに記憶される。次に、
節が各々のパケットの宛先を感知し、ルックアップ・テ
ーブル又は経路選択テーブルを見ることにより、各々の
パケットに対する好ましい出力線を決定する。好ましい
出力線は、宛先節までの節移動距離がi知である経路の
一部分と定残する。一旦、各々のパケットに対する好ま
しい出力線及びそれに対応する節移動距離が決定された
ら、各々のリンクのバッファの中で、節移動距離が最短
である1つのパケットを選択する。
その模、各々のリンクから1つずつのこういうパケット
が、それに関連する節移動距離の昇順で、そういうパケ
ットに対する出ノ】線が既に割当てられていなければ、
夫々の好ましい出力線に割当てられる。
何れかの出力線がこの後パケットに割当てられないま)
でいる場合、節は、それまでに割当てられたパケットの
伝送の後、どのリンクが依然として一杯であるか、即ち
まだ空のバッファを持つていないかを確認する。一杯と
見込まれる各々のリンクに対しては、割当てられていな
い線を使いきるまで、又は全てのリンクが最早一杯と見
込まれなくなるまで、記憶されているパケットを出力線
に割当てる。上に述べた工程の模に、まだ割当てられて
いない出力線があれば、割当てられていないで残ってい
るパケットは、割当てられていないパケットに対する好
ましい線である様な、割当てられていない出力線が残ら
なくなるまで、人々の好ましい出力線に割当てることが
できる。この様にして記憶されているパケットが選択さ
れた後、割当てられたパケットを伝送する。
実  施  例 本発明の経路選択@置は任意の多重節相互接続回路網に
使うことが出来るが、ハイパートロイダル形相互接続方
式を用いることが好ましい。この明m関で云う[ハイパ
ートロイダル形」とは、8各の節が2n項の接続部を持
ち、n個のリングの1メンバである様な種類の回路網の
構成を云う。
リング次元又は回路網のリングがその中に人っている考
えとしてのリング群の数もnである。
第1図は1リング次元、即ち、n−1のハイパートロイ
ドを示す。各々の節10は2(=2n)組の入力/出力
線12しか持たず、1(=1n)リングだけの1メンバ
である。1次元のハイパートロイドは、パケットの切換
えの為に交替的な経路が1つしかないので、少数の節に
だけ用いられる。
第2図は9個の節及び2リング次元のハイパートロイダ
ル形回路網を示す。本発明は3又は更に多くのリング次
元及び多数の節を持つハイパートロイダル形回路網に使
うことも出来るが、本発明を説明する為に第2図に示す
構造を使う。各々の節10には説明の便宜の為に大文字
のアルファベットが記入されているが、実際には節の確
認は勿論ディジタル順序によって定められる。図示の2
次元の場合、各々の節10が4本の全2重Fi112に
よって隣接する節に接続されている。各々の線12が2
つの節を互いに接続すると共に、説明の便宜上、二重に
符号がつけられている。即ち、節Aでは、節Aを節Bに
接続する線が纏a3であると共に1Ib1でもある。各
々の節10は2つのリングの1メンバであり、各々のリ
ングが異なるリング次元にある。節Aはリング14及び
リング16の1メンバである。リング14が節B及びC
を含み、リング16が節り及びGを含む。
ハイパートロイドは他の回路網に較べて多数の利点があ
る。これは節の園の距離を短く保ちながら、高度の拡張
能力がある。ハイバートロイダル形構造は節の間に多重
経路を作り、こうして自動的な負荷の平衡をとること並
びに7エールソフト能力が得られる。シミュレーション
によると、ハイパートロイドは、所定数の節及びリンク
に対して最大の帯域幅が得られる回路網であることが判
った。
発信節と宛先節の間のハイパートロイダル形回路網の平
均論理(節)距離が比較的短いことは、配送時間及び最
大配送帯域幅の両方に強い影響がある。ハイパートロイ
ダル形回路網を拡張するにつれて、節の間の平均距離は
ゆっくりと増大する・2次元回路網で節の数を2倍にし
ても、平均部間距離はJ2倍にしか増加しない。
第3図は第2図に示した回路網内の節への内部構造の回
路図である。第1jでは、節へが、線a1、a2.a3
.a4を含む一組の全2市線12により、周囲の節に接
続されている。第3図は、線a1,82.a3.a4が
更に大々入力線18゜20.22.24と出力126.
28,30.32とに分れることを示している。入力線
・18乃至24及び出力[126乃至32が、図面では
判り易くする為に分離して示されている。
入力線18がリンク34に接続される。このリンクはデ
マルチプレクサ36、複数個のパケット記憶バッファ3
8乃至44及びマルチプレクサ46で構成される。マル
ブlレクサ/デマルチプレクサ制11Dli置47が制
御バス49を介してマルチプレクサ46及びデマルチプ
レクサ36を&ljlする。バッファ38乃至44の動
作がIIJIl!バス53を介して、バッファ制ra装
置51によって1IIJ111される。CPU48は、
マイクロプロセッサであってよいが、アドレス・バス5
0を介してMUX/DXt4mH置47に接続さ装る。
アドレス・バス50はCPtJ48からバッフyilt
lll装置51に対して命令をも送出す。
第4図はリンク34を詳しく示している。制御バス49
がMtJX/DXIII御装置147(第3同装置14
7令を4者択1直列デマルチプレクナ36に伝える。こ
の命令に従って、デマルチプレクサ36が入力線18の
到来パケットを4つのバッファ入力線62.64,66
.68の内の1つに切換える。これと平行して、バッフ
?詞御装W151(第3図)が、夫々の入力1i162
乃至68に現れるパケットを受取る様に、バッファ38
乃至44の内の1つに知らせる。
バッファ38の内部構造が第4図に詳しく示されている
。l1IJ御装置ff70が制御バス53からの命令を
受取り、それ自身がi制御線78乃至82を介して素子
72乃至76を制御する。線78の信号が直列入力/並
列出力シフトレジスタ72を付能して1162のパケッ
トを受取る様にし、これが直列形式で節の間で伝送され
る。素子72はバッファ・バス84にパケットが並列形
式で利用出来る様にする。Ill 111418170
 カ、asoの信aにより、パケットの経路選択の見出
しをバッファ74にラッチすることが出来る様にする。
バッファ74は、宛先節(ユーザー・パケットにある)
又は発信節及び節距離数(m距離パケットにある)の様
な項目を含む見出しが、CPU48によって読取られる
様に、データ・バス118に得られる様にする。
並列人力/直列出力シフトレジスタ76が、制御装W1
70から制御182を介して送られる信号によって付能
された時、パケットを直列形式に変換し、それをバッフ
ァ直列出力線86から伝送する。制御装[70がレジス
タ72を付能して、レジスタ76が線86から出σ)パ
ケットを伝送することが付能されるのと同時に、到来パ
ケットを受取ることが出来る様にする。線86が4者択
1マルチブレクサ46に接続され、これが制御バス49
から受取った命令に従って、出力線86乃至92の内の
1つを内部出力線54に切換える。
バッファ40乃至44の構成はバッフ738の構成と同
じである。
第3図に戻って説明すると、マルチプレクサ46が内部
出力線54の出のパケットをクロスバー122に伝送す
る。入力線20乃至24がリンク56.58.60のデ
マルチプレクサ(図面に示してない)に接続される。リ
ンク56乃至60はリンク34同じ様に構成されている
。リンク56乃至60からの出のパケットが内部出力線
110#112.114を夫々介してクロスバー122
に伝送される。
CPU48がデータ・バス118を介してランダムアク
セス・メモリ(RAM)116と連絡する。データ・バ
ス118は、CPU48と、MUX/DX制御装置14
7、主バッフ?制御装W151、CPU出力インターフ
ェース素子94及び局部CPUインターフェース96と
の間の連絡が出来る様にする。
CPU48がバッフ774から見出し情報及び同様なエ
レメントを順次読取って、どのユーザー・パケットがそ
の宛先に最も近いかを決定すると共に、どの出力112
6乃至32が宛先節に対して最短の経路であるかを決定
する。CPLI48は、RAM116に記憶されている
ルックアップ・テーブル(優で説明する)の助けを借り
て、こういう比較を行なう。バッファ74等に対して書
込む能力が、回路網の動作の始めに、ルックアップ・テ
ーブルの作成に関連して、増分節距離パケットを伝送す
るのに必要であるが、これは襖で説明する。
CPLJ48がリンク34に記憶されている1つのパケ
ット、リンク56に記憶されている1つのパケット、リ
ンク60に記憶されている1つのパケット及びリンク4
8に記憶されている1つのパケットを、システムの次の
クロックパルスで伝送する為に選択する。。CPU48
はアドレス・バス50により、内部出力線54,110
,112又は114の内のどれを外PIS出力126.
28.30又は32と電気接続すべきかについて、クロ
スバ−1ilJIll装@98に指示する。こういう命
令が制御装置198からクロスバー・バス120を介し
てクロスバー122に中継される。
CPU出力インターフェース94は、CPU48が直列
メツセージ11100を介して他の節と「ハンドシェイ
ク」することが出来る様にする。
インターフェース94が、リンク34.56乃至60の
内の1つにパケットを受取った時、適当な出力線に確認
信号又は誤りメツセージ(受取ったパケットが誤り検査
によって、不良であることが判る場合)を伝達する。送
信側の節がインターフェース94から確認を受取らない
ことにより、後で説明する故障検出手順が設定される。
回路網にある各々の節A乃至Iには1つ又は更に多くの
局部(ローカル)装@124が接続されている。これら
の装置はプロセッサ、メモリ又は入力/出力装置であっ
てよい。装置1246節10にインターフェース126
によって接続される。
インターフェース126が局部装置入力線128及び局
部装置出力[1130を介してクロスバー122に接続
される。CPU48は、局部cpuインターフェース9
6からバス118を介して局部的に発生されたパケット
の宛先節の確認を受取った時、インターフェース126
の内容を任意の出力線26乃至32を介して伝送する様
にクロスバー122に命令することが出来る。CPU4
8は、A(自分の節)に等しい宛先節を持つ記憶されて
いるパケットを[1128を介してインターフェース1
26に伝送する様に、(制御装W198を介して)クロ
スバー122に命令することも出来る。
インターフェース96が、バス102を介して伝送すべ
きパケットの宛先節を受取ると共に、送信準備完了信号
及びその他の情報を装置124から線104.106を
介して受取る。局部装置124及びインターフェース1
26がバス109によって接続されている。
この発明を2次元のハイパートロイダル形の場合につい
て説明しているが、節10の構造は、追加のリング次元
を受入れる様に容易に拡張することが出来ることをもう
一度述べておぎたい。追加の各々のリング次元は、追加
の2本の入力線、追加の2本の出力線及び追加の2つの
リンクを必要とする。節10の残りの部品は機能的に同
じである。各々のリンクにあるバッファの数を増減する
ことが出来るが、1つのリンク当り少なくとも4つのバ
ッファがあることが好ましい。ハイパートロイドの次元
の数及びデータ・パケット記憶バッファの数は、所望の
帯域幅、回路網の利用度及び全体的な即問の伝送速度に
従って選択される。
第5図はRAM116に記憶されているテーブル作成ソ
フトウェアのフローチャートである。システムを動作さ
せるのに十分なルックアップ・テーブルはPROM又は
同様な装置に結線にしてもよいが、システムの1つのリ
ンク又は節が故障した場合、或いはこの回路網に対して
追加をした場合、修正することが出来る様にする為に、
ルックアップ・テーブルを持久形メモリに記憶すること
が好ましい。工程132で電源を投入した後、システム
内の各々の節が工程134で面距離パケットを発生ずる
。各々の面距離パケットが節同定符号及び部側離数を含
む。第5図は第2図のff1Aに対するルックアップ・
テーブルの作成を示す。Aで発生された面距離パケット
の同定部分は°゛△″である。面距離パケットを発生す
る時、部側離数は0である。
面距離パケットを発生した優、発生した節が工程136
で面距離パケットを各々のリンク34゜58.58.6
0 (第3図)のバッファに入れる。
■程138で、節が面距離パケットを各々の出力線を介
して隣接する接続された節に伝送する。面距離パケット
の伝送と同時に、節へが工程140で、入力線を介して
隣りから4つの面距離パケットを受取る。この工程を判
定として示しであるが、これは、テーブル作成過程の後
の時点で、節Aが何等節距離パケットを受1Nらないこ
とがあるからである。第5図では、受債った面距離パケ
ットを全体的にX (n)で表わしである。こ1でXは
発信節の同定符号であり、nは受取った面距離バケット
の部側離数である。
何等かの面距離パケットを受取った場合、CPU48(
第3図)が、工程142で、1番目のリンクから開始し
て、それらを直列に読取る。工程144で、CPU48
は、受取った面距離パケットが自分で発生したものかど
うかを尋ねる。Xが八に等しければ、CPU48は工程
146でこの面距離パケットを廃棄する。Xが八に等し
くなければ、工程148で節は面距離パケットの部側離
数を定数、好ましくは1だけ増加する。パケットはそれ
が現れた入力線lとも関係している。
判定工程150で、CPU48が、RAM116(第3
図)にあるルックアップ・テーブルの、節の同定符号及
び入力線lに対応する項目を見る。
全体の内のT(X、jりにある項目は、出力線オを含む
経路で、節Xまでの節lの距離に対応する。
この項目が0であって、この項目に対応する情報をまだ
受取っていないことを表わす場合、■程152でこの項
目が(n+1)に設定される。項目T(X、jりがゼロ
以外であれば、工程154で、パケット(n+1、jり
の部側離数(n +1 )をテーブルの対応する項目T
(X、、lりと比較する。
部側離数がテーブルに存在する項目よりも小さければ、
工程152で、(n+1)をこの項目に等しく設定する
。そうでなければ、工程146で、面距離パケットX(
n+1、J)を廃棄する。
あるパケットの部側離数(n+1)がルックアップ・テ
ーブルの項目に設定される場合、面距離パケットX (
n+1 >を線lから切離し、保存して、工程156で
伝送キューに入れる。増分した時、部側離バケツ]−が
全ての線を介して隣接する節に伝送され、こうしてX 
(n+1 )が辿る経路では節Xがどのくらい遠いかに
関する正しい情報を伝える。他方、面距離パケットX(
n−+l)が、テーブルの節T(X1jりの所に既に存
在する値よりも小さい部側離数(n+1)を持つ場合、
これは、X (n+1、jりが辿る経路が線1を含む、
節Xまでの最短経路ではないことを示している。
従って、面距離パケットを廃棄する。
工程156で、X (n+1 )が、バッファに直接的
に入れる代りに、キューに入る。これは、テーブル作成
過程の間、出力線を介して伝送すべき面距離バケツ1−
の数が、たちまち、データを記憶する為に利用し得るバ
ッフこの数を越えるからである。例えば、システムの最
初のクロック・サイクルの間、第八が同距離パケットD
(0)、G(0) 、D (0)及びC(0)(第2図
参照)を受取る。これらの同距離パケットの距離数を1
だけ増数した後、同距離パケットD(1)、C(1)、
D(1)及びG(1)になる。1の入力がルックアップ
・テーブルのT(D、2)、T(G、4) 、T (D
、3)及びT(C11)に入れられる。最初のクロック
・サイクルの間に受取った全ての同距離パケットが、ル
ックアップ・テーブルに情報を供給される為に使われる
から、これらの面距離パ沃ットはどれも廃棄されず、従
って全て再び伝送される。4回繰返されると、最初のク
ロック・サイクルの間に受取った同距離パケットだけで
、再伝送を持つ為に、利用し得る16個の記憶バッファ
全部を占める、従って、1より大きいこの後の有効なく
廃棄されない)l距離パケットは、バッファが空くのを
持ってキューに記憶される。
工程158で、受信リンクlを1だけ増致し、工程16
0で、線の番号を最大のリンク番号である4に対して試
験する。(リンクl及び入力線lは、第3図に示す様に
、関連した構成である。)1?又は更に多くのリンクを
まだ調べなければならない場合、テーブル作成手順は工
程160から工程144に戻り、残りのリンクに対して
この過程を繰返す。全てのリンクを探索したら、次に手
順は工程164(図面の右側)に進み、伝送キュー内に
増数した同距離パケット(X(n+1))が存在するか
どうかを尋ねる。判定工程140からの「ノー」ブラン
チもこの組にブランチする。
大抵の手順の場合がそうであるが、伝送キュー内に><
(n+i>が存在する場合、工程166で、キューの一
番上にある同距離パケットX(n+1)を各々のリンク
の1つのバッファに入れ、各々の出力線で同距離パケッ
トを再伝送することが出来る様にする。この為、X(n
+1)が伝送される前に4回繰返される。その後手順は
工程168で、伝送キュー内にこれ以外の同距離パケッ
トがあるかどうかを尋ねる。あれば、工程170が、こ
のキューに入っている別の同距離パケットを保持する為
に残っているバッファ (BUFF (j!、a))が
あるかどうかを決定する。バッファは、1つのリンクに
対して1つずつ、一度に4個埋ったり空になるから、空
のバッファの数は4の倍数であり、11 aIIはバッ
ファ番号であり、1から4まで変化する。伝送キュー内
にそれ以外の同距離パケットがない場合、又はこの様な
同距離パケットを収容する為の別の空のバッファがない
場合、各々のリンク(1)内のバッファ(a)の中味が
、■程172で全ての隣接する節に伝送される。別の空
のバッファがあれば、工程174で、その中に別の同距
離パケットが入れられ、手順はループ状に工程168に
戻る。
工程164で、伝送キュー内に同距離パケットが見付か
らない場合、手順が工程176にブランチする。この工
程は、回路網の中で何れかの有効な同距離パケットが依
然として、伝送されているかどうかを見付りる部分的な
手順を開始する。工程176が、何れかのリンクの何れ
かのバッファに同距離パケットX(n+1>が存在する
かどうかを尋ねる。1つ又は更に多くの同距離パケット
が再伝送が出来る状態にあれば、工程178でカウント
変数を0に設定し、■程172で、見付かって面距離バ
ケッ[・を再伝送する。バッファに同距離パケットが見
付からなければ、工程180でカウントを1だけ増数し
て、任意に設定した定数Sと比較し、節が同距離パケッ
トを再伝送せずにどれだけのサイクルが経過したかを判
定する。Sは、キューの支援を考慮に入れた時、最大の
論理的な隔たりを持つ節から全ての線を介して伝送され
た同距離パケットが主体の節(今の場合節A)に到達す
ることが出来る様に設定される。工程182で、カウン
トがSより小さければ、手順は工程140に戻り、テー
ブル作成手順の次のサイクルを開始する。■程172で
4個1群のバッファの中味を伝送した優も、手順は工程
140に戻る。工程182で、カウントがSより大きい
が又はそれ、等しくて、面距離パケットがある数のサイ
クルの間伝送されていないことを示す時、工程186で
「A一杯」パケットを伝送し、節へのルックアップ・テ
ーブルが最終的に決ったことを示す。工程188が、こ
の節がシステム内の他の各々の節から同様な「B一杯」
、「C一杯j等を受取ったかどうかを試験する。そうな
っていない場合、手順は工程140に戻って別のサイク
ルを開始する。
然し、システム内の各々の節から「×一杯」パケットを
受取った場合、これは、回路網内の全てのルックアップ
・テーブルが最終的に決ったことを示しており、回路網
は工程190でユーザー・パケットの切換えを開始する
用意が出来ている。この時、第7図に示すパケット切換
え手順を用いる。
面距離パケットの伝送工程172で、バッファ“a”は
順次選択することが好ましい。即ち、伝送の最初のサイ
クルで、各々のリンク1乃至4に対するバッファ番号1
が選択される場合、二番目のサイクルでバッファ2が伝
送の為に選択されると云う様にする。どの宛先節パケッ
トも、それを受取った順序から外れて伝送されない様に
保証する為に、このパターンが繰返される。最短の論理
的な経路を表わす面距離バケットが第へに最初に到着し
、更に廻り道をした経路を辿る面距離パケットは後にな
って到着するから、この為にテーブル作成の効率が高く
なる。面距離バう・ットをそこから受取った節に対して
、面距離パケットを送り返さないことにより、伝送の記
憶を幾分改善することが出来る。これは、こうして再伝
送する面距離パケットが単に起点の節によって廃棄され
るだけであるからである。然し、この様な論理的な調整
は、実行するのに別のオーバーヘッドを必要とし、その
為、多くの場合には入れることは望ましくないことがあ
る。
第6図はRAM素子116(第3図)に記憶される完成
されたルックアップ・テーブル192の概念図である。
第6図に示ずルックアップ・テーブルは、第2図に示し
た比較的簡単な2次元のハイパートロイダル形回路網に
対応しており、追加の次元又は節を持つ回路網に対して
は、勿論拡張される。完成されたテーブルは、参照した
出力線に沿った、参照した節に対する最短の論理的な距
離を示している。出力1128 (全2重線a2の一部
分)から伝送され、宛先節Gを持つユーザー・パケット
に対応して、項目(T (G、2))が2つの面距離に
等しい。項目T(G、4)は節Gがこの経路では1節距
離しか離れていないから、パケットGを線1で送る方が
一層経済的であることを示している。
ハイパートロイダル形回路網が論理距離の増大を最小に
する為に好ましいが、任意の多重節システム・アーキテ
クチュアに対して第6図に例示する様なルックアップ・
テーブルを作成することが出来る。
各々の節に対してルックアップ・テーブル192が一旦
作成されると、回路網は局部装置124(第3図)から
のユーザー・パケットを回路網に切換える用意が出来る
。この明1IIl書で云う「ユーザー・パケットJとは
、データ及び/又は命令を含む一定の長さを持つユーザ
ー・プログラム資料のパケットを指す。ユーザー・プロ
グラム動作の各々のパケット切換えクロック・サイクル
の間、任意の節10(第2図)が入力線1〜4(第3図
の18.20,22.24)を介してユーザー。
パケットP(×)を受・取り、これがリンク35゜56
.57.60で、CPU48によって選択された空のバ
ッファに記憶される。パケット切換え手順は、常にユー
ザー・パケットを受取る用意が出来た空の状態にある少
なくとも4つのバッファが、1つのリンクにバッファ1
つずつ、ある様に動作する。
第7図について説明すると、工程194で、ユーザー・
パケットがリンクオに対して1つずつ、4つの空のバッ
ファに入力される。次に工程196が、他の節からのユ
ーザー・パケットを受取った後に、まだ空でないバッフ
ァがあるかどうかを尋ねる。1つ又は更に多くの空でな
いバッフ1が存在すれば、局部的な起点からのユーザー
・バケットP(X)が、局部装置124(第3図)から
1つ又は更に多くの空のバッファに入れられる。
第3図に戻って説明すると、局部的なユーザー・パケッ
トが、クロスパー122及び制御装置98の作用により
、リンク34,56.58又は60にある1つのバッフ
ァに切換えられる。
局部的な起点を持つパケットを空のバッファに入れるこ
とが出来るかどうかにより、工程200で変数1が1に
セットされる。次に工程202が、検査したリンク内の
全てのバッファが空であるかどうかを検査する。リンク
のバッファが全部空であれば、プログラムは工程204
にブランチし、そこで工程204でリンク番号をjja
数し、工程206でリンク番号が最大値を越えているか
どうかを試験し、工程202で順番の次のリンクを検査
する。空でないリンクが突止められると、バッファ変数
“a”を工程205で1にセットする。工程206で、
バッファ・ラッチ74(第4図)からパケットの見出し
の宛先節を読取る。その後、パケットの宛先節Xに対し
、ルックアップ・テーブルの項目T(X、Of)を01
−1乃至4に対して検索する。第7図では、OIが1乃
至4の範囲の出力線変数である。次に、T(X、01)
の最小値を拾い出し、それを、バッファ(オ、a)にあ
るユーザー・パケットが出てから移動する距離(P (
X、!、a))に等しいと置くことにより、最小の論理
距離を決定する。工程208で、ユーザー・パケットP
 (X、1.a)にとって好ましい出力11101をケ
ーブルTで最小距離を持つ出力線に等しいと置く。
工程210で、バッファaを1だけ増数し、工程212
で、各々のリンクにあるバッファの数(今の場合は4)
と比較して、考えられるバッファの数を越えたかどうか
を検査する。“a”が4より小さければ、リンク内の各
々のバッフ?に対して、P (X、オ、a)及び01 
(P (X、!、a))を決定する過程を繰返す。工程
212で、現在のリンクにある全てのバッファを検査し
たと判定されると、工程214で、“d′が最も小さい
リンクに記憶されている1つのユーザー・パケットが、
組Sの1メンバとして選択される。組Sに属するユーザ
ー・パケットは、隣接する第に伝送する為の出力線の割
当てで、第1の優先順位を持つ。5(1)の各メンバは
、選ばれた記憶されているユーザー・パケットの好まし
い出力線に相当する出力1!Jot (S (Jり )
に関連しており、選ばれたユーザー・パケットの面距離
に相当する面距離d (S (1> )を持っている。
一旦Sの1メンバが現在のリンク!で選ばれると、工程
204でリンク番号を1だけ増数し、工程206で節に
あるリンクの総数と比較する。リンク番号が節にあるリ
ンク総数より小さい場合、この過程を繰返して、組Sの
別のメンバを選択する。
組Sのメンバの選択を完了したら、工程216(一番車
)で各メンバが夫々の宛先節までの面距離″d”に従っ
て、一番手さいものから一番大きいものまで分類される
。工程218で、5(1)の内、“d uが一番手さい
1メンバを検索する。
工程220が、検索されたユーザー・バケツ1−にとフ
て好ましい出力線がその時までに割当てられているかど
うかを決定する。割当てられていなければ、工程22.
2で、この出力線に対する伝送キューの一番上に5(J
)を入れることにより、この出力線が割当てられる。S
(Jりの検索された1メンバが、既に割当てられている
好ましい線を持つ場合、手順は工程224で、“d”が
次に一番手さい5(1)の1メンバを考慮する。
従って、工程216乃至224により、伝送の為にそれ
らの出力線が利用出来るかどうかに応じて、5(1)の
1つから全部までのメンバが出力線に割当てられる。そ
の宛先までの面距離が一番短い5(1)のメンバは確実
に出力線が割当てられ、システムの現在のクロック・サ
イクルの間に伝送される。5(7−)のそれに続くメン
バが出力線に割当てられるかどうかは、それらの出力線
がそれまで考慮された5(1)のメンバに割当てられて
いるかどうかに関係する。
工程226が考慮すべき5(1)の残りのメンバがある
かどうかを尋ねる。あれば、手順は工程224に戻る。
なければ、手順は、判定工程228で伝送の為にユーザ
ー・パケットを選択する次の段階に進む。この工程は、
5(J)のメンバが割当てられた後、まだ割当てられて
いない出力線が残っているかどうかを尋ねる。割当てら
れないで残っている出力線がなければ、割当てられた4
つのユーザー・パケットは伝送の用意が出来ており、手
順は伝送工程230にブランチする。
割当てられないで残っている出力線があれば、ユーザー
・パケット選択手順の第2段階が、最初に工程232で
lを1にセットする。この手順が工程234で現在のリ
ンクを検査して、そのバッファの全部が割当てられてい
ないユーザー−パケットを持っているかどうかを決定す
る。現在のリンクが「一杯」であれば、即ち、その全て
のバッフ?が割当てられていないユーザー・パケットを
持っていれば、工程236は、割当てられていない出力
線に相当する好ましい出力線を何れかの割当てられてい
ないユーザー・パケットが持っているかどうかを決定す
る。そうであれば、工程238で、釣合うユーザー・パ
ケットに好ましい出力線が割当てられる。工程240で
、リンク番号をリンクの最大数に対して比較する。全て
のリンクをまだ考慮していなければ、工程242で、リ
ンク番号を1だけ増致し、■程234で次のリンクを考
慮する。
割当てプログラムのこの段階までに全てのリンクが考慮
されていれば、ユーザー−パケット割当ての第3段階が
工程244から始まり、この工程は割当てられていない
出力線が残っているかどうかを尋ねる。残フていなけれ
ば、手順は伝送工程230にブランチする。割当てられ
ていないで残っている出力線があれば、工程246が各
々のリンクを検査して、その何れかが一杯であるかどう
かを決定する。1つ又は更に多くの一杯のリンクが残っ
ていれば、プログラムは工程248でそのユーザー・パ
ケットの好ましい出力線が割当てられていない出力線と
同じであるかどうかを考慮せずに、一杯のリンクにある
割当てられていないユーザー・パケットを割当てられて
いない出力線に割当てる。この段階は、次のパケット切
換えクロック・ナイクルで到来データを受取る少なくと
も1つの空のバッフ?が各々のリンクに利用出来る様に
保証する。工程246で、各々のリンクが1つの空のバ
ッフ?、又は既に割当てられている情報パケットを持つ
ている1つのバッファを有することが判定されると、手
順は工程250にブランチし、そこで、それらの好まし
い線が割当てられていない出力線がある場合、それに相
当すれば、残りの全ての情報パケットが割当てられる。
他方のブランチの工程248の後、プログラムは割当て
られていない出力線が残っているかどうかをもう一度尋
ねる。あれば、プログラムは工程250に進む。そうで
なければ、70グラムは伝送工程230にブランチする
工程250を完了した後、又は工程250より前に割当
てられていない出力線を使いきった場合、工程230で
、割当てられた情報パケットが夫々の割当てられた出力
線を介して伝送される。工程230は、入力1a1乃至
a4から別の情報パケットを受取るのと同時である。こ
の為、説明の便宜上、工程230及び工程194を考え
の上では戻り254によって隔てているが、前のパケッ
ト切換えサイクルの伝送工な230は、後のパケット切
換えサイクルの工程194で情報パケットを受取るのと
同時に行なわれる。第4図に戻って説明すると、こうい
うことが可能であるのは、バッファ38がリンク34に
ある唯一の空のバッファである場合、出のパケットがシ
フトレジスタ76から1186に直列に出力されるのと
同時に、到来パケットがレジスタ72に直列に入力され
るからである。この為、パケットの間で場所の争いが起
こらない。
上に説明したパケット切換え手順を要約すると、次の通
りである。
1、 最初に、各々のリンクで(その宛先節までの距離
の点で)一番近い情報パケットが組Sを構成する。Sに
あるパケットは、それに関連した距離11 d 11に
従って、一番近いものから一番遠いものまで、1つの順
序に配置する。次に、Sにあるパケットをこの順序で取
出した出力線に割当てる。パケットSが既に割当てられ
た好ましい出力線を持つ場合、この工程ではそのパケッ
トを通過する。
2、  まだ幾つかの出力線を利用し得る場合、プログ
ラムは各々のリンクのバッファを見る。8各のリンクは
考えられる到来パケットを受取る為に利用し得る少なく
とも1つのバッファを保っていなければならない。この
目的の為にバッファを空ける必要があるリンク(「一杯
」のリンク)があれば、この工程は、利用し得る出力線
を、この出力線を好ましいとするそのリンクのバッファ
にあるパケットに割当てる。
3、 まだ利用し得る出力線があると共に「一杯」のリ
ンクがある場合、次に手順は、割当てられたパケットの
好ましさに関係なく、「一杯」のリンクにあるパケット
を利用し得る任意の出力線に割当てる。
4、 まだ利用し得る出力線があれば、手順は任意の割
当てられていない出力線を好ましいとする任意のパケッ
トを選択する。
第8図は第2A図の節Aにある完全に一杯のリンクの組
の概念図である。各々のバッファが・宛先節確認子を持
つ見出しを含むユーザー・パケットを持っている。例え
ば、バッファ2,4が節Eを宛先とするパケットを持っ
ている。丸で囲んだデータ・パケットが、次に述べる様
に、節の出力線から伝送する為に選択される。
最初のユーザー・パケット選択段階(第7図の工程19
6乃至228)の闇、最も小さい距離11 d 11を
持つ、各リンク内のデータ・パケットから組Sが形成さ
れる。これは、第6図のルックアップ・テーブルを参照
することによって決定することが出来る。考慮する2つ
の内の最初のパケットに結びつける。
リンク1では、5(1)−Pi、1.1)。
これは、(f(8([,1,1))−2であり、パケッ
トE又はFに利用し得る距離と少なくとも同じ様に小さ
な距離であるからである。 01 (Pa(■、1.1
))、最も小さい距離となる出力線は1である。従って
、d(S(1))−2であり、ol (S (jり)−
1である。同様に、5(2)=P(C12,2)、d 
(S (2>)−1,0f(S (2) ) −1:S
 (3) =P (D、 3.2)、d (S (3)
 ) =2、ol (S (3) ) −2:S(+)
−P (D、4.2)、d(S(4))−2、oj!(
S (4))−2゜ 次に、Sの各メンバを、距離が一番手さいものから大き
いものの順に配置する。5(2)、5(3)、S (4
)、S (1) 。
次に、Sの各メンバを逐次的に出力線に割当てる。5(
2)は出力線1に割当てる。5(3)は出力線2に割当
てる。5(4)は、その好ましい出力線が既に5(3)
に割当てられているので、割当てをしない。5(1)は
通過にする。これはその好ましい出力線が5(2)に割
当てられているからである。
最初のデータ・パケット選択段階の後、まだ2本の割当
てられていない出力I!3及び4がある。
従って、第2のユーザー・パケット選択段階に入る(第
7図の工程232乃至242)。リンク1及び4は依然
として「一杯」である。リンク1では、記憶されている
パケットに対する好ましイ出力線は次の通りである。o
j!(P(1,1,1))=2.01 (P (E、1
.2))−2,01(P(E、1.3))−2、ol 
(P (F、 1.4))=1゜好ましい出力線の選択
について例示する基本的なアルゴリズムでは、考慮する
最初の出力線に結びつける。この為、P(E、1.2)
では、線2又は3が2の最小距離″d P+になるが、
113よりも線2が選ばれる。更に複雑な線選択アルゴ
リズムにより、考えられる選択として、前に選択された
線を取消すことが出来る。最後の例では、この改良によ
り、01 (P (E、1.2))は2となる代りに3
になる。
然し、今の場合、その好ましい出力線が割当てられてい
ない出力線に等しい様なパケットがリンク1に見付から
ない。リンク4では、即ちもう一方の「一杯」のリンク
では、好ましい出力線は01 (P (H,4,1))
−3,01(P (D、4、3))−2,01(FL(
Dl 4.3))=3.0J(P(1,4,4))−1
である。線3は割当てられておらず、従ってP (H,
4,1) k:IFfMてられる。リンク4の残りのパ
ケットは以に割当てられている線を好ましいとする。
段12の終りに、依然として「一杯」のリンク(リンク
1)があり、割当てられていないI(出力14)がある
。従って、工程244及び246(第7図)がパケット
選択手順を強制的に第3の状II(工程248)にする
。リンク1の第1のバッファにあるパケット(P(1,
1,1))を取出し、宛先Iを持つパケットに対する好
ましい線を考慮せずに、伝送の為に出力線4に割当てる
都合のいいことに、線4は好ましいIslと同程度によ
い選択である(第6図参照)。
全ての出力線がパケットに割当てられたので、モードは
工程230で次のクロック・サイクルの始めに伝送する
用意が整う。第8図は伝送すべきパケットを丸で囲んで
あり、夫々に割当てられた出力線を一番右側の列に示し
である。
第9図はシステム内の節又は線が故障した時に入る不良
パケット発生サブルーチンのフローチャートである。工
程の開始250で再送信増数変数Rがゼロにセットされ
、不良パケット・フラグFPFLGもゼロにセットされ
る。工程256で・節Xが、XがYに対してパケットを
伝”送した後に、隣接する節Yから確認符号を受取らな
かったことに気付く。これによって、節Xが工程257
でパケットを再送信すると共に、■程259でRを増数
する。工程261で、Rを予定の定数にと比較する。R
がKより小さければ、再送信手順は工程256にループ
状に戻る。RがKより大きいが又はそれに等しければ、
工程258で不良パケットFPが発生される。
節は工程263で、FPFLG−0であるがどうかを検
査する。最初のバスで、FPFLGuOに等しく、従う
て節は工程260でそのルックアップ・テーブルを払拭
する。ルックアラ!・テーブルを払拭することは、その
項目が、故障前のシステムの状態に対してだけ有効であ
る為に、必要である。線又は節の故障により、テーブル
の中の幾つかの値が変化する(第10図及び第11図参
照)。
節262で、第7図に概略的に示したパケット伝送手順
の大部分を短絡する。全てのルックアップ・テーブルを
発生するまで、ユーザー・パケットP(Z)は、第7図
の工程248に従って、パケットの好ましい線に関係な
く、一杯のリンクにある1つのバッファを空ける為に伝
送されるだけである。第7図の他のパケット選択段階(
214乃至222)、(234乃至242)、(250
)はルックアップ・テーブルを使うから、それらを側路
する。
工程265でFPFLGを1にセットする。不良パケッ
トは、工程264で、利用出来る様になった時に全ての
出力線で伝送する。隣接する節が工程266で夫々不良
パケットを受取り、それらは、工程263から始まる、
送信側の節が行なった手順を真似する。これによって、
最終的にシステム内の全てのルックアップ・テーブルが
消去される。
節が以にそのルックアップ・テーブルを払拭しているか
ら、工程266では別の不良パケットを受取る慣れが大
きい。然し、この節に対し、工程265でFPFLGが
1にセットされているから、工程263で手順は工程2
60のルックアップ・テーブルを再び払拭する代りに、
工程268にブランチする。工程268では、受取った
不良パケットを廃棄し、再び伝送しない。このブランチ
は最終的にはシステム内の全ての不良パケットを除く。
工程264で節が不良パケットを伝送した侵、第5図に
示したテーブル作成手順に従って、工程132でそのル
ックアップ・テーブルを再び作成し始める。工程270
で、FPFLGがゼロに戻され、システムの1クロツク
・サイクルの債にサブルーチンに備える。システムがこ
の節の近くにある全ての現在の不良パケットを駆逐する
様にする為、この工程は1サイクル後に行なう。全ての
ルックアップ・テーブルが再び作成された後、プログラ
ムは第7図のユーザー・パケット切換え手順の工程19
0に戻る。
第10図は第9図に概略的に示した手順に従って再び作
成されたルックアップ・テーブルを概念的に示す。この
場合、節り及びEの闇の線e1(第2図参照)が故障し
ており、節りは、情報パケットを受取ったと云う応答を
節Eから得ることが出来ない。この為、節A乃至Iのテ
ーブルが払拭され、第10図に示す様にテーブルが再び
作成される。丸で囲んだ項目は変更された項目であり、
線の故障の結果として出来る値を示す。
第11図は、面全体、今の場合は第2図の節Eが故障し
た場合に起こることを概念的に示している。この場合、
テーブルを再び作成する時、Eから面距離パケットが出
て行くことが出来ないから、残りの節の再び作成された
テーブルは、節Eに関する項目を全く持たない。IIE
は実効的に回路網から取除かれている。節Eに局部的に
接続された装置を使うことを必要とする実効プログラム
はつぶれる。然し、節Eの局部的な装置が行なう機能が
回路網内のどこかで復元されていると仮定すれば、回路
網のハードウェアの修理を必要とせずに・プログラムを
修正して再びロードすることが出来る。第10図でも第
11図でも、ある面距離値(a2B、a3D)は、それ
らが節Eと何笠直接的に関係がなくても変化することに
注意されたい。
これが、全てのルックアップ・テーブルの項目を再び作
成することが必要な理由である。
要約すれば、多1節相互接続回路網に対する経路選択手
順及び節のアーキテクチュア、特にシステム内の節の間
でユーザー・パケットを効率良く切換えるハイパートロ
イダル形相互接続回路網に対する手順及びアーキテクチ
ュアを説明した。経路選択手順は、静的及び動的な回路
網の固定が避けられる様に構成されている。こ)で使う
回路網は、ユーザー・パケット及びその宛先節に対し、
重力の場と似た効果を持つ。即ち、ユーザー・パケット
が宛先節に近付くにつれて、このパケットは伝送の為に
更に優先的に選ばれる傾向を持ち、その全体としての即
問速度(サイクル当りの切換えの数)を増加する。前に
述べた様に、こ)で説明した経路選択手順及び節アーキ
テクチュアは、ハイパートロイダル形アーキテクチュア
以外の回路網に対して使うことが出来る。必要なことは
、節が同じ数の入力及び出力を持つこと、及びそれらの
接続線が全2重形式であることである。
こ)で説明した基本的なアルゴリズムに種々の改良を加
えることが出来る。例えば、各々の出力線に対して1つ
ずつ、−組の伝送キューをユーザー・パケット切換え手
順の一部分として設定することが出来る。この時、ユー
ザー・パケットは、システムの各サイクルではなく、1
回だけ伝送の優先順位が割当てられる。然し、この様な
キューは、他の改良と共通に、アルゴリズム並びにシス
テムのオーバーヘッドの複雑さを強める傾向を持つ。こ
)で説明した経路選択手順及び節アーキテクチュアは、
「フェール・ソフト」形システムの回路網になる。一般
的に、1つ又は更に多くの線が故障すると、計算時間が
ある長さだけ増加するだけCあり、面全体が故障しても
、回路網が動作する為に、その後でハードウェアの修理
を必要としない。
本発明の図示の実施例を詳しく説明したが、特許請求の
範囲によって定められた本発明の範囲内で、種々の変更
を加えることが出来ることを承知されたい。
以上の説明に関連して更に下記の項を開示する。
【1)  各々複数個の出力線及びパケット記憶装置を
持つ様な複数個の節を持つ相互接続回線の中で、夫々宛
先節を持つユーザー・パケットの経路を選択する方法に
於て、 第1の節で多数のパケットを受取り、 前記パケットを記憶し、 記憶されている少なくとも1つのパケットの宛先節を感
知し、 該記憶されているパケットに対し、宛先節までの節移動
距離がRwlである好ましい出力線を設定し、 前記パケットをこうして決定された好ましい出力線を介
して伝送する工程を含む方法。
(2)  第(1)項に記載した方法に於て、パケット
に対する好ましい出力線を決定する工程が第1の節で、
回路網内の全ての節までの節距離のアレーを形成し、該
アレーの各メンバは節同定符号及び出力線番号によって
参照され、各メンバの値は参照する出力線から参照する
節までの経路の節距離であり、宛先節によって参照され
るアレーの全メンバからの面移動距離の内の一番短いア
レーの1メンバを選び、アレーの選ばれた1メンバを参
照する出力線にパケットの好ましい出力線を設定するこ
とを含む方法。
(3)  第(2)項に記載した方法に於て、各々の出
力線が入力線に付設されており、節距離アレーを形成す
る工程が、回路網の各々の節で複数個の節距離パケット
を発生し、各々の節距離パケットは節同定符号及び始め
は基本値に設定される距離数を含んでおり、各々の節か
ら接続された節に対して節距離パケットを伝送し、各々
の節が、接続された節から入力線を介して節距離パケッ
トを受取り、各々の節で、受取った各々の節距離バケッ
トの距離数を定数だけ増数し、対応する節距離アレーメ
ンバの値を増数した各々の距離バケツt” hlらの距
離数に設定し、アレーの各メンバは節同定符号並びにそ
の距離パケットを受取った入力線に付設された出力線に
よって参照され、各々の節から接続された節に増数した
距離パケットを再び伝送し、各々の節が増数された距離
パケットを受取り、各々の節で、受取った各々の増数さ
れた距離パケットの距離数を更に増数し、各々の節で、
8各の距離パケットの更に増数された距離数を対応する
アレー・メンバの値と比較し、その距離数が、該距離数
に対応するアレー・メンバのO以外の値に等しいか又は
大きい様な、更に増数された距離パケットがあれば、そ
れを廃棄し、各々の節で、廃棄されなかった距離パケッ
トを全ての接続された節に再び伝送し、廃棄しなかった
節距離パケットが残らなくなるまで、前記増数する工程
、比較する工程、廃棄する工程、設定する工程及び再び
転送する工程を繰返す工程を含む方法。
(4)  第(3)項に記載した方法に於て、更に、動
作中、接続された節がユーザー・パケットを受取らなか
ったことを節が感知し、この様に受取らなかったことに
応答して、送信側の節の節距離アレーにある全ての現在
の値を消去し、受取らなかったことに応答して、送信側
の節から接続された全ての節に対して不良パケットを送
信し、不良パケットを受取った各々の箇の節距離アレー
を消去し、受信側の各々の節が更に接続された節に対し
て不良パケットを再び伝送すると共に、不良パケットを
受取ったことに応答して、更に接続された節の節距離ア
レーを消去し、回路網内の全ての節距離アレーが消去さ
れるまで、この過程を続け、節距離アレーを発生ずる時
と同様に、節距離パケットを発生し、受取り、増数し、
比較し、廃棄し、設定し且つ再び伝送することにより、
各々の節の節距離アレーを再び発生する工程を更に含む
方法。
(5)  何れも複数個の出力線及びパケット記憶装置
を持つ複数個の節を持っていて、各々のユーザー・パケ
ットが宛先節を持つ様な相互接続回路網におけるニーデ
ー・パケットの経路を選択する方法に於て、多数のパケ
ットを第1の節で受取り、該パケットを記憶し、記憶さ
れている少なくともあるパケットの宛先節を感知し、記
憶されているパケットの一部分の各々に対する好ましい
出力線を決定し、各々の好ましい出力線は夫々の宛先節
までの最短の面移動距離に関連しており、記憶されてい
るパケットの前記部分を夫々の好ましい出力線を介して
伝送する工程を含む方法。
(6)  第(5)項に記載した方法に於て、伝送され
る各々のパケットに対して1つの出力線だけを割当てる
方法。
(7)  第(6)項に記載した方法に於て、前記パケ
ットの各々の部分は、該部分の残りに対し、その面移動
距離の昇順で好ましい出力線が割当てられる方法。
(8)  第(5)項に記載した方法に於て、各々の節
が複数個のパケット記憶リンクを持ち、各々のリンクは
複数個のパケット記憶バッファを持ち、各々のリンクに
入力線が接続されており、更に、受取った各々のパケッ
トをバッファに記憶し、記憶された各々のパケットに対
し、好ましい出力線及びパケットの宛先節までの関連す
る面移動距離を決定し、空でない少なくとも1つのバッ
ファを持つ各々のリンクに対し、該リンク内に記憶され
ている全てのパケットの内で最短の面移動距離を持つパ
ケットを選択し、第1のパケットに対する好ましい出力
線が別の第1のパケットに■に割当てられていなければ
、面移動距離の昇順で、選択されたパケットをその好ま
しい出力線に割当てる工程を更に含む方法。
(9)  第(8)項に記載した方法に於て、更に、選
択されたパケットを割当てた後、出力線が割当てられな
いで残っている場合、割当てられた選択されたパケット
の伝送後、どのリンクがまだ一杯であるかを同定し、一
杯と見込まれる各々のリンクに対し、出力線が割当てら
れないで残っていれば、割当てられていない出力線を使
いきるまで、又は一杯と見込まれるリンクが残らなくな
るまで、該リンクに記憶されているパケットを割当てら
れていない線に割当てる工程を更に含む方法。
(10)第(9)項に記載した方法に於てへ更に、一杯
と見込まれるリンクからパケットを割当てる工程の後に
、出力線が117J当てられないで残っていれば、割当
てられていない好ましい出力線が残らなくなるまで又は
各々のリンクが割当てられたパケットを持つまで、割当
てられていないパケットを夫々利用し得る好ましい出力
線に割当てる工程を含む方法。
(11)第(10)項に記載した方法に於て、更に、一
杯と見込まれるリンクを同定した後、一杯と見込まれる
リンクに記憶されている第2のパケットに、割当てられ
ていない出力線を割当て、割当てられた各々の第2のパ
ケットは割当てられていない線に等しい好ましい出力線
を持ち、前記選択された第2のパケットの伝送後、どの
リンクが一杯のま嘔であるかを同定する工程を含む方法
(12)第(5)項に記載した方法に於て、記憶されて
いるパケットが出力線に割当てられ、更に、第1の節で
パケットを受取る工程がそれまでに割当てられたパケッ
トの伝送と同時に行なわれ、割当てられたパケットを伝
送する工程が別のパケットを受取る工程と同時に行なわ
れる方法。
(13)各々の節が入力線及び出力線によって複数個の
他の節に接続される様な複数個の節を持ち、該第が、夫
々宛先節を持つ複数個のユーザー・バケツ、トを受取る
手段と、受取ったパケットを記憶・する手段と、記憶し
た各々のパケットの宛先節音感知する手段と、記憶され
ている各々のパケットに対し、該記憶されているパケッ
トの宛先節までの面移動距離が最短である通路に接続さ
れた好ましい出力線を決定する手段と、前記バケツ1−
を前記好ましい出力線を介して伝送する手段とを持つ様
なユーザー・パケットを伝送する為の相互接続回線。
(14)  第(13)項に記載した相互接続回路網に
於て、記憶されているパケットを夫々好ましい出力線に
割当てる手段を有し、該手段はパケットの夫夫の面移動
距離の昇順に従って、割当ての為にパケットを選択する
相互接続回路網。
(15)第(14)項に記載した相互接続回路網に於て
、前記割当てる手段が、任意の出力線に対して1つのパ
ケットだけを割当てる相互接続回路網。
(16)第(14)項に記載した相互接続回路網に於て
、前記感知する手段、前記決定する手段及び前記割当て
る手段がプロセッサ手段で構成されており、該プロセッ
サ手段が一組のパケット経路選択規則を記憶するメモリ
手段を含んでいる相互接続回路網。
(17)第(1θ)項に記載した相互接続回路網に於て
、前記節が複数個のリンクを含み、各々のリンクは複数
個のパケット記憶手段を有し、面移動距離並びに好まし
い出力線の利用の可否に従ってユーザー・パケットを伝
送の為に選択した侵、前記経路選択規則が、各々のリン
クが少なくとも1つの空のパケット記憶手段を持つ見込
みがあるかどうかに従って、残っている利用し得る出力
線があれば、該出力線で伝送する為にパケットを選択し
、前記経路選択規則は、残っていて利用し得る出力線を
介して伝送する為に、空でないと見込まれるリンク内に
記憶された1つ又は更に多くのバケツトを優先的に選択
する相互接続回路網。
(18)第(17)項に記載した相互接続回路網に於て
、前記メモリ手段が任意の出力線から測った、任意の節
までの節移動距離を表わすルックアップ、テーブルを含
んでおり、前記リンクは夫々入力線と連絡し、各々のパ
ケット記憶手段はニーデー・パケットを記憶し得るバッ
ファで構成され、8各のバッファが出力線に選択的に接
続可能であり、前記経路選択規則は第1の工程及び第2
の工程を含む複数個の工程で、前記バッファに記憶され
ているユーザー・パケットを割当て、前記経路選択規則
は、前記第1の工程で、1つ又は更に多くのユーザー・
パケットを記憶する各々のリンクに対し、最短の節移動
距離を持つ1つのユーザー・パケットを選択して第1組
のパケットを構成し、前記経路選択規則は更に前記第1
の工程で、前記第1のリンクにある各々のパケットに対
し、該パケットの節移動距離の昇順で、その出力線が既
に前°記第1組内のパケットに割当てられていなければ
、好ましい出力線を割当て、前記プロセッサ手段が前記
第2の工程で各々のリンクを検査して、何れかのリンク
にある全てのバッファが一杯であるかどうかを決定し、
前記経路選択規則は、一杯のリンクがなくなるまで又は
全ての出力線がパケットに割当てられるまで、一杯のリ
ンクの内の1つパケットを利用し得る任意の出力線に割
当てる相互接続回路網。
(19)  第(18)項に記載した相互接続回路網に
於て、前記節のルックアップ・テーブルが動作の始めに
初期設定され、各々の節は、回路網内の他の各々の節か
ら発信されて受取った距離パケットに基づいてそのルッ
クアップ・テーブルを作成し、各々の距離パケットは発
信側の節を同定する節同定符号と発信側の節及び受取る
側の節の間でその距離パケットが移動する節距離数を持
っている相互接続回路網。
(20)第(19)項に記載した相互接続回路網に於て
、前記ルックアップ・テーブルの初期設定の間、各々の
節は複数個の距離パケットを発信し、各々距離パケット
は始めは0の節距離数を持ち、各々の第が各々の出力線
で1つの距離バヶッI−e )l Mされた節に伝送し
、各々の節がその入力線から距離パケットを受取り、各
々の入力線は出力線と対になっており、該対が同じ節を
接続しており、受取った各々の距離パケットの距離数を
受取った側の節が1だけ増数し、次に受取った側の節は
増数した距離数を前記ルックアップ・テーブルの数値項
目と比較し、該項目は、前記距離パケットが通ってきた
入力線と対をなす出力及び該パケットの節同定符号によ
って参照され、前記項目が0以外である場合、前記パケ
ットの増数された距離数が前記項目より小さくなければ
、受取った側の節は前記距離パケットを廃棄し、前記増
数された距離数が前記項目より小さいか或いは前記項目
が0であれば、前記受取った側の節は前記項目を前記距
離数に設定し、その後、前記受取った側の節は前記距離
パケットを複製して該距離パケットを全ての出力線を介
して隣接する節に再び伝送する相互接続回路網。
(21)  第(20)項に記載した相互接続回路網に
於て、各々の節は該第から接続された節に伝送されたパ
ケットを接続された節が受取らなかつたことを感知する
ことが出来、感知した節は受取らなかったことを感知し
たことに応答してそのルックアップ・テーブルを消去し
、前記感知した節は前記受取らなかつたことに応答して
、接続された節に対する各々の出力線を介して不良パケ
ットを伝送し、前記接続された節はそのルックアップ・
テーブルを消去すると共に前記不良パケットを再び伝送
して、回路網内の全ての節がそのルックアップ・テーブ
ルを消去する様にし、各々の節は前記ルックアップ・テ
ーブルを始めに作成するのと同様に、消去したルックア
ップ・テーブルを再生する相互接続回路網。
(22)第(18)項に記載した相互接続回路網に於て
、各々のリンクが内部出力線に接続され、該内部出力線
は何れもクロスバ−に接続され、該りOスパーが複数個
の外部出力線で終端し、前記プロセッサ手段がリンク内
に記憶されている1つまでのパケットを選択して該リン
クの内部出力線で前記クロスバ−と連絡し、前記プロセ
ッサ手段が前記選択されたパケットを1つの外部出力線
に連絡する様に前記クロスバ一手段に指示する相互接続
回路網。
(23)  第(22)項に記載した相互接続回路網に
於て、前記外部出力線が他の節に接続された複数個の出
力線及び局部的な装置のインターフェースに接続された
局部出力線を含んでおり、前記プロセッサ手段はリンク
に記憶されている1つまでのユーザー・パケットを局部
出力線に連絡する様に前記クロスバ一手段に指示し、該
パケットは該パケットの現在位置に等しい宛先筒を持ち
、前記リンクが前記装置のインターフェースから局部パ
ケット入力経路を受取る様に選択的に接続されており、
前記プロセッサ手段が局部パケットを受取って記憶する
為に1つまでのバッファを選択する相互接続回路網。
(24)第(22)項に記載した相互接続回路網に於て
、各々のリンクが前記プロセッサ手段からの指令に応答
して、パケットを受取る為に1つのバッファを選択する
為のデマルチプレクサを含み、該デマルチプレクサの入
力には前記入力線の内の1つが接続されており、更に各
々のリンクが、前記プロセッサ手段からの指令に応答し
てバッファに記憶されているパケットを前記クロスバ−
に伝送する為に前記バッファの内の1つを選択するマル
チプレクサを含み、該マルチプレクサは内部入力線に接
続された出力端子を持っており、前記プロセッサ手段が
各々のバッファに接続されて、該バッファからデータを
読取並びに該バッフ?にデータを書込むことが出来る様
になっている相互接続回路網。
(25)  第(13)項に記載した相互接続回路網に
於て、該回路網がハイパートロイダル形である相互接続
回路網。
(26)第(25)項に記載した相互接続回路網に於て
、前記ハイパートロイダル形回路網が2リング次元に接
続されている相互接続回路網。
(21)第(25)項に記載した相互接続回路網に於て
、前記ハイパートロイダル形回路網が3リング次元に接
続されている相互接続回路網。
【図面の簡単な説明】
第1図は1次元のハイバート0イダル形多重節システム
の相互接続を示す回路図、第2図は2次元ハイパートロ
イダル形多重節システムの相互接続を示す回路図、第3
図は第2図の1つの節の内部構造を示す回路図、第4図
は第3図の細部を示す回路図で、リンクの内部構造を示
している。第5図は本発明の1実施例のルックアップ・
テーブル作成手順を示すフローチャート、第6図は第2
図の節Aに対するルックアップ・テーブルを概念的に示
す表、第7図は本発明の1実施例のユーザー・パケット
切換え手順を示すフローチャート、第8図は第2図の節
Aを概念的に示す表で、全てのバッファが一杯になって
いることを示す。第9図は本発明の故障検出及びテーブ
ル再作成手順のフローチャート、第10図は第2図の節
Aに対するルックアップ・テーブルを概念的に示す表で
、D−Eリンクの故障による項目の変化を示す。第11
図は第2図の節Aに対する経路選択表を概念的に示す表
であって、節Eの故障によるテーブルの変化を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)各々複数個の出力線及びパケット記憶装置を持つ
    様な複数個の節を持つ相互接続回線の中で、夫々宛先節
    を持つユーザー・パケットの経路を選択する方法に於て
    、 第1の節で多数のパケットを受取り、 前記パケットを記憶し、 記憶されている少なくとも1つのパケットの宛先節を感
    知し、 該記憶されているパケットに対し、宛先節までの節移動
    距離が最短である好ましい出力線を設定し、 前記パケットをこうして決定された好ましい出力線を介
    して伝送する工程を含む方法。
  2. (2)各々の節が入力線及び出力線によって複数個の他
    の節に接続される様な複数個の節を持ち、該節が、夫々
    宛先節を持つ複数個のユーザー・パケットを受取る手段
    と、受取ったパケットを記憶する手段と、記憶した各々
    のパケットの宛先節を感知する手段と、記憶されている
    各々のパケットに対し、該記憶されているパケットの宛
    先節までの節移動距離が最短である通路に接続された好
    ましい出力線を決定する手段と、前記パケットを前記好
    ましい出力線を介して伝送する手段とを持つ様なユーザ
    ー・パケットを伝送する為の相互接続回線。
JP13725986A 1985-06-13 1986-06-12 ユーザー・パケツトの経路を選択する方法 Expired - Lifetime JP2601456B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US744583 1985-06-13
US06/744,583 US4742511A (en) 1985-06-13 1985-06-13 Method and apparatus for routing packets in a multinode computer interconnect network

Publications (2)

Publication Number Publication Date
JPS61289746A true JPS61289746A (ja) 1986-12-19
JP2601456B2 JP2601456B2 (ja) 1997-04-16

Family

ID=24993246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13725986A Expired - Lifetime JP2601456B2 (ja) 1985-06-13 1986-06-12 ユーザー・パケツトの経路を選択する方法

Country Status (4)

Country Link
US (1) US4742511A (ja)
EP (1) EP0206512B1 (ja)
JP (1) JP2601456B2 (ja)
DE (1) DE3686208T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105642A (ja) * 1987-07-27 1989-04-24 Hitachi Ltd 並列計算機のためのデータ転送ネットワーク
JP2006514381A (ja) * 2002-12-10 2006-04-27 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 表面パネルモジュール、表面パネルモジュール構造、表面パネルモジュール構造の表面パネルモジュールから少なくとも1つの基準位置までの距離を決定するための方法、プロセッサ構造、織地構造、および、表面パネル構造

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
NL8600218A (nl) * 1986-01-30 1987-08-17 Philips Nv Netwerk van dataverwerkingsstations.
DE3614062A1 (de) * 1986-04-23 1987-10-29 Siemens Ag Verfahren zur flusssteuerung von daten innerhalb eines vermaschten datennetzes
US4864558A (en) * 1986-11-29 1989-09-05 Nippon Telegraph And Telephone Corporation Self-routing switch
US4933933A (en) * 1986-12-19 1990-06-12 The California Institute Of Technology Torus routing chip
US5031093A (en) * 1986-12-22 1991-07-09 Nec Corporation System for establishing route by selecting minimum of time-independent link parameters of incremental values
JPH088572B2 (ja) * 1987-03-09 1996-01-29 株式会社日立製作所 通信システムにおけるノード装置
US4835673A (en) * 1987-04-27 1989-05-30 Ncr Corporation Method and apparatus for sharing resources among multiple processing systems
DE68909426T2 (de) * 1988-01-15 1994-01-27 Quantel Ltd Datenverarbeitung und -übertragung.
GB8802533D0 (en) * 1988-02-04 1988-03-02 Plessey Co Plc Data packet switching
EP0398971A1 (en) * 1988-02-04 1990-11-28 The City University Improvements in or relating to data handling arrays
FR2627878A1 (fr) * 1988-02-29 1989-09-01 Commissariat Energie Atomique Dispositif de traitement numerique de signaux
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
JPH03500104A (ja) * 1988-06-20 1991-01-10 アメリカ合衆国 相互接続回路網
US4975909A (en) * 1988-10-14 1990-12-04 Compunetics, Inc. Broadcast network
US5115495A (en) * 1988-10-18 1992-05-19 The Mitre Corporation Communications network system using full-juncture and partial-juncture station status information for alternate-path distance-vector routing
US5455865A (en) * 1989-05-09 1995-10-03 Digital Equipment Corporation Robust packet routing over a distributed network containing malicious failures
US5175765A (en) * 1989-05-09 1992-12-29 Digital Equipment Corporation Robust data broadcast over a distributed network with malicious failures
US5086428A (en) * 1989-06-09 1992-02-04 Digital Equipment Corporation Reliable broadcast of information in a wide area network
US5490258A (en) * 1991-07-29 1996-02-06 Fenner; Peter R. Associative memory for very large key spaces
US5860136A (en) * 1989-06-16 1999-01-12 Fenner; Peter R. Method and apparatus for use of associated memory with large key spaces
US5842224A (en) * 1989-06-16 1998-11-24 Fenner; Peter R. Method and apparatus for source filtering data packets between networks of differing media
US5095480A (en) * 1989-06-16 1992-03-10 Fenner Peter R Message routing system for shared communication media networks
CA2011399C (en) * 1989-06-22 1998-05-19 Lawrence C. Stewart Routing apparatus and method for high-speed mesh connected local area network
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5422881A (en) * 1989-06-30 1995-06-06 Inmos Limited Message encoding
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
EP0419201B1 (en) * 1989-09-18 1996-11-27 Fujitsu Limited Communication control system between parallel computers
US5128926A (en) * 1990-03-21 1992-07-07 Digital Equipment Corporation Updating link state information in networks
DE4010146A1 (de) * 1990-03-29 1991-10-02 Siemens Ag Multiplexer fuer paketvermittlungsanlagen
DE69129856T2 (de) * 1990-08-31 1999-03-18 Bell Communications Research, Inc., Livingston, N.J. Selbstheilendes, logische ringstrukturen gebrauchendes, maschennetzwerk
CA2050559A1 (en) * 1990-10-24 1992-04-25 John D. S. Babcock Data communication network and method of operation
US5963745A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5289467A (en) * 1990-11-27 1994-02-22 At&T Bell Laboratories Manhattan street network with loop architecture
GB9027186D0 (en) * 1990-12-14 1991-02-06 Int Computers Ltd Data processing network
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5151900A (en) * 1991-06-14 1992-09-29 Washington Research Foundation Chaos router system
US5303347A (en) * 1991-12-27 1994-04-12 Digital Equipment Corporation Attribute based multiple data structures in host for network received traffic
US5243596A (en) * 1992-03-18 1993-09-07 Fischer & Porter Company Network architecture suitable for multicasting and resource locking
US5369745A (en) * 1992-03-30 1994-11-29 The United States Of America As Represented By The United States Department Of Energy Eliminating livelock by assigning the same priority state to each message that is inputted into a flushable routing system during N time intervals
US6192413B1 (en) * 1992-07-30 2001-02-20 International Business Machines Corporation Method and system for process queue communications routing
US5444701A (en) * 1992-10-29 1995-08-22 International Business Machines Corporation Method of packet routing in torus networks with two buffers per edge
US5481673A (en) * 1993-08-20 1996-01-02 Bell Communications Research Inc. Method for cluster routing in direct link using two associated routing tables at node or signaling transfer point
US5546596A (en) * 1993-08-24 1996-08-13 Intel Corporation Method and apparatus for integrated local and express routing in a multiprocessor
GB9400057D0 (en) * 1994-01-05 1994-03-02 Plessey Telecomm Telecommunications system
US5835005A (en) * 1994-07-13 1998-11-10 Omron Corporation Power-line data transmission method and system utilizing relay stations
US5606551A (en) * 1994-12-21 1997-02-25 Lucent Technologies Inc. Bidirectional mesh network
US5602838A (en) * 1994-12-21 1997-02-11 Lucent Technologies Inc. Global multi-satellite network
US5506838A (en) * 1994-12-29 1996-04-09 Emc Corporation Packet propagation and dynamic route discovery apparatus and techniques
US5801690A (en) * 1995-03-24 1998-09-01 Motorola, Inc. Method for managing termination of a multi-processing software application
JP3442192B2 (ja) * 1995-05-31 2003-09-02 シャープ株式会社 データ駆動型情報処理装置
JPH09219702A (ja) * 1996-02-14 1997-08-19 Nec Corp メッシュ構成の空き経路の検索方法
US5787081A (en) * 1996-05-13 1998-07-28 Lockheed Martin Corporation Allocation of node transmissions in switching networks used with scalable coherent interfaces
US5790524A (en) * 1996-05-13 1998-08-04 Lockheed Martin Corporation Detection of lost packets in switching networks used with scalable coherent interfaces
US5878227A (en) * 1996-07-01 1999-03-02 Sun Microsystems, Inc. System for performing deadlock free message transfer in cyclic multi-hop digital computer network using a number of buffers based on predetermined diameter
US6456596B2 (en) 1996-07-23 2002-09-24 Marconi Communications Limited Synchronous transmission systems
US6252856B1 (en) * 1996-12-03 2001-06-26 Nortel Networks Limited Method and apparatus for minimizing calculations required to construct multicast trees
US5928332A (en) * 1996-12-06 1999-07-27 Intel Corporation Communication network with reversible source routing that includes reduced header information being calculated in accordance with an equation
US7013354B1 (en) * 1998-10-05 2006-03-14 Canon Kabushiki Kaisha Channel protocol for IEEE 1394 data transmission
US6791939B1 (en) * 1999-06-02 2004-09-14 Sun Microsystems, Inc. Dynamic generation of deadlock-free routings
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
AU1934501A (en) * 1999-11-30 2001-06-12 Future Tv Technologies, Ltd. Method and apparatus for transmission of source-routed data
US6732147B1 (en) * 2000-07-31 2004-05-04 The Boeing Company Leaving a broadcast channel
US7027413B2 (en) * 2001-09-28 2006-04-11 Sun Microsystems, Inc. Discovery of nodes in an interconnection fabric
US7574581B2 (en) * 2003-04-28 2009-08-11 International Business Machines Corporation Cross-chip communication mechanism in distributed node topology to access free-running scan registers in clock-controlled components
US7251748B2 (en) * 2003-09-12 2007-07-31 Sun Microsystems, Inc. System and method for determining a global ordering of events using timestamps
US7937557B2 (en) 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
US20060110952A1 (en) * 2004-11-22 2006-05-25 Borkar Shekhar Y Systems for interchip communication
US8170019B2 (en) * 2004-11-30 2012-05-01 Broadcom Corporation CPU transmission of unmodified packets
US7467204B2 (en) * 2005-02-10 2008-12-16 International Business Machines Corporation Method for providing low-level hardware access to in-band and out-of-band firmware
US7565657B1 (en) * 2005-04-19 2009-07-21 Sandia Corporation Allocating application to group of consecutive processors in fault-tolerant deadlock-free routing path defined by routers obeying same rules for path selection
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7965725B2 (en) * 2005-05-31 2011-06-21 Stmicroelectronics, Inc. Hyper-ring-on-chip (HyRoC) architecture
US20070140244A1 (en) * 2005-12-21 2007-06-21 International Business Machines Corporation Optimal algorithm for large message broadcast
US7904615B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
US7966481B2 (en) * 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US20080270751A1 (en) * 2007-04-27 2008-10-30 Technology Properties Limited System and method for processing data in a pipeline of computers
US8274987B2 (en) 2010-03-22 2012-09-25 International Business Machines Corporation Contention free pipelined broadcasting within a constant bisection bandwidth network topology
US10938751B2 (en) 2018-04-18 2021-03-02 Hewlett Packard Enterprise Development Lp Hierarchical switching devices
US10757038B2 (en) 2018-07-06 2020-08-25 Hewlett Packard Enterprise Development Lp Reservation-based switching devices
US11855913B2 (en) * 2018-10-31 2023-12-26 Hewlett Packard Enterprise Development Lp Hierarchical switching device with deadlockable storage and storage partitions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129456A (en) * 1980-03-14 1981-10-09 Hitachi Ltd Path control method
JPS6010941A (ja) * 1983-06-30 1985-01-21 Fujitsu Ltd ネツトワ−ク情報の矛盾検出方式

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1108325B (it) * 1978-04-10 1985-12-09 Cselt Centro Studi Lab Telecom Procedimento e dispositivo di in stradamento per una rete di comunicazione a commutazione di pacchetto
US4399531A (en) * 1980-09-29 1983-08-16 Rockwell International Corporation Distributed digital data communications network
US4466060A (en) 1982-02-11 1984-08-14 At&T Bell Telephone Laboratories, Incorporated Message routing in a computer network
US4550397A (en) * 1983-12-16 1985-10-29 At&T Bell Laboratories Alternate paths in a self-routing packet switching network
US4672374A (en) * 1985-06-20 1987-06-09 Firecom, Inc. System for bilateral communication of a command station with remotely located sensors and actuators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129456A (en) * 1980-03-14 1981-10-09 Hitachi Ltd Path control method
JPS6010941A (ja) * 1983-06-30 1985-01-21 Fujitsu Ltd ネツトワ−ク情報の矛盾検出方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105642A (ja) * 1987-07-27 1989-04-24 Hitachi Ltd 並列計算機のためのデータ転送ネットワーク
JP2006514381A (ja) * 2002-12-10 2006-04-27 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 表面パネルモジュール、表面パネルモジュール構造、表面パネルモジュール構造の表面パネルモジュールから少なくとも1つの基準位置までの距離を決定するための方法、プロセッサ構造、織地構造、および、表面パネル構造

Also Published As

Publication number Publication date
JP2601456B2 (ja) 1997-04-16
DE3686208T2 (de) 1992-12-17
EP0206512A2 (en) 1986-12-30
EP0206512B1 (en) 1992-07-29
US4742511A (en) 1988-05-03
EP0206512A3 (en) 1988-11-09
DE3686208D1 (de) 1992-09-03

Similar Documents

Publication Publication Date Title
JPS61289746A (ja) ユ−ザ−・パケツトの経路を選択する方法と相互接続回線
EP0169208B1 (en) Self-routing packet switching network
AU622815B2 (en) Adaptive routing in a parallel computing system
EP0821816B1 (en) Adaptive routing mechanism for torus interconnection network
US5721819A (en) Programmable, distributed network routing
US7058084B2 (en) Multistage interconnect network combines back channel replies received from destinations into a single result and transmits to the source
US4955016A (en) Interconnect fabric providing connectivity between an input and arbitrary output(s) of a group of outlets
EP0404337B1 (en) High-speed mesh connected local area network
US5659796A (en) System for randomly modifying virtual channel allocation and accepting the random modification based on the cost function
CN1108571C (zh) 带宽可扩展的互连网络以及在其中传送数据的方法
JPH08503799A (ja) マルチプロセッサ・システムにおける方向順ルーティング
EP1001351A1 (en) Multidimensional interconnection and routing network for an MPP computer
EP0744851A1 (en) Distributed data processing system
JPH02228762A (ja) 並列処理コンピュータシステム
US5420982A (en) Hyper-cube network control system having different connection patterns corresponding to phase signals for interconnecting inter-node links and between input/output links
JPH05191411A (ja) パターン探索方法及び装置
JP3599095B2 (ja) ネットワーク装置
JPH07287677A (ja) 複数のコンピュータインタフェースを複数のサポーティング装置に結合するための装置およびその方法
Malek et al. Optimized testing of meshes
JP2834250B2 (ja) 高速伝送バスシステム
Hamdi Topological properties of the directional hypercube
JPH10301910A (ja) データ転送装置
Boppana et al. Adaptive multimodule routers
Lala et al. Two stage interconnection network architecture for linear arrays, binary trees, and cubes
JPH02190055A (ja) 基本スイッチおよびこれを用いたフレームスイッチならびにこのフレームスイッチを含む情報処理システム