JP2834250B2 - 高速伝送バスシステム - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、低速データと高速データを複合して伝送す
る高速伝送バスシステムに関する。

（従来の技術） たとえば特開昭62−292038には、複数のステーション
が高速伝送バスおよび低速伝送バスを介して接続されて
構成された伝送システムにおける高速伝送バス経路切替
方法が記載されている。この伝送システムでは、伝送元
から低速データバスを介して伝送情報を送り、受信先で
自己宛の情報を識別し、送受信ステーションが高速デー
タバスを獲得してデータを転送する。

（発明が解決しようとする課題） この従来の方法では、データ転送を行なえる状態にな
るまでに時間がかかり、バースト的にデータを転送しな
ければならない場合に対処するには、データの廃棄が起
らないように大容量のバッファを必要とする。また、多
数のステーションからのデータを集信装置に集信する要
求に備えて、集信装置側も効率よく集信できるように構
成されていることが望ましい。

本発明は、このような問題点を解決し、集信装置側を
効率化し、端末のバッファ容量を少なくし、バス選択に
よる遅延を減少し、バスの２重配備をなくし、端末数を
限定することなく高速伝送が可能な高速伝送バスシステ
ムを提供することを目的とする。

（課題を解決するための手段） 本発明による高速伝送バスシステムでは、複数の端末
を接続する高速伝送バスが階層的に接続され、各階層と
集信装置との間が方路バスで接続されている。伝送容量
に対応して、方路の使用数が可変的に制御される。

本発明による高速伝送バスシステムは、入力されたデ
ータをバッファを介して出力する複数の回線装置が少な
くとも１個を単位として少なくとも１つの回線装置群に
分割され、この少なくとも１つの回線装置群のそれぞれ
に含まれる回線装置が接続されて回線装置からのデータ
を多重化した形で伝送する、少なくとも１つの回線装置
群に対応した少なくとも１つの高速伝送バスと、前記少
なくとも１つの高速伝送バスのそれぞれの一方の端が接
続された入力、前記少なくとも１つの高速伝送バスのう
ちの他の１つの他方の端が接続された第１の出力、およ
びデータを集信する方路への少なくとも１つの方路バス
のうちの１つが接続された第２の出力を有し、前記入力
から第１および第２の出力のいずれかへ選択的に接続す
る少なくとも１つのバス方路切替手段と、前記少なくと
も１つの回線装置群のそれぞれについてそれに含まれる
データ転送を必要とする回線装置の伝送速度を表わす識
別値を読み取ってその和をデータ転送量とし、データ転
送量に応じてバス方路切替手段を制御する制御手段とを
有し、前記少なくとも１つの高速伝送バスは、回線装置
群に対応してバス方路切替手段を介して直列なバス列を
形成し、制御手段は、高速伝送バスの伝送速度をバス容
量とし、前記少なくとも１つの高速伝送バスのうち少な
くとも１つのバス方路切替手段のそれぞれの入力に接続
されているもののデータ転送量を高速伝送バスの直列接
続の順番に加算し、前記少なくとも１つのバス方路切替
手段のうち、この加算の結果値がバス容量以下であっ
て、かつこの結果値にバス方路切替手段の出力に接続さ
れている高速伝送バスのデータ転送量を加えた値がバス
容量より大きいものがあると、バス方路切替手段を制御
してバス方路切替手段の入力を第２の出力に接続させ、
この制御されたバス方路切替手段以外のバス方路切替手
段の入力は、その第１の出力に接続される。

（作 用） 本発明による高速伝送バスシステムでは、少なくとも
１つのバス方路切替手段が入力と第１の出力との間に複
数の高速伝送バスを直列に接続している。制御手段は、
切替手段の入力に接続されているバスの転送量を直列の
順番に加算し、加算の結果値がバス容量と等しいか、ま
たはこれより小さく、かつ第１の出力のバス転送量を加
算結果値に加えた値がバス容量より大きい切替手段があ
ると、その切替手段の入力を第２の出力に接続する制御
を行なう。第２の出力と集線手段を接続する方路は、デ
ータ転送量が減少すると転送方路数が減少する。

（実施例） 次に本発明による高速伝送バスシステムの実施例を添
付図面を参照して説明する。

第１図は本発明による高速バスシステムの実施例を示
すシステム構成図である。本実施例では、nxm個（ｎお
よびｍは自然数）の回線装置（Ａ）111〜1mnと集線装置
Ｅが設けられている。回線装置111〜1mnには、パケット
などの形式でデータが入力される。その伝送速度は、必
ずしも同じでなく、種々の速度であってよい。回線装置
111〜1mnは、これをそのメモリバッファ（図示せず）に
蓄積して転送順番を待ち、集線装置Ｅと接続されるとデ
ータを集線装置Ｅに転送する。これによってデータ集信
が行われる。

回線装置111〜1mnは、本実施例ではｎ個ごとに１つの
群Ｇ−を構成し、全体でｍ群G1〜Gmに分割されている。
それぞれの回線装置111〜1mnは、群Ｇ−ごとに高速伝送
バスH1〜Hmおよびバス競合制御線I1〜Imに接続されてい
る。高速伝送バスH1〜Hmおよびバス競合制御線I1〜Im
は、バス方路切替装置（Ｄ）21〜2m−１を介して直列に
接続されている。

バス方路切替装置21〜2m−１は、入力ａ、出力ｂおよ
び切替出力ｃを有し、入力ａおよび出力ｂはバスH1〜Hm
と接続されてこれらのバスを直列に接続する。また切替
出力ｃは、それぞれのバスJ1〜Jm−１と接続され、これ
より対応するバスインターフェース装置（IF）31〜3m−
１を介して集線装置Ｅと接続されている。本実施例では
バス方路切替装置21〜2m−１は、通常状態では入力ａを
出力ｂに接続し、入力ａと切替出力ｃとの間の接続は切
り離しておく。バス方路切替装置21〜2mはまた、制御線
Ｌによってバス制御装置（Ｂ）40にも接続されている。
バス制御装置40は、バス方路切替装置21〜2m−１のそれ
ぞれの入力ａと出力ｂの接続を入力ａと切替出力ｃに切
り替えてバスＨ−をバスＪ−に接続し、かつ入出力の制
御線Ｉ−の接続を切り離す制御を行なう。

バス制御装置40は、スキャン線Ｆを介して回線装置11
1−1mnと接続され、各回線装置群G1〜Gmを走査してデー
タ転送要求の有無を調べる。転送要求のある回線装置群
Ｇ−を検出すると、それについてデータ転送量、すなわ
ちその群内における転送を要求している回線装置につい
て伝送速度の総和を求める。バス制御装置40は、切替装
置21−2m−１の入力ａに接続されているバスＨ−の転送
量を直列接続の順番に加算する。たとえばある切替装置
21について、加算した結果の値がその切換装置21の出力
ｂに接続されているバスH2の容量HV（第２図）と実質的
に等しいか、またはこれより小さい場合、この加算結果
値に出力ｂ側のバスH2におけるデータの転送量を加え、
その結果の値がそのバスH2Hの伝送速度、すなわちバス
容量HVより大きいと、制御線Ｌを付勢してこの切替装置
21の入力ａを切替出力ｃに切り替える。

直列に接続されたバスH1〜Hmの最後位のものHmは、直
接方路バスJmを通して最終のインタフェース装置3mに接
続されている。こうして、入力ａの直列なバスH1をバス
J1に接続し、バスH1より伝送されるデータをバスインタ
ーフェース装置31へ流す。こうしてインタフェース装置
31に転送されたデータは、集線装置51により集信され
る。

回線装置群G1〜Gmは、各種の回線装置111〜1mnを分割
する論理的単位を表わし、必ずしも各群で同数の回線装
置に分割する必要はない。各群内における回線装置のデ
ータ転送速度の和がバスＨ−の転送速度（転送量）を超
えないように構成すればよい。たとえば、全回線装置11
1〜1mnの伝送速度の和がバス容量以下であれば、第3A図
のように１本のバスＨを１つの方路Ｊよりインタフェー
ス装置IFを介して集線装置51に接続する。また、各バス
Ｈ−の転送量がバス容量に近い場合は、第3B図のように
ｍ本のバスH1〜Hmがそれぞれ方路J1〜Jmを介してｍ個の
インタフェース装置IF1〜IFmより集信される。

第２図は本実施例の動作概要を説明する図である。回
線装置1i1〜1in（ｉは１〜ｍの自然数）はそれぞれ、出
力バッファ62、65および68と、入力バッファ64および67
とを有し、出力バッファ68はバスHiに接続されている。
また、入力バッファ67および出力バッファ65は制御線Ii
に接続され、後者は３状態バッファである。さらに、バ
ッファ62および64はそれぞれF2線およびF1線に接続され
ている。制御装置40はバッファ44および42を有し、それ
らは、このF1線およびF2線にそれぞれ接続されている。

バス方路切替装置2i（ｉは１〜ｍ−１の自然数）はバ
ッファ12および14を有し、これらはバスHiおよび競合制
御線Iiにそれぞれ接続されている。バス制御装置40は上
位装置50からのコマンドにより、スキャンオーダSCOを
コントローラ（CTL）60からバッファ44およびF1線を介
して回線装置111〜1nmに順次、送出する。回線装置111
〜1nmは、これをバッファ64に受信し、応答信号RSをバ
ッファ62よりF2線に出力する。

応答信号RSは、図示のように同期信号Ｓ、アドレスA
x、および２進値（2⁰...2^K）による伝送速度表示Vxを含
む。制御装置40は、バッファメモリRBを有し、応答信号
RSをバッファ42に受けると、バッファメモリRBの回線装
置群G1〜Gmにおける個々の回線装置111〜1mnに対応する
アドレスの記憶位置にこれを蓄積する。

バッファメモリRBの出力には加算器61〜6mが配設さ
れ、これらは群G1〜Gmの転送量a1〜amを求める機能を有
する。それらの出力には比較器71〜7mが接続され、これ
らは、それぞれ転送量a1〜amがバス容量HVに等しいかを
調べる機能を有する。比較器7iは、バス容量HVと等しい
転送量を検出すると、その比較器7iは切替指示を切替制
御部（CTLDV）80に与える。バス容量HV以下のときは、
次段の加算器8iにその転送量aiを出力する。この加算器
82,83,..,8mはそれぞれ、入力の転送量を加算して結果
値a1＋a2,a1＋a2＋a3,.....,a1＋a2＋....＋amを出力す
る。これらの結果値は比較器92,93,..,9mにそれぞれ入
力され、これらは加算器82,83,..,8mの加算結果値とバ
ス容量HVとを比較する。比較器9iは、入力がバス容量HV
より小さいときはその入力を次段の加算器8i＋１へ出力
し、入力がバス容量HVと等しいとき、または大きいとき
は、比較器7iの場合と同様に、切替指示を切替制御部80
へ出力する。

切替制御部80は、これらの比較器7iおよび9iから切替
指示出力を受けると、切替オーダT0を制御線Ｌに出力す
る。オーダT0は、図示のようにバス方路制御装置2iのア
ドレスDxと切替信号とを含む。

バス方路制御装置2iはバッファ16および18を有し、こ
れらはそれぞれバスHi＋１およびバス競合制御線Ii＋１
と接続されている。切替出力ｃには別なバッファ19が設
けられ、これは方路バスJiと接続されている。制御装置
2iはオーダ展開部15を有し、これはバス制御装置40の制
御線Ｌと接続されている。オーダ展開部15は、制御装置
40から切替オーダT0が入力され、これに含まれるアドレ
スDxが自アドレスと一致すると、バスの切替制御を行な
う。より詳細には、オーダ展開部15はその出力15aを消
勢し、これによってバッファ16および18がオフし、同19
がオンになる。これによって、バッファ12および19を介
して入力バスHiが出力Hi＋１から切り離されて方路バス
Jiと接続され、これとともに制御線IiおよびIi＋１が互
いに分離される。

本実施例では、通常状態ではバス方路制御装置2iは、
バッファ16および18がオンし、同19がオフしている。そ
こで、オーダ信号T0のアドレスDxが自己のアドレスと一
致しなかったバス方路制御装置2iは、バスHiとHi＋１
が、また制御線IiとIi＋１が直列に接続されたままであ
る。

次に、第５図に回線装置111〜1mnの競合回路の構成例
を示す。回路装置111,113および115のいずれかに転送要
求が発生すると、その回線装置は３状態バッファ65から
自装置ラベルを出力する。他の回線装置はこれをバッフ
ァ67に受け、自出力のラベルとこの入力ラベルを所定の
論理で比較し、優先順序を決定する。一例として、優先
順位が回線装置111,113,115の順序である場合につい
て、そのデータ転送サイクルを第４図に示す。回線装置
111,113および115は、この優先順位の順番にクロックCL
Kでビット同期をとり、周期t1のバス伝送サイクルSTCで
バイト同期をとってデータを転送する。

第６図に回線装置111〜116のメモリバッファとバス伝
送速度との関係の一例を示す。この例では、クロックCL
Kが10Mb/s、また伝送速度は回線装置111が5Mb/s,同112
〜116が1Mb/sである。クロック速度10Mb/sは5Mb/s＋5x1
Mb/sに等しいから、群内の回線装置のデータ転送量をバ
ス容量以下に設定することができる。バス容量10Mb/sの
バスサイクルt1で回線装置111〜116のデータを多重化し
て図示のビット列で転送した場合、回線装置111の最大
待ち時間t2はバスサイクルt1の３倍に等しく、同112〜1
16の待ち時間t3はt1の６倍に等しくなる。時間t2および
t3にそれぞれ、バス競合よる待合せ時間およびパケット
データの組立時間を加えた時間をt4およびt5とすると、
データ廃棄のないようにするためには、回線装置111お
よび112〜116のバッファメモリの最小容量はそれぞれ、
5Mb/s x t4および1Mb/s x t5となる。

（発明の効果） 本発明によれば、バスに接続された複数の回線装置か
らのデータを集線する場合、回線装置を複数の群に分割
し、群内のデータ転送量をバス容量以下に設定すること
により、最小のバッファメモリでデータ廃棄のない集信
を行なうことができる。また、単数または複数の群の転
送量がバス容量より少ない場合は、それらの群をバスを
介して直列に接続してまとめて集信装置に転送する。こ
の方式によれば、データ転送量が減少すると転送方路数
も減少する。したがって集信装置は、多数の集信方路を
有する場合であっても、同量のデータが多数の方路から
入力される従来の集信装置と比較すると、処理のオバー
ベッドが減少して効率のよい集信ができる。また、バス
はバス方路切替装置により連結されているので、増設お
よび障害診断が容易になる効果もある。

【図面の簡単な説明】

第１図は本発明による高速伝送バスシステムの実施例を
示すシステム構成図、 第２図は、第１図に示す実施例の動作概要を説明するた
めの説明図、 第3A図および第3B図は、同実施例における回線装置の転
送量とバスおよび方路の対応例を示す説明図、 第４図は同実施例におけるデータ転送サイクルの例を示
す図、 第５図は同実施例における回線装置の競合回路の例を示
す図、 第６図は同実施例における回線装置のメモリバッファと
バス伝送速度の関係を示す図である。 主要部分の符号の説明 21〜2m……バス方路切替装置 31〜3m……バスインタフェース装置 40……バス制御装置 51……集線装置 111〜1mn……回線装置 G1〜Gm……回線装置群 H1〜Hm……高速伝送バス J1〜Jm……方路バス

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力されたデータをバッファを介して出力
   する複数の回線装置が少なくとも１個を単位として少な
   くとも１つの回線装置群に分割され、該少なくとも１つ
   の回線装置群のそれぞれに含まれる回線装置が接続され
   て、該回線装置からのデータを多重化した形で伝送す
   る、該少なくとも１つの回線装置群に対応した少なくと
   も１つの高速伝送バスと、 該少なくとも１つの高速伝送バスのそれぞれの一方の端
   が接続された入力、該少なくとも１つの高速伝送バスの
   うちの他の１つの他方の端が接続された第１の出力、お
   よびデータを集信する方路への少なくとも１つの方路バ
   スのうちの１つが接続された第２の出力を有し、前記入
   力から第１および第２の出力のいずれかへ選択的に接続
   する少なくとも１つのバス方路切替手段と、 前記少なくとも１つの回線装置群のそれぞれについてそ
   れに含まれるデータ転送を必要とする回線装置の伝送速
   度を表わす識別値を読み取ってその和をデータ転送量と
   し、該データ転送量に応じて前記バス方路切替手段を制
   御する制御手段とを有し、 前記少なくとも１つの高速伝送バスは、前記回線装置群
   に対応して前記バス方路切替手段を介して直列なバス列
   を形成し、 前記制御手段は、 前記高速伝送バスの伝送速度をバス容量とし、前記少な
   くとも１つの高速伝送バスのうち前記少なくとも１つの
   バス方路切替手段のそれぞれの前記入力に接続されてい
   るもののデータ転送量を該高速伝送バスの直列接続の順
   番に加算し、 前記少なくとも１つのバス方路切替手段のうち、この加
   算の結果値が該バス容量以下であって、かつ該結果値に
   該バス方路切替手段の出力に接続されている高速伝送バ
   スのデータ転送量を加えた値が該バス容量より大きいも
   のがあると、該バス方路切替手段を制御して該バス方路
   切替手段の入力を第２の出力に接続させ、 該制御されたバス方路切替手段以外のバス方路切替手段
   の前記入力は、その第１の出力に接続されることを特徴
   とする高速伝送バスシステム。
2. 【請求項２】請求項１に記載のバスシステムにおいて、
   前記複数の回線装置は、前記少なくとも１つの回線装置
   群のそれぞれについて、該回線装置群を形成する全回線
   装置のデータ転送量の和が前記バス容量を超えない群数
   に分割されていることを特徴とするバスシステム。
3. 【請求項３】請求項１に記載のバスシステムにおいて、
   該バスシステムはさらに、前記バス方路切替手段の第２
   の出力に接続され第２の出力のデータを集信する集線手
   段を有することを特徴とするバスシステム。