JPS61287308A - 演算増巾器の理想出力処理装置 - Google Patents
演算増巾器の理想出力処理装置Info
- Publication number
- JPS61287308A JPS61287308A JP60127986A JP12798685A JPS61287308A JP S61287308 A JPS61287308 A JP S61287308A JP 60127986 A JP60127986 A JP 60127986A JP 12798685 A JP12798685 A JP 12798685A JP S61287308 A JPS61287308 A JP S61287308A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- offset
- computer
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は任意の入力電圧に対して最適のゲイン調整お
よびオフセット調整を行った理想出力を得ることができ
る演算増巾器の理想出力処理装置に関する。
よびオフセット調整を行った理想出力を得ることができ
る演算増巾器の理想出力処理装置に関する。
第2図は従来の演算増巾器の理想出力処理装置を具体的
に示すブロック接続図であり、図において、1は演算増
巾器、2は演算増巾器1の信号入力端子、3は同じくコ
モン端子、R□、R2は演算増巾器の理想出力を設定す
る外付はインピーダンス、 VRlはオフセット調整用
ボリューム、R1゜R,、R6はオフセット設定用抵抗
、VB2はゲイン調整用ボリューム、4は演算増巾器1
の出力側に接続されためコンバータである。
に示すブロック接続図であり、図において、1は演算増
巾器、2は演算増巾器1の信号入力端子、3は同じくコ
モン端子、R□、R2は演算増巾器の理想出力を設定す
る外付はインピーダンス、 VRlはオフセット調整用
ボリューム、R1゜R,、R6はオフセット設定用抵抗
、VB2はゲイン調整用ボリューム、4は演算増巾器1
の出力側に接続されためコンバータである。
次に動作について説明する。
上記回路において、まずオフセット調整をする場合には
、上記の2入力端子2,3を短絡し、これらの間の入力
電位差を零にして、出力が零になるようにボリュームV
R工を調整操作する。次に。
、上記の2入力端子2,3を短絡し、これらの間の入力
電位差を零にして、出力が零になるようにボリュームV
R工を調整操作する。次に。
ゲイン調整を行う場合には、信号入力端子2に一定の電
圧(例えば10v)を印加し、外付はインられるように
、ボリュームvR2で出力調整を行うようにする。この
ように、従来は外付はインピーダンス調整によって1個
々にオフセット調整、ゲイン調整を行っている。
圧(例えば10v)を印加し、外付はインられるように
、ボリュームvR2で出力調整を行うようにする。この
ように、従来は外付はインピーダンス調整によって1個
々にオフセット調整、ゲイン調整を行っている。
従来の演算増巾器の理想出力処理装置は以上のように構
成されているので、理想出力を得るために行われるオフ
セット調整およびゲイン調整の九めに、それぞれ独自の
高価なボリュームVR□。
成されているので、理想出力を得るために行われるオフ
セット調整およびゲイン調整の九めに、それぞれ独自の
高価なボリュームVR□。
VB2が必要となる。したがって、かかる理想出力処理
の回路を多数必要とする装置では、そのボリュームVR
,VR2の使用数が増大し、上記の6調整作業が面倒に
なるほか、そのボリューム設置の九めに十分広い設置空
間を必要とするとともに。
の回路を多数必要とする装置では、そのボリュームVR
,VR2の使用数が増大し、上記の6調整作業が面倒に
なるほか、そのボリューム設置の九めに十分広い設置空
間を必要とするとともに。
著るしいコストアップが避けられないという問題点があ
った。
った。
この発明は上記のような問題点を解消するためになされ
たもので、ボリュームを用いずにオフセット調整および
ゲイン調整を自動的に実行させ、任意の入力に対する所
期の理想出力を簡単かつ安価に得ることができる演算増
巾器の理想出力処理装置を得ることを目的とする。
たもので、ボリュームを用いずにオフセット調整および
ゲイン調整を自動的に実行させ、任意の入力に対する所
期の理想出力を簡単かつ安価に得ることができる演算増
巾器の理想出力処理装置を得ることを目的とする。
この発明にかかる演算増巾器の理想出力処理装置は、演
算増巾器に信号入力端子とコモン端子の2入力端子を設
けるとともに、出力調整用の外付はインピーダンスを接
続し、上記2入力端子を短絡して得意オフセット出力、
上記2入力端子にフルスケール電圧を印加して得た出力
、上記外付はインピーダンスにより決定される理想出力
、上記2入力端子間に印加し念任意の入力電圧に対する
出力のそれぞれを入力として、コンピュータにより理想
出力を演算処理するような構成としたものである。
算増巾器に信号入力端子とコモン端子の2入力端子を設
けるとともに、出力調整用の外付はインピーダンスを接
続し、上記2入力端子を短絡して得意オフセット出力、
上記2入力端子にフルスケール電圧を印加して得た出力
、上記外付はインピーダンスにより決定される理想出力
、上記2入力端子間に印加し念任意の入力電圧に対する
出力のそれぞれを入力として、コンピュータにより理想
出力を演算処理するような構成としたものである。
この発明におけるコンピュータは、自動的に行ったゲイ
ン調整およびオフセット調整によって測定したオフセッ
ト出力、フルスケール電圧印加時の出力および理想出力
にもとづいて、任意の入力信号に対する理想出力を得る
ように作用し、かつ上記各調整誤差を小さく抑えるよう
に作用する。
ン調整およびオフセット調整によって測定したオフセッ
ト出力、フルスケール電圧印加時の出力および理想出力
にもとづいて、任意の入力信号に対する理想出力を得る
ように作用し、かつ上記各調整誤差を小さく抑えるよう
に作用する。
以下、この発明の一実施例を図について説明する。
第1図において、5はコンビュータテアリ%VDコンバ
ータ4の出力側に接続されている。6はめコンバータ4
とコンピュータ5とを結ぶ回路中に接続した不揮発性メ
モリである。γはオフセット調整をコンピュータ5に指
示するオフセット指示スイッチ、8はゲイン調整をコン
ピュータ5に指示するフルスケール指示スイッチであシ
、これらの各指示スイッチ7.8の操作により演算増巾
器1のオフセットおよびゲインを自動的に演算処理し、
入力E1に対するオフセット出力E。およびゲイン出力
E2を不揮発性メモリ6に記憶させる。なお、このほか
の第2図に示したものと同一の構成部分には同一符号を
付して、その重複する説明を省略する。。
ータ4の出力側に接続されている。6はめコンバータ4
とコンピュータ5とを結ぶ回路中に接続した不揮発性メ
モリである。γはオフセット調整をコンピュータ5に指
示するオフセット指示スイッチ、8はゲイン調整をコン
ピュータ5に指示するフルスケール指示スイッチであシ
、これらの各指示スイッチ7.8の操作により演算増巾
器1のオフセットおよびゲインを自動的に演算処理し、
入力E1に対するオフセット出力E。およびゲイン出力
E2を不揮発性メモリ6に記憶させる。なお、このほか
の第2図に示したものと同一の構成部分には同一符号を
付して、その重複する説明を省略する。。
次に動作について説明する。
まず、オフセット調整する場合には% 2入力端子2,
3を短絡して入力電圧を零にするとともに、オフセット
指示スイッチ7をオン操作する。この念め、コンピュー
タ5は演算増巾器1のオフセット出力E。をA/D変換
器4を介して読み取る。このオフセット出力E。は、入
力電圧E1が零に対し、出力が零でなければならないと
ころの演算増巾器1の出力のずれと考えられ、このずれ
つまりオフセット量が不揮発メモリ6に記憶される。
3を短絡して入力電圧を零にするとともに、オフセット
指示スイッチ7をオン操作する。この念め、コンピュー
タ5は演算増巾器1のオフセット出力E。をA/D変換
器4を介して読み取る。このオフセット出力E。は、入
力電圧E1が零に対し、出力が零でなければならないと
ころの演算増巾器1の出力のずれと考えられ、このずれ
つまりオフセット量が不揮発メモリ6に記憶される。
次に、ゲイン調整する場合には、2入力端子2゜3間に
フルスケール人力E1を印加するとともに。
フルスケール人力E1を印加するとともに。
フルスクール指示スイッチ8をオン操作する。このとき
演算増巾器1の出力はE2となり、コンピュータ5はこ
の出力E2を読み取るとともに、不×E1で決定され、
この理想出力E、もあらかじめマイクロコンピュータに
教えてj?き、不揮発性メモリ6に記憶させておく。
演算増巾器1の出力はE2となり、コンピュータ5はこ
の出力E2を読み取るとともに、不×E1で決定され、
この理想出力E、もあらかじめマイクロコンピュータに
教えてj?き、不揮発性メモリ6に記憶させておく。
コンピュータ5は上記各出力E0、E2にもとすき演算
増巾器1のオフセット調整およびゲイン調整の処理を自
動的に実行する。また、この調整後において、2入力端
子2,3間に任意の入力信号電圧′Elが印加されると
、コンピュータはこのときに演算増巾器1に得られる出
力E。□と上記出力E0、 E 2 * ’B 3とに
もとづいて、理想出力EOQを次式によって演算し、こ
れを出力する。
増巾器1のオフセット調整およびゲイン調整の処理を自
動的に実行する。また、この調整後において、2入力端
子2,3間に任意の入力信号電圧′Elが印加されると
、コンピュータはこのときに演算増巾器1に得られる出
力E。□と上記出力E0、 E 2 * ’B 3とに
もとづいて、理想出力EOQを次式によって演算し、こ
れを出力する。
すなわち、この実施例ではコンピュータで自動的に求め
たオフセットデータ、ゲインデータの測定値および外付
はインピーダンスにより決定される理想出力の計算値と
、実際の演算増巾器の入力値に対する出力値とにもとづ
いて、この演算増巾器の最適の理想出力を得ることがで
きる。
たオフセットデータ、ゲインデータの測定値および外付
はインピーダンスにより決定される理想出力の計算値と
、実際の演算増巾器の入力値に対する出力値とにもとづ
いて、この演算増巾器の最適の理想出力を得ることがで
きる。
以上説明したように、この発明によれば、オフセット出
力およびゲイン出力にもとづいてコンピュータが最適の
オフセット調整およびゲイン調整の処理を自動的に実施
するようにするとともに。
力およびゲイン出力にもとづいてコンピュータが最適の
オフセット調整およびゲイン調整の処理を自動的に実施
するようにするとともに。
上記オフセット出力、ゲイン出力、外付はインピーダン
スによって設定される理想出力にもとづいて、任意の入
力信号電圧に対する演算増巾弱出力ごとの理想出力を得
るような構成としたので、従来におけるごときボリュー
ムによる煩られしいオフセット調整、ゲイン調整の操作
を省くことができるほか、ボリュームの使用を避けて構
成の簡素化、ローコスト化を図ることができる等の効果
が得られる。
スによって設定される理想出力にもとづいて、任意の入
力信号電圧に対する演算増巾弱出力ごとの理想出力を得
るような構成としたので、従来におけるごときボリュー
ムによる煩られしいオフセット調整、ゲイン調整の操作
を省くことができるほか、ボリュームの使用を避けて構
成の簡素化、ローコスト化を図ることができる等の効果
が得られる。
第1図はこの発明の一実施例による演算増巾器の理想出
力処理装置を示すブロック接続図、第2図は従来の演算
増巾器の理想出力装置を示すブロック接続図である。 1は演算増巾器、2は信号入力端子%3はコモン端子、
5゛はコンピュータ。 なお1図中、同一符号は同一ま喪は相当部分を示す。 特許出願人 三菱電機株式会社 第1図 7:オフ1.トa7r、入イ丹 8:フルスケール指ホスイ11 第2図 手続補正書(自発) 53.智・2・イ88
力処理装置を示すブロック接続図、第2図は従来の演算
増巾器の理想出力装置を示すブロック接続図である。 1は演算増巾器、2は信号入力端子%3はコモン端子、
5゛はコンピュータ。 なお1図中、同一符号は同一ま喪は相当部分を示す。 特許出願人 三菱電機株式会社 第1図 7:オフ1.トa7r、入イ丹 8:フルスケール指ホスイ11 第2図 手続補正書(自発) 53.智・2・イ88
Claims (2)
- (1)信号入力端子とコモン端子を2入力端子とする演
算増巾器と、この演算増巾器の出力を調整する外付けイ
ンピーダンスと、上記2入力端子を短絡して得た上記演
算増巾器のオフセット出力、上記2入力端子間にフルス
ケール電圧を印加して得た上記演算増巾器の出力、上記
外付けインピーダンスにもとづいて決定される上記演算
増巾器の理想出力および上記2入力端子間に印加した任
意の入力電圧に対する上記演算増巾器の出力のそれぞれ
にもとづき、上記任意の入力電圧に対する理想出力を演
算するコンピュータとを備えた演算増巾器の理想出力処
理装置。 - (2)2入力端子を短絡して得た演算増巾器のオフセッ
ト出力をE_0、上記2入力端子間にフルスケール電圧
を印加して得た上記演算増巾器の出力をE_2、上記外
付けインピーダンスにもとづいて決定される上記演算増
巾器の理想出力をE_3、上記2入力端子間に印加した
任意の入力電圧Eiに対する上記演算増巾器の出力をE
_0_1として、上記コンピュータが上記入力電圧Ei
に対する理想出力E_0_0=(E_0_1−E_0)
/(E_2−E_0)×E_3を演算する特許請求の範
囲第1項に記載の演算増巾器の理想出力処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60127986A JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60127986A JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61287308A true JPS61287308A (ja) | 1986-12-17 |
JP2606813B2 JP2606813B2 (ja) | 1997-05-07 |
Family
ID=14973618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60127986A Expired - Lifetime JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2606813B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100120A (ja) * | 2007-10-15 | 2009-05-07 | Denso Corp | 差動増幅回路およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037826A (ja) * | 1983-08-10 | 1985-02-27 | Meidensha Electric Mfg Co Ltd | A/d変換装置 |
-
1985
- 1985-06-14 JP JP60127986A patent/JP2606813B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037826A (ja) * | 1983-08-10 | 1985-02-27 | Meidensha Electric Mfg Co Ltd | A/d変換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100120A (ja) * | 2007-10-15 | 2009-05-07 | Denso Corp | 差動増幅回路およびその製造方法 |
US7777565B2 (en) | 2007-10-15 | 2010-08-17 | Denso Corporation | Differential amplification circuit and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2606813B2 (ja) | 1997-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04351969A (ja) | 電流測定回路 | |
ES363454A1 (es) | Un aparato controlador de un proceso para controlar un ele-mento de carga dependiendo de los valores de senales de en- trada primera y segunda. | |
JPS61287308A (ja) | 演算増巾器の理想出力処理装置 | |
US4081696A (en) | Current squaring circuit | |
JPS61163721A (ja) | アナログ入力システム | |
JP2752405B2 (ja) | 直流電源 | |
JPH0337764B2 (ja) | ||
JP2003348826A (ja) | 電源制御装置 | |
JPS592415A (ja) | 増幅器 | |
JPH11225028A (ja) | 可変利得増幅器 | |
JP3717607B2 (ja) | 利得可変増幅装置 | |
JP2638178B2 (ja) | 並列運転電源制御方式 | |
JPH09145750A (ja) | デジタルマルチメータ用定電流回路 | |
JPH061427B2 (ja) | 座標入力装置の自動補正方式 | |
JPH0130324B2 (ja) | ||
SU1201820A1 (ru) | Стабилизатор двухпол рного напр жени | |
JPS5848119A (ja) | 負荷電流制御回路 | |
KR0127537B1 (ko) | 모니터의 수평 주파수 홀드 조정 회로 | |
JPH0637449Y2 (ja) | 基準電圧発生器 | |
KR20210135708A (ko) | 저역 통과 필터를 포함하는 베이스밴드 처리 장치 | |
JP2876844B2 (ja) | Icテスタ用ドライバの出力電圧補正回路 | |
SU1317419A1 (ru) | Регулируемый стабилизатор напр жени с защитой от перенапр жени | |
SU1469544A1 (ru) | Усилитель мощности | |
JPH02206908A (ja) | オペアンプ回路 | |
JPH089776Y2 (ja) | 電圧発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |