JP2752405B2 - 直流電源 - Google Patents
直流電源Info
- Publication number
- JP2752405B2 JP2752405B2 JP1010988A JP1098889A JP2752405B2 JP 2752405 B2 JP2752405 B2 JP 2752405B2 JP 1010988 A JP1010988 A JP 1010988A JP 1098889 A JP1098889 A JP 1098889A JP 2752405 B2 JP2752405 B2 JP 2752405B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- control means
- resistor
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
- G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源に係り、特に定電圧および定電流の両動
作モードを有する直流電源に関する。
作モードを有する直流電源に関する。
直流電源は一般的に定電圧モード（CV）あるいは定電
流モード（CC）での性能を最適化するように設計され
る。どちらの場合にも動作の「制限（リミット）」モー
ドがあり、該制限モードで電源はあるモードからもう一
方のモードに自動的に切り替わる。特に定電圧源CVがCV
/CC≧RL（ここでCVは定電圧セッティングであり、CCは
定電流セッティングであり、RL＝負荷抵抗である）とな
るような電流出力に達すると定電流モードに切り替わ
り、定電流源がCV/CC≦RLに達すると、定電圧モードに
切り替わる。
流モード（CC）での性能を最適化するように設計され
る。どちらの場合にも動作の「制限（リミット）」モー
ドがあり、該制限モードで電源はあるモードからもう一
方のモードに自動的に切り替わる。特に定電圧源CVがCV
/CC≧RL（ここでCVは定電圧セッティングであり、CCは
定電流セッティングであり、RL＝負荷抵抗である）とな
るような電流出力に達すると定電流モードに切り替わ
り、定電流源がCV/CC≦RLに達すると、定電圧モードに
切り替わる。
CV動作用に最適化された電源はどの周波数でも出力イ
ンピーダンスをゼロに近づけねばならないし、CC動作用
に最適化された電源はどの周波数でも出力インピーダン
スを無限大に近づけねばならない。
ンピーダンスをゼロに近づけねばならないし、CC動作用
に最適化された電源はどの周波数でも出力インピーダン
スを無限大に近づけねばならない。
CV動作用に最適化された電源では一般的に出力端子間
に大型の出力コンデンサが接続されておりCVモード用に
出力インピーダンスを最小にしているが、CCモードで動
作させる場合に負荷変動の対する過渡応答が損なわれ
る。
に大型の出力コンデンサが接続されておりCVモード用に
出力インピーダンスを最小にしているが、CCモードで動
作させる場合に負荷変動の対する過渡応答が損なわれ
る。
CC動作用に最適化された電源では通常出力端子間に出
力コンデンサは接続されていないが、CVモードで動作す
る場合には、負荷効果による過渡応答が貧弱になる。
力コンデンサは接続されていないが、CVモードで動作す
る場合には、負荷効果による過渡応答が貧弱になる。
本発明は、上記した従来技術の欠点を除くためになさ
れたものであってその目的とするところは、定電圧およ
び定電流の両動作モードを有する直流電源において、性
能の最適化を図り、モード切り換え時の出力遷移を防止
することである。
れたものであってその目的とするところは、定電圧およ
び定電流の両動作モードを有する直流電源において、性
能の最適化を図り、モード切り換え時の出力遷移を防止
することである。
本発明の第１の見地に従えば、電源がCVモードで動作
している場合は電源の出力端子間に出力コンデンサが接
続され、電源がCCモードで動作している場合は出力コン
デンサは出力端子から切り離される。
している場合は電源の出力端子間に出力コンデンサが接
続され、電源がCCモードで動作している場合は出力コン
デンサは出力端子から切り離される。
本発明の第２の見地に従えば、CC動作中で出力端子か
ら切り離されている時に出力コンデンサを出力端子間電
圧にまで充放電するための手段を備え、それによって、
再びCV動作にする場合に出力遷移が起こらないようにし
ている。
ら切り離されている時に出力コンデンサを出力端子間電
圧にまで充放電するための手段を備え、それによって、
再びCV動作にする場合に出力遷移が起こらないようにし
ている。
本発明の第３の見地に従えば、電源の入力端子および
出力端子の近くにそれぞれソースおよびドレイン電極
（エミッタ電極およびコレクタ電極）を持ったＰチャン
ネルFET（またはPNPバイポーラトランジスタ）が、CC動
作に必要な高い出力インピーダンスの直列パス抵抗とし
て用いられる。
出力端子の近くにそれぞれソースおよびドレイン電極
（エミッタ電極およびコレクタ電極）を持ったＰチャン
ネルFET（またはPNPバイポーラトランジスタ）が、CC動
作に必要な高い出力インピーダンスの直列パス抵抗とし
て用いられる。
本発明の第４の見地に従えば、電源の入力端子および
出力端子の近くにそれぞれドレインおよびソース電極を
持ったＮチャンネルFET（あるいはNPNバイポーラトラン
ジスタ）はCV動作に必要な低い出力インピーダンスの直
列パス抵抗として用いられる。
出力端子の近くにそれぞれドレインおよびソース電極を
持ったＮチャンネルFET（あるいはNPNバイポーラトラン
ジスタ）はCV動作に必要な低い出力インピーダンスの直
列パス抵抗として用いられる。
本発明の実施例に従えばＰチャンネルFETおよびＮチ
ャンネルFETは直列に接続され、CV動作中にＮチャンネ
ルFETが出力電圧を制御しているときはＰチャンネルFET
が飽和し、CC動作中にＰチャンネルFETが出力電圧を制
御しているときはＮチャンネルFETが飽和する。
ャンネルFETは直列に接続され、CV動作中にＮチャンネ
ルFETが出力電圧を制御しているときはＰチャンネルFET
が飽和し、CC動作中にＰチャンネルFETが出力電圧を制
御しているときはＮチャンネルFETが飽和する。
第１図は本発明の実施例の一つの形態の回路図であ
る。第１図を参照すると安定化されていない直流電圧源
２は入力端子IT1とIT2の間に接続されている。２個の直
列パスFET Q1およびQ2は入力端子IT1と出力端子OT1の
間に抵抗器R1と直列に接続されている。入力端子IT2は
出力端子OT2に直接接続され、負荷RLは出力端子OT1とOT
2の間に接続されている。Q1はＰチャンネルFETであり、
ソース電極S1はIT1に接続され、ド電極レインD1はR1に
接続されている。Q2NチャンネルFETであり、ドレイン電
極D2はR1に接続され、ソース電極は出力端子OT1に接続
されている。
る。第１図を参照すると安定化されていない直流電圧源
２は入力端子IT1とIT2の間に接続されている。２個の直
列パスFET Q1およびQ2は入力端子IT1と出力端子OT1の
間に抵抗器R1と直列に接続されている。入力端子IT2は
出力端子OT2に直接接続され、負荷RLは出力端子OT1とOT
2の間に接続されている。Q1はＰチャンネルFETであり、
ソース電極S1はIT1に接続され、ド電極レインD1はR1に
接続されている。Q2NチャンネルFETであり、ドレイン電
極D2はR1に接続され、ソース電極は出力端子OT1に接続
されている。
CC動作は演算誤差増幅器A1によって制御される。演算
誤差増幅器A1の非反転入力はD1に接続され、反転入力は
可変直流電圧源Vcを通ってD2に接続され、出力電極はレ
ベルシフタLSを通ってQ1のゲート電極G1に接続されてい
る。負荷RLが変化しR1を通る電流が変化するとA1はQ1の
抵抗を変化させて電流がVcの電圧によって決定された値
に非常に近くなるようにする。CC動作の間はQ2は飽和さ
れ、直列抵抗をほとんど持たない。
誤差増幅器A1の非反転入力はD1に接続され、反転入力は
可変直流電圧源Vcを通ってD2に接続され、出力電極はレ
ベルシフタLSを通ってQ1のゲート電極G1に接続されてい
る。負荷RLが変化しR1を通る電流が変化するとA1はQ1の
抵抗を変化させて電流がVcの電圧によって決定された値
に非常に近くなるようにする。CC動作の間はQ2は飽和さ
れ、直列抵抗をほとんど持たない。
ドレイン電極D1をOT1に接続することで電源のインピ
ーダンスを高くする手助けをしているが、もし図示した
位置に出力コンデンサＣと直列になったスイッチSWを置
き、CV動作中OT1とOT2との間に接続されている出力コン
デンサＣをCC動作の間出力回路から取り除くと極めて高
い出力インピーダンスが達成される。スイッチSWは何ら
かの適当な方法で制御すればよく、たとえば出力電極A1
および正の電圧点との間にリレー捲線W1を低域通過フィ
ルタ８および反転増幅器10と直列に接続し、捲線W1と捲
線W2を結合させ捲線W1に電流が流れたときに図示した位
置にSWを動かすように制御すればよい。SWは電磁スイッ
チとして図示してあるが、固体スイッチにもできる。
ーダンスを高くする手助けをしているが、もし図示した
位置に出力コンデンサＣと直列になったスイッチSWを置
き、CV動作中OT1とOT2との間に接続されている出力コン
デンサＣをCC動作の間出力回路から取り除くと極めて高
い出力インピーダンスが達成される。スイッチSWは何ら
かの適当な方法で制御すればよく、たとえば出力電極A1
および正の電圧点との間にリレー捲線W1を低域通過フィ
ルタ８および反転増幅器10と直列に接続し、捲線W1と捲
線W2を結合させ捲線W1に電流が流れたときに図示した位
置にSWを動かすように制御すればよい。SWは電磁スイッ
チとして図示してあるが、固体スイッチにもできる。
CV動作は演算誤差増幅器A2によって制御され、その非
反転入力は抵抗器４と抵抗器６の接続点に接続されてい
る。抵抗器４と抵抗器６はOT1およびOT2との間で可変直
流電圧源と直列に接続されている。A2の反転入力はOT1
に接続され、出力電極はQ2のゲートG2に接続される。負
荷RLが変化し出力電流が変化するとA2はQ2の抵抗を変化
させ抵抗器６の値を抵抗器４の値で割りVVを掛けて決定
される値に出力電圧を極めて近付けるようにする。CV動
作の間Q1は飽和し、殆ど抵抗がなくなる。
反転入力は抵抗器４と抵抗器６の接続点に接続されてい
る。抵抗器４と抵抗器６はOT1およびOT2との間で可変直
流電圧源と直列に接続されている。A2の反転入力はOT1
に接続され、出力電極はQ2のゲートG2に接続される。負
荷RLが変化し出力電流が変化するとA2はQ2の抵抗を変化
させ抵抗器６の値を抵抗器４の値で割りVVを掛けて決定
される値に出力電圧を極めて近付けるようにする。CV動
作の間Q1は飽和し、殆ど抵抗がなくなる。
CV動作のQ2のソース電極S2をOT1に接続することは電
源の出力インピーダンスを低くする手助けとなる。W1に
電流が流れずに出力コンデンサＣをOT1およびOT2に接続
できるという事実によって良好な過渡応答と同様にイン
ピーダンスをさらに減少させることができる。
源の出力インピーダンスを低くする手助けとなる。W1に
電流が流れずに出力コンデンサＣをOT1およびOT2に接続
できるという事実によって良好な過渡応答と同様にイン
ピーダンスをさらに減少させることができる。
CC動作中、出力回路から出力コンデンサＣを除去する
ことで電源の出力インピーダンスは所望のように増加す
るが、その一方スイッチSWによりアーク放電が起き、か
つ／またはCV動作を再開させ、OT1およびOT2間のＣを接
続する位置にSWが戻るときに過渡出力が起こり得る。こ
れは本発明の他の見地に従い、CC動作中Ｃに充放電し、
Ｃの両端の電圧をOT1とOT2の間の出力電圧に追随させる
ような手段を提供することで防止できる。
ことで電源の出力インピーダンスは所望のように増加す
るが、その一方スイッチSWによりアーク放電が起き、か
つ／またはCV動作を再開させ、OT1およびOT2間のＣを接
続する位置にSWが戻るときに過渡出力が起こり得る。こ
れは本発明の他の見地に従い、CC動作中Ｃに充放電し、
Ｃの両端の電圧をOT1とOT2の間の出力電圧に追随させる
ような手段を提供することで防止できる。
出力コンデンサＣへの充放電を制御するのは演算増幅
器A3である。演算増幅器A3の非反転入力はOT1に接続さ
れ、反転入力は抵抗器R2を通ってFET Q3およびQ4のド
レイン電極D3およびD4に接続されている。FET Q3およ
びQ4はS4およびIT2の間にある直流飽和補償電圧源VBと
直列に接続される。A3の出力電極は抵抗器12を通ってQ3
およびQ4それぞれのゲート電極G3およびG4に接続され
る。飽和補償電圧源VBはQ4がゼロボルトまで動作できる
ようにしている。A3の反転入力はガード接続されてい
る。
器A3である。演算増幅器A3の非反転入力はOT1に接続さ
れ、反転入力は抵抗器R2を通ってFET Q3およびQ4のド
レイン電極D3およびD4に接続されている。FET Q3およ
びQ4はS4およびIT2の間にある直流飽和補償電圧源VBと
直列に接続される。A3の出力電極は抵抗器12を通ってQ3
およびQ4それぞれのゲート電極G3およびG4に接続され
る。飽和補償電圧源VBはQ4がゼロボルトまで動作できる
ようにしている。A3の反転入力はガード接続されてい
る。
OT1の電圧が増加するとA3の出力はより正になり、電
流Q3、抵抗器R2およびスイッチSWを流れ、出力コンデン
サＣの電圧を増加する。もしOT1の電圧が減少しＣの両
端の電圧より低くなればA3の出力は負になりQ4をオンさ
せ、ＣからスイッチSWを通りVB経由でIT2に電流を流
す。
流Q3、抵抗器R2およびスイッチSWを流れ、出力コンデン
サＣの電圧を増加する。もしOT1の電圧が減少しＣの両
端の電圧より低くなればA3の出力は負になりQ4をオンさ
せ、ＣからスイッチSWを通りVB経由でIT2に電流を流
す。
電源がCCモードで動作するときは、出力電圧が階段状
に変化する可能性があり、それは電源をCV動作に変える
ほど大きくはないが、Q3およびQ4を破壊するほどに十分
大きい。したがって演算増幅器A4およびA5から成る保護
回路が提供される。該演算増幅器A4およびA5のそれぞれ
の非反転入力は基準電圧B4およびB5を通ってスイッチSW
に接続された抵抗器R2の一方の側に接続される。また反
転入力はR2の反対側に接続される。A4の出力はダイオー
ドd4を通ってゲートG3およびG4に接続され、A5の出力は
ダイオードd5を通ってゲートG3およびG4に接続される。
ダイオードd4およびd5は極性が反対である。Q3を通って
出力コンデンサＣの方へ十分な電流が流れ、増幅器A4の
反転入力の電圧が電圧源B4によって非反転入力に印加さ
れる電圧よりも大きくなると、A4の出力は負になり、そ
の結果A3からの制御電流が抵抗器12、d4およびA4を通っ
て演算増幅器A3、A4、およびA5（図示せず）のコモンに
流れる。コモンはガードに接続される。負荷の両端の電
圧が逆方向の階段状に変化するとき、A5に対する回路が
同様の方法で（Q4を保護する）動作する。
に変化する可能性があり、それは電源をCV動作に変える
ほど大きくはないが、Q3およびQ4を破壊するほどに十分
大きい。したがって演算増幅器A4およびA5から成る保護
回路が提供される。該演算増幅器A4およびA5のそれぞれ
の非反転入力は基準電圧B4およびB5を通ってスイッチSW
に接続された抵抗器R2の一方の側に接続される。また反
転入力はR2の反対側に接続される。A4の出力はダイオー
ドd4を通ってゲートG3およびG4に接続され、A5の出力は
ダイオードd5を通ってゲートG3およびG4に接続される。
ダイオードd4およびd5は極性が反対である。Q3を通って
出力コンデンサＣの方へ十分な電流が流れ、増幅器A4の
反転入力の電圧が電圧源B4によって非反転入力に印加さ
れる電圧よりも大きくなると、A4の出力は負になり、そ
の結果A3からの制御電流が抵抗器12、d4およびA4を通っ
て演算増幅器A3、A4、およびA5（図示せず）のコモンに
流れる。コモンはガードに接続される。負荷の両端の電
圧が逆方向の階段状に変化するとき、A5に対する回路が
同様の方法で（Q4を保護する）動作する。
ここで第1A図を参照してレベルシフタLSとして用いら
れる回路の説明をする。第１図のそれぞれに対応する部
品は同じ方法で識別符号が付けられており、これ以上説
明する必要はない。A1の出力は抵抗器14を通ってもＮチ
ャンネルFET Q5のゲートG5に接続される。該Ｎチャン
ネルFET Q5のソース電極S5はQ1のドレイン電極D1に接
続され、ドレイン電極D5はQ1のゲートG1に接続され、か
つ抵抗器16を通ってQ1のソース電極S1およびIT1に接続
される。
れる回路の説明をする。第１図のそれぞれに対応する部
品は同じ方法で識別符号が付けられており、これ以上説
明する必要はない。A1の出力は抵抗器14を通ってもＮチ
ャンネルFET Q5のゲートG5に接続される。該Ｎチャン
ネルFET Q5のソース電極S5はQ1のドレイン電極D1に接
続され、ドレイン電極D5はQ1のゲートG1に接続され、か
つ抵抗器16を通ってQ1のソース電極S1およびIT1に接続
される。
A1によって供給されたCC動作用の制御電圧が増加する
につれ、抵抗器16を通って引かれる電流は、そうでない
場合よりもゲートG1を負にし、それによってQ1のインピ
ーダンスを必要なだけ増加させる。
につれ、抵抗器16を通って引かれる電流は、そうでない
場合よりもゲートG1を負にし、それによってQ1のインピ
ーダンスを必要なだけ増加させる。
ここで、第２図を参照するとレベルシフタを必要とし
ない回路を図示してある。機能の面で第１図に対応する
部品はプライムを付けて示してある。主要な差は電流セ
ンシング抵抗器R1′がQ1のソース電極S1および入力端子
IT1間に接続されていることである。
ない回路を図示してある。機能の面で第１図に対応する
部品はプライムを付けて示してある。主要な差は電流セ
ンシング抵抗器R1′がQ1のソース電極S1および入力端子
IT1間に接続されていることである。
図示していないがQ2のソース電極S2と出力端子OT1の
間に抵抗器R1を挿入することができる。この場合のレベ
ルシフタが必要である。
間に抵抗器R1を挿入することができる。この場合のレベ
ルシフタが必要である。
第３図は第１図の回路の一部を図示しており、もし一
つのFET Q6をCCモード動作およびCVモード動作の両方
の制御に用いるならば必要となる。機能の面で第１図の
部品に対応する部品は二重のプライムを付けて同じ識別
符号を付けてある。もしCV動作が主体であればQ6は図示
したようにＮチャンネルFETであり、もしCC動作が主体
であればQ6はＰチャンネルFETである。後者の場合レベ
ルシフタが必要であり、ドレインおよびソース接続を入
れ換えねばならない。どちらの場合にもCCモード動作中
に出力回路から出力コンデンサを除去し、かつコンデン
サの両端の電圧を出力端子間の電圧に維持するのは第１
図と同じ方法で実行される。A2″の反転入力の近くのｘ
は第１図の点ｘである。ダイオードd7およびd8は図示し
た極性でA1″およびA2″の出力およびゲートG6間にそれ
ぞれ接続され、A1″をA2″から絶縁している。抵抗器14
はG6とS6の間に接続され、電圧が生起してQ6を不注意に
飽和することがないようにしてある。
つのFET Q6をCCモード動作およびCVモード動作の両方
の制御に用いるならば必要となる。機能の面で第１図の
部品に対応する部品は二重のプライムを付けて同じ識別
符号を付けてある。もしCV動作が主体であればQ6は図示
したようにＮチャンネルFETであり、もしCC動作が主体
であればQ6はＰチャンネルFETである。後者の場合レベ
ルシフタが必要であり、ドレインおよびソース接続を入
れ換えねばならない。どちらの場合にもCCモード動作中
に出力回路から出力コンデンサを除去し、かつコンデン
サの両端の電圧を出力端子間の電圧に維持するのは第１
図と同じ方法で実行される。A2″の反転入力の近くのｘ
は第１図の点ｘである。ダイオードd7およびd8は図示し
た極性でA1″およびA2″の出力およびゲートG6間にそれ
ぞれ接続され、A1″をA2″から絶縁している。抵抗器14
はG6とS6の間に接続され、電圧が生起してQ6を不注意に
飽和することがないようにしてある。
本発明は、以上のように構成され、作用するものであ
るから、上記した課題を達成しうる直流電源を提供する
ことができるという効果が得られる。
るから、上記した課題を達成しうる直流電源を提供する
ことができるという効果が得られる。
第１図は本発明実施例に係る直流電源の回路図、第1A図
は第１図に示すレベル・シフタの回路図、第２図は別実
施例の部分回路図、第３図は別実施例の部分回路図であ
る。
は第１図に示すレベル・シフタの回路図、第２図は別実
施例の部分回路図、第３図は別実施例の部分回路図であ
る。
Claims (5)
- 【請求項１】下記（ａ）乃至（ｅ）を具備する、定電流
又は定電圧を供給するための直流電源。 （ａ）レギュレーションされていない直流電圧が印加さ
れるべき入力端子。 （ｂ）電気的負荷が接続されるべき出力端子。 （ｃ）前記出力端子に接続された出力コンデンサ。 （ｄ）前記入力端子及び前記出力端子の間に接続されて
おり、第１のモードにおいて前記出力端子間に直流電圧
の選択された値を発生させ、第２のモードにおいて前記
出力端子間に接続された前記電気的負荷に選択された電
流を流す制御手段。 （ｅ）前記制御手段が前記第２のモードの時、前記出力
端子の少なくとも一方が前記出力コンデンサから切り離
されているようにするスイッチ手段。 - 【請求項２】前記直流電源は、前記第２のモードの動作
時において、前記出力コンデンサの電圧を、前記出力端
子間の電圧と同じ値にする手段を備えていることを特徴
とする請求項１に記載の直流電源。 - 【請求項３】前記制御手段は、下記（ａ）乃至（ｌ）を
具備することを特徴とする請求項１に記載の直流電源。 （ａ）ＰチャンネルFET。該ＰチャンネルFETは、ソース
・ドレイン電極間の電流路と、ゲート電極とを備えてい
る。 （ｂ）ＮチャンネルFET。該ＮチャンネルFETは、ソース
・ドレイン電極間の電流路と、ゲート電極とを備えてい
る。 （ｃ）抵抗器。 （ｄ）前記入力端子の一つと前記出力端子の一つとの間
で、前記両FETの両電流路及び前記抵抗器を直列に接続
する手段。 （ｅ）第１の演算誤差増幅器。該第１の演算誤差増幅器
は、それぞれ前記抵抗器の両端子に接続される非反転入
力端子と反転入力端子とを備えている。 （ｆ）前記第１の演算誤差増幅器の入力端子の一つに第
１の基準電圧を加える手段。 （ｇ）前記第１の演算誤差増幅器の出力端子を前記Ｐチ
ャンネルFETのゲート電極に接続する手段。 （ｈ）第２の演算誤差増幅器。該第２の演算誤差増幅器
は、非反転入力端子と反転入力端子と出力端子とを具備
している。 （ｉ）第２の基準電圧源。 （ｊ）前記第２の基準電圧源により供給される基準電圧
を、前記第２の演算誤差増幅器の入力端子の一つに接続
する手段。 （ｋ）前記第２の演算誤差増幅器の入力端子の他の一つ
を、前記出力端子の一方と接続する手段。 （ｌ）前記第２の演算誤差増幅器の出力端子を前記Ｎチ
ャンネルFETのゲート電極に接続する手段。 - 【請求項４】下記（ａ）乃至（ｉ）を具備する、定電流
又は定電圧を供給するための直流電源。 （ａ）レギュレーションされていない直流電圧が印加さ
れるべき入力端子。 （ｂ）電気的負荷が接続されるべき出力端子。 （ｃ）前記出力端子に直列に接続された出力コンデンサ
及びスイッチ。 （ｄ）前記入力端子の一つと前記出力端子の一つとの間
に直列に接続された、一対のトランジスタ抵抗器。 （ｅ）前記出力端子間の所定の電圧値を維持するため、
前記トランジスタの一つのインピーダンスを変化させる
ため、前記出力端子及び前記トランジスタの一つに接続
された第１の制御手段。 （ｆ）前記抵抗器を流れる所定の電流値を維持するた
め、前記トランジスタの他の一つのインピーダンスを変
化させるため、前記抵抗器及び前記トランジスタの他の
一つに接続された第２の制御手段。 （ｇ）前記第１の制御手段は、前記抵抗器に流れる電流
が前記電流値よりも低いとき、及び前記第２の制御手段
は、前記電圧値よりも前記出力端子間電圧が低いとき、
それぞれ制御を行う。 （ｈ）前記第２の制御手段が制御しているとき前記スイ
ッチを開放するため、前記第２の制御手段に接続された
手段。 （ｉ）前記コンデンサの電圧を、前記第２の制御手段が
制御をしているとき、前記出力端子間の電圧と等しくす
るための手段。 - 【請求項５】下記（ａ）乃至（ｈ）を具備する、定電流
又は定電圧を供給するための直流電源。 （ａ）レギュレーションされていない直流電圧が印加さ
れるべき入力端子。 （ｂ）電気的負荷が接続されるべき出力端子。 （ｃ）前記出力端子に直列に接続された出力コンデンサ
及びスイッチ。 （ｄ）前記入力端子の一つと前記出力端子の一つとの間
に直列に接続された、トランジスタ及び抵抗器。 （ｅ）前記抵抗器を流れる電流が所定値よりも小さいと
き前記出力端子間の所定の電圧値を維持するため、前記
トランジスタのインピーダンスを変化させるべく、前記
出力端子の電圧に応答する第１の制御手段。 （ｆ）前記出力端子間の電圧が所定値よりも低いとき、
前記抵抗器を流れる電流を所定の電流値に維持するた
め、前記トランジスタのインピーダンスを変化させるべ
く、前記抵抗器を流れる電流に応答する第２の制御手
段。 （ｇ）前記第１の制御手段が前記トランジスタのインピ
ーダンスを変化させているときには前記スイッチを導通
状態に維持する手段。 （ｈ）前記第２の制御手段が前記トランジスタのインピ
ーダンスを変化させているときには、前記コンデンサの
電圧を前記出力端子間の電圧の値と同じにするため、前
記スイッチを非導通状態に維持する手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US145,074 | 1988-01-19 | ||
| US07/145,074 US4816740A (en) | 1988-01-19 | 1988-01-19 | Mode optimized D.C. power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01223520A JPH01223520A (ja) | 1989-09-06 |
| JP2752405B2 true JP2752405B2 (ja) | 1998-05-18 |
Family
ID=22511501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010988A Expired - Fee Related JP2752405B2 (ja) | 1988-01-19 | 1989-01-19 | 直流電源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4816740A (ja) |
| JP (1) | JP2752405B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516788B1 (en) | 2000-09-22 | 2003-02-11 | Accessible Technologies, Inc. | Gear driven supercharger having noise reducing impeller shaft |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023541A (en) * | 1990-03-23 | 1991-06-11 | Hewlett-Packard Company | Power supply control circuit having constant voltage and constant current modes |
| US5335162A (en) * | 1993-01-15 | 1994-08-02 | Toko America, Inc. | Primary side controller for regulated power converters |
| US5710697A (en) * | 1996-03-26 | 1998-01-20 | Unitrode Corporation | Power supply controller having frequency foldback and volt-second duty cycle clamp features |
| US5859768A (en) * | 1997-06-04 | 1999-01-12 | Motorola, Inc. | Power conversion integrated circuit and method for programming |
| FR2802315B1 (fr) | 1999-12-13 | 2002-03-01 | St Microelectronics Sa | Regulateur de tension a transistor ballast et a limiteur de courant |
| US7868605B1 (en) * | 2007-07-02 | 2011-01-11 | Altera Corporation | Mixed mode power regulator circuitry for memory elements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3303411A (en) * | 1963-04-30 | 1967-02-07 | Forbro Design Corp | Regulated power supply with constant voltage/current cross-over and mode indicator |
| US3414803A (en) * | 1966-08-24 | 1968-12-03 | Rowan Controller Company | Constant current constant voltage regulator |
-
1988
- 1988-01-19 US US07/145,074 patent/US4816740A/en not_active Expired - Fee Related
-
1989
- 1989-01-19 JP JP1010988A patent/JP2752405B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516788B1 (en) | 2000-09-22 | 2003-02-11 | Accessible Technologies, Inc. | Gear driven supercharger having noise reducing impeller shaft |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01223520A (ja) | 1989-09-06 |
| US4816740A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640084A (en) | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage | |
| US5444358A (en) | Power supply shunt regulator with current limitation circuit therein | |
| US5317254A (en) | Bipolar power supply | |
| JP3813256B2 (ja) | 関数演算回路用の波形整形回路 | |
| US4677323A (en) | Field-effect transistor current switching circuit | |
| JP2752405B2 (ja) | 直流電源 | |
| JPH0878972A (ja) | 電圧ホロワ形電力増幅段 | |
| US5166630A (en) | Low current switched capacitor circuit | |
| JPS61116665A (ja) | 低電力消費形電圧比較回路 | |
| US5144154A (en) | Range changing using N and P channel FETS | |
| KR100260064B1 (ko) | 기준 회로 및 안정 회로를 구비한 전원 장치 | |
| JPH04286408A (ja) | 増幅回路 | |
| JP3688163B2 (ja) | 制御回路 | |
| JP2000047738A (ja) | シリーズレギュレータ回路 | |
| EP0358321B1 (en) | High speed step generator output circuit | |
| JPH0675645A (ja) | 電源装置 | |
| SU1339519A1 (ru) | Устройство дл стабилизации посто нного напр жени | |
| JP2511865Y2 (ja) | 電源回路 | |
| JPH08320741A (ja) | 待機／動作制御回路 | |
| JPH0382363A (ja) | 安定化電源回路 | |
| JPH0690523A (ja) | 双方向定電流回路 | |
| US5047656A (en) | Continuous duty circuitry for high speed switching of current from a constant current source | |
| JP3119585B2 (ja) | 逆電流バイパス回路 | |
| JPS62105522A (ja) | スイツチング素子の駆動装置 | |
| JPS59140706A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |