JP3688163B2 - 制御回路 - Google Patents
制御回路 Download PDFInfo
- Publication number
- JP3688163B2 JP3688163B2 JP32045599A JP32045599A JP3688163B2 JP 3688163 B2 JP3688163 B2 JP 3688163B2 JP 32045599 A JP32045599 A JP 32045599A JP 32045599 A JP32045599 A JP 32045599A JP 3688163 B2 JP3688163 B2 JP 3688163B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- gate drive
- control
- drive circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
本発明は、電力用半導体(power semiconductor)を制御する制御回路であって、制御入力、補助電圧入力および出力からなるゲート駆動回路を含む制御回路に関する。
【0002】
【発明が解決しようとする課題】
ここしばらくの間、IGBTやFETのように、最高で約100アンペアの電力用半導体を制御するために使用できる、光学的に絶縁されたゲート駆動回路が市販されている。電力用半導体の定格が限定されている理由は、ゲート駆動回路の電流出力容量が限定されているためであり、このことが、大電流の電力用半導体を確実に制御することを不可能にしている。上記問題点のため、このようなゲート駆動回路を使用すると別の増幅器段階が必要になるが、別の増幅器段階を使用すると、より大電流の電力用半導体のニーズを満足させる電流給電容量にすることができる。
【0003】
【課題を解決するための手段】
本発明の目的は、上述の不具合を回避するとともに、簡単な制御回路を使用して、大電流の電力用半導体を確実に制御する制御回路を提供することである。この目的は、本発明による下記の制御回路によって達成される。すなわち、本制御回路は、制御電極と、制御回路の正の入力端子を形成する第1の主電極と、制御回路の出力を形成する第2の主電極とを含む複数の主電極を持つ第1の半導体スイッチ;制御電極と、制御回路の負の入力端子を形成する第1の主電極と、制御回路の出力に接続される第2の主電極とを含む複数の主電極を持つ第2の半導体スイッチ;ゲート駆動回路の正の補助電圧入力に第1の端子が接続され、制御回路の正の入力端子に第2の端子が接続され、正の補助電圧入力が第1の半導体スイッチを制御するように構成されている第1の抵抗;ゲート駆動回路の負の補助電圧入力に第1の端子が接続され、制御回路の負の入力端子に第2の端子が接続され、負の補助電圧入力が第2の半導体スイッチを制御するように構成されている第2の抵抗;ゲート駆動回路の出力に陽極が接続され、制御回路の正の入力端子に陰極が接続されている第1のツェナーダイオード;及びゲート駆動回路の出力に陰極が接続され、制御回路の負の入力端子に陽極が接続されている第2のツェナーダイオードを含むことを特徴とする制御回路である。
【0004】
本発明による制御回路は、簡単な回路を使用することによってゲート駆動回路の電流出力容量を増加するという考え方に基づいている。この制御回路は、出力を形成する半導体スイッチを含み、この出力はゲート駆動回路の出力と同相(cophasal)である。半導体スイッチを介して出力に得られる電流は、ゲート駆動回路の出力からだけの電流よりもかなり大きい。両出力が同相であるため、この制御回路は、それに接続されうる他の構成部品に認識されない(unnoticeable)ので、他の部品や、同じ機能をもつ実体(entity)に属する補助実体(sub-entity)を設計する場合に、この制御回路に属する補助構成部品の追加を考慮に入れることは不必要である。
【0005】
【発明の実施の形態】
添付の図面を参照して、好適実施例とともに本発明をより詳細に説明する。
【0006】
図1によれば、本発明による制御回路はゲート駆動回路A1を含む。ゲート駆動回路A1は光学的に絶縁されたゲート駆動回路であり、そのため制御入力Ctrlは、ゲート駆動回路の他の出力や入力と電気的に絶縁されている。したがって、制御入力を与える回路の電位は、制御回路の電位と相違していてもよい。ゲート駆動回路A1は、正の補助電圧入力UA+、負の補助電圧入力UA−および出力UAOをさらに含む。従来のように使用すると、ゲート駆動回路の出力は、制御される電力用半導体の制御電極に接続される。制御入力に依存して、正または負の補助電圧入力に接続される電圧は制御電極に導かれる。
【0007】
本発明の制御回路は、ゲート駆動回路の正および負の補助電圧入力に接続されている第1および第2の抵抗R1、R2をさらに含む。第1の抵抗R1の第1の端子は、ゲート駆動回路A1の正の端子UA+に接続され、第2の端子は、制御回路の正の入力端子Udc+を形成する。これと対応して、第2の抵抗R2の第1の端子は、ゲート駆動回路の負の入力UA−に接続され、第2の端子は、制御回路の負の入力端子を形成する。
【0008】
本制御回路は、第1および第2のツェナーダイオードZ1、Z2をさらに含む。第1のツェナーダイオードZ1は、ツェナーダイオードZ1の陰極が正の入力端子Udc+に接続されるように、ゲート駆動回路A1の出力UAOと制御回路の正の入力端子Udc+の間に接続される。これと対応して、第2のツェナーダイオードZ2は、ゲート駆動回路A1の出力UAOと制御回路の負の入力端子Udc−との間に接続される。第2のツェナーダイオードは、その陽極が負の入力端子Udc−に接続されるように接続される。したがって、これらのツェナーダイオードは正および負の入力端子の間で直列に接続され、これらのツェナーダイオードの中間点もゲート駆動回路の出力に接続される。
【0009】
図1に示すように、本発明の好適実施例による制御回路は、ゲート駆動回路の正および負の補助電圧入力の間に接続されたコンデンサC1をさらに含む。
【0010】
本発明の制御回路は、制御電極Gと主電極S、Dを含む第1および第2の半導体スイッチS1、S2を含む。制御電極とは、制御すべき半導体構成部品を制御する電極のことであり、主電極とは、制御電極の制御に応答して、制御コマンドを実行する構成部品の電極のことである。本発明の説明では、一例として、FETトランジスタは半導体スイッチとして使用されているが、半導体スイッチは、目的に適していれば他のいかなる構成部品でもよい。半導体スイッチがFETトランジスタである場合、制御電極はゲートと呼ばれ、主電極はソースSおよびドレインDと呼ばれる。図1に示すように、第1の半導体スイッチの第1の主電極Sは、制御回路の正の入力端子Udc+に接続され、第2の主電極Dは、制御回路の出力、Outputを形成する。これと対応して、第2の半導体S2の第1の主電極Sは、制御回路の負の入力端子Udc−に接続され、第2の電極Dは制御回路の出力、Outputに接続され、同時にOutputは第1の半導体スイッチの第2の電極Dである。
【0011】
本発明の好適実施例によれば、制御回路は、第1および第2の半導体スイッチの制御電極G、すなわち、ゲートと、ゲート駆動回路の補助電圧入力UA+、UA−との間に接続されたダイオードおよび抵抗との2つの並列接続1、2をさらに含む。ダイオードD1および抵抗R3の第1の並列接続1は、ダイオードD1の陽極が補助電圧入力UA+に接続されるように、第1の半導体スイッチのゲートと、ゲート駆動回路の正の補助電圧入力UA+との間に接続される。ダイオードD2および抵抗R4の第2の並列接続2は、ダイオードD2の陽極が半導体スイッチS2のゲートに接続されるように、第2の半導体スイッチのゲートと、ゲート駆動回路の負の補助電圧入力UA−との間に接続される。
【0012】
本発明の制御回路は、制御回路に供給される制御信号と同相の出力電圧を発生する。この出力電圧は、正および負の入力端子Udc+、Udc−に接続される入力電圧から得られる。普通、ゲート駆動回路は、それぞれが交互に導通するように方向付けされうる2つの電流経路を含む。そのためゲート駆動回路の出力は、正または負の補助電圧入力に接続される。ゲート駆動回路の上方の電圧経路が導通するように制御される場合、換言すると、ゲート駆動回路の出力と正の補助電圧入力とが、ゲート駆動回路内部のスイッチ部分によって電気的に接続される場合、ゲート駆動回路A1を介して電流が流れ始める。電流の流れは、普通、ほぼ15ボルトの正の入力電圧が接続される正の入力端子Udc+から進み、さらに第1の抵抗R1、ゲート駆動回路A1の上方の電流経路および第2のツェナーダイオードを通過して、普通、ほぼ−7ボルトの電圧が接続される負の入力端子Udc−に達する。電圧が上に説明したとおりの場合、正および負の端子の間の電位差は、ほぼ22ボルトである。
【0013】
電流が上に説明した経路を流れると、ある種の電圧損失が発生する。電流が流れるためには、ツェナーダイオードZ2の閾値電圧が、そのツェナーダイオードに印加される電圧全体より低いことが必要である。ツェナーダイオードを介して電流が流れる場合、閾値に対応する電圧はその両端に残留する。代表的なケースでは、ツェナーダイオードZ2の閾値電圧は13ボルトである。したがって、ツェナーダイオードZ2を介して電流が流れる場合は、その陰極の電圧は13ボルトだけ、すなわち、+6ボルトに上昇する。ゲート駆動回路を介して電流が流れる場合、ほぼ2ボルトの電圧損失が発生し、その結果、ゲート駆動回路の正の補助電圧入力UA+の電圧は+8ボルトである。
【0014】
模範的設計では、ゲート駆動回路A1の補助電圧入力に接続される抵抗R1、R2は、ほぼ400オームであるため、回路の遊休電流(idle current)により、これらの抵抗でほぼ1ボルトの電圧損失が発生する。遊休電流とは、ゲート駆動回路の制御されない回路を介して流れる電流のことである。したがって、上に説明したケースでは、ゲート駆動回路の負の補助電圧入力の電位は、ほぼ−6ボルトである。
【0015】
本発明による制御回路では、ゲート駆動回路A1の正の補助電圧入力UA+は、第1のダイオードD1と抵抗R3との並列接続を介して第1の半導体スイッチS1のゲートGに接続されている。本発明の好適実施例によれば、第1の半導体スイッチS1はpチャネルFETトランジスタであり、第2の半導体スイッチS2はnチャネルFETトランジスタである。半導体スイッチS1がpチャネルFETトランジスタである場合は、スイッチの主電極Sを基準としてスイッチのゲートGを負の電位にすることにより、スイッチS1を導通状態に制御することができる。上に説明したケースでは、これが正しく発生することである。何故ならば、ゲートGの電位はゲート駆動回路の正の補助電圧入力の電位に従い、主電極Sの電位は正の入力電圧に接続され、この入力電圧は模範的設計では15ボルトであり、制御回路の正の入力端子に直接接続されるからである。したがって、半導体スイッチS1は導通状態である。
【0016】
半導体スイッチS2はnチャネルFETトランジスタであることが望ましく、このケースでスイッチS2を導通状態にすることは、主電極Sと比較してかなり正のゲート電圧を必要とする。上に説明したようにゲート駆動回路が制御されると、ゲート駆動回路の負の補助電圧入力UA−の電位は−6ボルトであり、スイッチS2のゲート電圧もこの電位に従う。スイッチS2の主電極Sは負の入力端子に接続される負の入力電圧に接続されるため、ゲートと主電極Sとの間の電圧はほぼ1ボルトであって、この電圧ではスイッチS2をオンに切り替えるためには不十分である。したがって、上方のスイッチS1が導通している間は、下方のスイッチS2が非導通状態でなければならないことは明白である。
【0017】
半導体スイッチS1、S2のゲートに接続されたダイオードおよび抵抗の並列接続1、2の用途は、オフに切り替えられるスイッチが、確実に非導通状態(blocking state)に移行するために十分な時間を持つように、スイッチが適切に切り替えられることを遅延させることである。したがって、ダイオードD1、D2の極性により、半導体スイッチをオフに切り替えるために必要な方向の電流がダイオードを通過することができる。このように、オフに切り替えるために必要な電流はダイオードを介して流れるが、スイッチをオンに切り替えるために必要な電流は、抵抗R3、R4を介して流れる必要がある。コンデンサC1は、ゲート駆動回路A1のフィルタリングコンデンサおよびエネルギ供給源として機能するために役立ち、このコンデンサによって半導体スイッチが迅速にオフに切り替えられる。
【0018】
負の入力端子Udc−に接続される負の電圧が、ゲート駆動回路の出力と、同時に制御回路の出力、Outputとに接続される場合、ゲート駆動回路A1の下方の電流経路、すなわち、負の補助電圧入力UA−からゲート駆動回路の出力UAOまでの電流経路は、制御入力、Ctrl を使用することによって導通するように方向づけされなければならない。正および負の補助電圧入力UA+、UA−の間の電位差のために、下方の電流経路が導通している場合、第1のツェナーダイオードZ1、ゲート駆動回路の下方の電流経路および第2の抵抗R2によって形成される経路を介して電流が流れ始める。模範的設計では、ツェナーダイオードZ1の閾値電圧は15ボルトであり、このケースで電流がツェナーダイオードを介して流れると、その陰極から陽極までの電圧は、閾値電圧に対応する電圧、すなわち、15ボルトだけ降下する。この電圧降下のために、ゲート駆動回路の出力UAOの電位は0ボルトである。模範的設計におけるゲート駆動回路の下方の電流経路では、ゲート駆動回路の特性のために、重大な電流損失が生じることはなく、ゲート駆動回路の負の補助電圧入力UA−の電位もほぼ0ボルトである。前記補助電圧入力の電位も半導体スイッチS2のゲートGに移されるのであり、また半導体スイッチの主電極Sの電圧は、制御回路の負の入力端子Udc−に接続される−7ボルトであるから、スイッチS2は導通状態に移行し、別の方向付けがなされるまで、この状態に残留する。スイッチS2が導通していると、負の入力端子Udc−に接続される、模範的設計で−7ボルトの負の入力電圧は、制御回路の出力、Outputに得られる。
【0019】
下方のスイッチ構成部品S2が導通になるのと同時に、上方のスイッチ構成部品は非導通状態になる。非導通状態になるのは以下の理由による。すなわち、ゲート駆動回路の遊休電流によって発生する第1の抵抗R1の電圧降下はほぼ1ボルトであり、そのためスイッチS1のゲートと主電極Sとにほぼ1ボルトの電圧が印加され、この電圧がスイッチ構成部品を非導通状態にするからである。
【0020】
本発明の制御回路は、たとえば、インバータや、大電流の半導体を含むその他の装置の電力用半導体を確実に制御するために使用されうる。本発明の回路は、IGBTやFETなどの電力用半導体を制御するために必要な正および負の電圧を、確実に、かつ費用効率の高い方法で発生することを可能にする。
【0021】
本発明の基本的考え方をいろいろな方法で実現できることは、当業者には明らかである。したがって、本発明および本発明の実施例は、上に説明した実施例に限定されるものではなく、添付の請求の範囲内で変更しうるものである。
【図面の簡単な説明】
【図1】本発明の好適実施例による制御回路を示す図。
【符号の説明】
1、2 第1および第2の並列接続
D1、D2 第1および第2のダイオード
R1、R2、R3、R4 第1、第2、第3および第4の抵抗
Z1、Z2 第1および第2のツェナーダイオード
Udc+、Udc− ゲート駆動回路の正および負の入力端子
UA+、UA− 正および負の補助電圧入力
UAO ゲート駆動回路の出力
Ctrl ゲート駆動回路の制御入力
Output 制御回路の出力
Claims (3)
- 電力用半導体を制御する制御回路であって、制御入力(Ctrl)、補助電圧入力(UA+、UA−)および出力(UAO)を備えたゲート駆動回路(A1)を含む制御回路において、
制御電極(G)および主電極(S、D)を含む第1の半導体スイッチ(S1)であって、第1の主電極(S)は前記制御回路の正の入力端子(Udc+)を形成し、第2の主電極(D)は前記制御回路の出力(Output)を形成する第1の半導体スイッチ(S1)と、
制御電極(G)および主電極(S、D)を含む第2の半導体スイッチ(S2)であって、第1の主電極(S)は前記制御回路の負の入力端子(Udc−)を形成し、第2の主電極(D)は前記制御回路の出力(Output)を形成する第2の半導体スイッチ(S2)と、
第1の端子が前記ゲート駆動回路(A1)の正の補助電圧入力(UA+)に接続され、第2の端子が前記制御回路の正の入力端子(Udc+)に接続されている第1の抵抗(R1)であって、前記正の補助電圧入力(UA+)は、前記第1の半導体スイッチ(S1)を制御するように構成されている第1の抵抗(R1)と、
第1の端子が前記ゲート駆動回路(A1)の負の補助電圧入力(UA−)に接続され、第2の端子が前記制御回路の負の入力端子(Udc−)に接続されている第2の抵抗(R2)であって、前記負の補助電圧入力(UA−)は、前記第2の半導体スイッチを制御するように構成されている第2の抵抗(R2)と、
前記ゲート駆動回路(A1)の前記出力(UAO)に陽極が接続され、前記制御回路の前記正の入力端子(Udc+)に陰極が接続されている第1のツェナーダイオード(Z1)と、
前記ゲート駆動回路(A1)の前記出力(UAO)に陰極が接続され、前記制御回路の前記負の入力端子(Udc−)に陽極が接続されている第2のツェナーダイオード(Z2)と
をさらに含むことを特徴とする制御回路。 - 請求項1記載の制御回路であって、
前記ゲート駆動回路(A1)の前記補助電圧入力(UA+、UA−)の間に接続されているコンデンサ(C1)と、
第3の抵抗(R3)と第1のダイオード(D1)との並列接続(1)であって、前記ダイオード(D1)の前記陰極が前記制御電極(G)に接続されるように、前記第1の半導体スイッチ(S1)の前記制御電極(G)と、前記ゲート駆動回路(A1)の前記正の補助電圧入力(UA+)との間に接続されている並列接続(1)と、
第4の抵抗(R4)と第2のダイオード(D2)との並列接続(2)であって、前記ダイオード(D2)の前記陽極が前記制御電極(G)に接続されるように、前記第2の半導体スイッチ(S2)の前記制御電極(G)と、前記ゲート駆動回路(A1)の前記負の補助電圧入力(UA−)との間に接続されている並列接続(2)と、
をさらに含むことを特徴とする制御回路。 - 請求項1又は2記載の制御回路であって、前記第1の半導体スイッチ(S1)はpチャネルFETトランジスタであり、前記第2の半導体スイッチ(S2)はnチャネルFETトランジスタであることを特徴とする制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI982447A FI109734B (fi) | 1998-11-11 | 1998-11-11 | Ohjainpiiri |
FI982447 | 1998-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000152606A JP2000152606A (ja) | 2000-05-30 |
JP3688163B2 true JP3688163B2 (ja) | 2005-08-24 |
Family
ID=8552895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32045599A Expired - Fee Related JP3688163B2 (ja) | 1998-11-11 | 1999-11-11 | 制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6175256B1 (ja) |
EP (1) | EP1001537B1 (ja) |
JP (1) | JP3688163B2 (ja) |
DE (1) | DE69934193T2 (ja) |
FI (1) | FI109734B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897707B2 (en) * | 2003-06-11 | 2005-05-24 | Northrop Grumman Corporation | Isolated FET drive utilizing Zener diode based systems, methods and apparatus |
US7965127B2 (en) * | 2007-10-05 | 2011-06-21 | Telefonaktiebolaget L M Ericsson (Publ) | Drive circuit for a power switch component |
US8730701B2 (en) * | 2009-02-12 | 2014-05-20 | Ecolab Usa Inc. | Driving circuit for powering a bi-directional load |
CN104660018B (zh) * | 2015-02-13 | 2017-06-16 | 深圳市禾望电气股份有限公司 | 半导体器件驱动电源电路 |
CN106533144B (zh) * | 2016-10-28 | 2019-03-05 | 海能达通信股份有限公司 | 防反接及电流反灌电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4335360A (en) * | 1979-11-23 | 1982-06-15 | Hoover Merle V | Class AB push-pull amplifiers |
US5726594A (en) * | 1995-10-02 | 1998-03-10 | Siliconix Incorporated | Switching device including power MOSFET with internal power supply circuit |
JP3665419B2 (ja) * | 1996-05-02 | 2005-06-29 | 新電元工業株式会社 | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 |
US5986832A (en) * | 1996-06-13 | 1999-11-16 | Vtc Inc. | Write driver with Schottky diodes to improve switching rate and reliability |
US5990710A (en) * | 1996-06-13 | 1999-11-23 | Vtc, Inc. | High performance write driver for magnetic inductive recording head |
US5939908A (en) * | 1996-06-27 | 1999-08-17 | Kelsey-Hayes Company | Dual FET driver circuit |
DE19704808A1 (de) * | 1997-02-08 | 1998-08-13 | Bosch Gmbh Robert | Vorrichtung zur Ansteuerung eines elektromagnetischen Verbrauchers |
-
1998
- 1998-11-11 FI FI982447A patent/FI109734B/fi not_active IP Right Cessation
-
1999
- 1999-10-25 US US09/425,957 patent/US6175256B1/en not_active Expired - Lifetime
- 1999-10-28 EP EP99660168A patent/EP1001537B1/en not_active Expired - Lifetime
- 1999-10-28 DE DE69934193T patent/DE69934193T2/de not_active Expired - Lifetime
- 1999-11-11 JP JP32045599A patent/JP3688163B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1001537B1 (en) | 2006-11-29 |
DE69934193D1 (de) | 2007-01-11 |
FI109734B (fi) | 2002-09-30 |
US6175256B1 (en) | 2001-01-16 |
FI982447A (fi) | 2000-05-12 |
EP1001537A2 (en) | 2000-05-17 |
EP1001537A3 (en) | 2003-05-21 |
FI982447A0 (fi) | 1998-11-11 |
JP2000152606A (ja) | 2000-05-30 |
DE69934193T2 (de) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
US4691129A (en) | Drive circuit for a power MOSFET with source-side load | |
EP0703666B1 (en) | A control circuit with a level shifter for switching an electronic switch | |
JP3849712B2 (ja) | 半導体スイッチ | |
US5397931A (en) | Voltage multiplier | |
GB2180423A (en) | Efficient rapid turn-on circuit for nmos fets | |
GB1589414A (en) | Fet driver circuits | |
EP0703667B1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
JP2000312143A (ja) | スイッチング・デバイス | |
EP1233514A1 (en) | Control circuit for a semiconductor switch | |
JP3688163B2 (ja) | 制御回路 | |
US7474084B2 (en) | Circuit arrangement and method for driving a gate of a transistor, in particular a MOSFET | |
WO2018150789A1 (ja) | スイッチ回路 | |
EP0321702B1 (en) | A circuit for holding a mos transistor in a conduction state in a voltage supply outage situation | |
US6075401A (en) | Switching circuit and switched capacitor | |
US5214322A (en) | High voltage cmos power driver | |
CN113647021B (zh) | 用于操控换流器的电路装置 | |
JP2000092822A (ja) | 半導体スイッチング素子の駆動電源回路 | |
US10756729B2 (en) | Electronic relay device | |
CN107431480B (zh) | H半桥的控制电子电路 | |
JPH0766700A (ja) | パワーmosfetの制御装置 | |
JP2002528938A (ja) | 少なくとも1つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
JPS6292518A (ja) | N及びpチヤンネルのmosトランジスタとして使用できるmos電力装置 | |
CN117650779A (zh) | Igbt保护电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |