JPS61285532A - ラスタ型プロツタ用ベクタラスタ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、コンピュータのような情報処理部により得
られた処理結果であるベクタデータよすなる例えば設計
図面を、ラスタ型プロッタにより図形表示する場合に、
インターフェイスとして機能するラスタ型プロッタ用ベ
クタラスタ変換器に関するものである。

従来技術 従来のこの種のベクタラスタ変換器は、ベクタデータと
して得られる処理結果をラスタデータに変換すべく一つ
の処理装置を設け、この処理装置から得られたラスタデ
ータを記憶する一つの記憶装置を設け、記憶されたラス
タデータを所定の時系列に従って順次読み出す出力制御
装置を設けており、読み出されたラスタデータをラスタ
型プロッタに出力して図形表示する構成としている。

発明が解決しようとする問題点 しかしながら、このような従来の構成によると、一つの
処理装置を設けているにすぎないので、情報処理部から
得られる処理結果が単純なものである場合はともかく、
例えば膨大な半導体デバイス等の設計図の出力図を取扱
うような場合には、それに見合った処理装置の処理能力
が要求されて非常に高速かつ高機能の処理装置が必要と
なり、コストアップを招来させる。一方、処理装置のコ
ストを下げるべく、これを解決すべくマイクロコンピュ
ータ等によりソフト処理を行なおうとすると処理時間が
ますます長くなるという問題点がある。

問題点を解決するための手段 ″　　　　　　この発明は、例えばマイクロコンピュー
タ等の安価な処理装置を複数台用いて高速処理を可能と
する新規な手段を提供せんとするものであり、情報処理
部から得られた処理結果であるベクタデータをそれぞれ
ラスタデータに変換する複数の処理装置を設けるととも
に、各ラスタデータをそれぞれ記憶する複数の記憶装置
を設けることにより、記憶されたラスタデータを同一の
時系列で読み出して単一のラスタデータに合成し、この
合成ラスタデータをラスタ型プロッタに入力するように
構成したものである。

作用 情報処理部から得られたベクタデータとじての処理結果
は各処理要素に応じて分解され、分解された各ベクタデ
ータはそれぞれの処理装置によりラスタデータに変換さ
れ、各ラスタデータはそれぞれの記憶装置に記憶され、
記憶された各ラスタデータは同一の時系列にて出力制御
装置により読み出され、これにより合成のラスタデータ
が得られる。

実施例 以下この発明を図面に基づいて説明する。

図において１は情報処理部であり、この情報処理部１は
例えばＣＡＤ　（コンピュータ・エイド・デザイン）に
よる設計等の処理結果をベクタデータとして出力する。

各ベクタデータはそれぞれの処理分担に応じてラスタデ
ータに変換する第−及び第二の処理装置２ａ　、　２ｂ
にデータバスラインＩＡを介して入力されるようになっ
ている。また、各処理装置２ａ　、　２ｂはそれぞれ第
−及び第二のアドレスバスライン３ａ　、　３ｂ及び第
−及び第二のデータバスライン４ａ　、　４ｂを介して
例えばＲＡＭで構成される第−及び第二の記憶装置５ａ
　、　５ｂに接続されており、各記憶装置５ａ　、　５
ｂは出力制御装置６にアドレス・コントロールパスライ
ン７を介して接続されている。

さらに、各記憶装置５ａ　、　５ｂは第−及び第二のデ
ータバスライン８ａ、８ｂを介して各ラスタデータに変
換する論理和装置９に接続され、この論理和装置９は例
えば静電プロッタやサーマルプロッタのような図形表示
手段としてのラスタ型プロッタ１１にデータバスライン
１０を介して接続されている。

このように構成されているので、例えば設計図面を構成
する第−及び第二の所定の線分に対応して各処理要素に
分解された第−及び第二の各ベクタデータはそれぞれに
対応した処理装置２ａ　、　２ｂにより同一の時系列で
第−及び第二のラスタデータに変換され、各ラスタデー
タはそれぞれの記憶装置５ａ　、　５ｂに所定のアドレ
ス指定によりそれぞれ記憶される。そして、この記憶処
理が済んだら第三及び第四の所定の線分に対応して分解
された第三及び第四の各ベクタデータがそれぞれ第−及
び第二の処理装置２ａ　、　２ｂにて第三及び第四のラ
スタデータに変換されてそれぞれ第−及び第二の処理装
置２ａ　、　２ｂに所定のアドレス指定によりそれぞれ
記憶される。以下同様に１分解された各ベクタデータは
それぞれ第−及び第二の処理装置２ａ　、　２ｂに分解
されたラスタデータとして変換され、順次筒−及び第二
の記憶装置５ａ　、　５ｂに記憶される。

こうして、すべての記憶処理が済んだら出力制御装置６
が作動し、記憶された各ラスタデータは同一の時系列で
順次読み出されて論理和装置６にて単一の合成ラスタデ
ータとなり、プロッタ１１により単一の図形が表示され
る。

なお、この実施例では二つ設けるようにしたが必要な処
理能力に応じて適数設けることは何ら差し支えない。

また、表示すべき図形の面積が例えばＡ、判相当のよう
に著しく大きいものである場合には、記憶装置５ａ　、
　５ｂの記憶容量は必ずしもそれに見合ったものとすべ
きものではなく、例えば数ラスク分に相当する小さな記
憶容量のものに設定するようにしてもよく、かかる場合
には、数ラスタラインずつラスタベクタ変換及び各記憶
装置５ａ　、　５ｂへのラスタデータの書き込みを行な
い、その処理後プロッタ１１への出力、各記憶装置５ａ
　、　５ｂの消去、そして続く数ライン分のラスタベク
タ変換等等の繰り返し処理を行なうこともでき、その場
合各記憶装置の記憶容量も小さくすることができる。

発明の効果 以上のようにこの発明によれば、情報処理部から播られ
たベクタデータを分解してそれぞれをラスタデータに変
換する複数の処理装置を設け。

各ラスタデータを各記憶装置に記憶させた後、同一の時
系列で記憶された各ラスタデータを読み出して合成ラス
タデータを得るように構成したので、データの処理時間
が原則的には処理装置の数で除した分に相応して短縮さ
れて処理能力の格段の向上が図れることとなり、しかも
、これを実現するために設けられる処理装置や記憶装置
は単価的には格安のものにできるので、全体としてのコ
ストアップは回避されることとなる。

【図面の簡単な説明】

図はこの発明の一実施例を示すブロック図である。 １・・・情報処理部、２ａ、　２ｂ・・・処理装置、５
ａ、５ｂ・・・記憶装置、６・・・出力制御装置、９川
論理和装置、１１・・・ラスタ型プロッタ。

Claims (1)

1. 【特許請求の範囲】 情報処理部による処理結果であるベクタデータをそれぞ
   れ所定のアルゴリズムに従ってラスタデータに変換する
   複数の処理装置と、 該各処理装置からそれぞれ得られた各ラスタデータを各
   別に記憶する複数の記憶装置と、該各記憶装置に記憶さ
   れた各ラスタデータを同一の時系列で順次読み出す出力
   制御装置と、該出力制御装置により読み出された各ラス
   タデータを入力して合成ラスタデータを得て、該合成ラ
   スタデータをプロッタへ出力する論理和装置とを備えた
   ことを特徴とするラスタ型プロッタ用ベクタラスタ変換
   器。