JPS61280620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61280620A JPS61280620A JP12221085A JP12221085A JPS61280620A JP S61280620 A JPS61280620 A JP S61280620A JP 12221085 A JP12221085 A JP 12221085A JP 12221085 A JP12221085 A JP 12221085A JP S61280620 A JPS61280620 A JP S61280620A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- reactive ion
- patterns
- acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板上にアルミニウム（ＡＩ ）膜もし
くはＡ！合金膜を形成し、フォトリングラフイー技術を
利用してフォトレジストで所望のパターンを作った後、
それをマスクとしてこの膜をエツチングする半導体装置
の製造方法の改良に関するものである。
くはＡ！合金膜を形成し、フォトリングラフイー技術を
利用してフォトレジストで所望のパターンを作った後、
それをマスクとしてこの膜をエツチングする半導体装置
の製造方法の改良に関するものである。
この抛の半導体装置の製法として従来第４図に示すよう
に、半導体基板上に形成したＡＩ膜１３の上に７オトレ
ジスト４を塗布し、所望するパターンのマスクと投影露
光装置を用いて焼き付けを行ない、現像後、そのフォト
レジストをマスクとしてリンｋ（Ｈ３Ｐｏ４）系のエツ
チング液例えば、リン酸、酢酸、硝酸の混合液等に浸漬
又はそのエツチング液を無駄にして噴きつける等の方法
でＡＩ膜をエツチングする方法が行なわれていた。
に、半導体基板上に形成したＡＩ膜１３の上に７オトレ
ジスト４を塗布し、所望するパターンのマスクと投影露
光装置を用いて焼き付けを行ない、現像後、そのフォト
レジストをマスクとしてリンｋ（Ｈ３Ｐｏ４）系のエツ
チング液例えば、リン酸、酢酸、硝酸の混合液等に浸漬
又はそのエツチング液を無駄にして噴きつける等の方法
でＡＩ膜をエツチングする方法が行なわれていた。
然しなから上述した従来の液体によるエツチング（以下
ウェットエッチと呼ぶ）では第４図に示すように１表面
から内部に向かうエツチング、いわゆる縦方向のエツチ
ングを行がおうとすると、同時に、横方向のエツチング
も進んでしまう（以下サイドエッチと叶ぶ）。その為、
この種のエツチングを行なう場合は、所望するパターン
にこのサイドエッチ量を見込んだパターニングをしなけ
ればならず、すなわち、パターンの微細化の大きな障害
となりていた。尚、１は表面絶縁膜も含む半導体基板で
ある。これに対し近年開発された反応性イオンエツチン
グなどの高周波電圧（多くは１３．５６１ｍＨｚが用い
られている）と反応性ガス（フレオンガスやハロゲンガ
ス等が用いられている）Ｋよシ、密閉容器内を低圧（１
〜５０Ｐａ）にし、グロー放電を発生させるという、プ
ラズマ放電中でのガス反応を利用した物理的、化学的な
エツチング技術によシ、第５図に示すようなサイドエッ
チのないエツチング形状が得られるようになっている。
ウェットエッチと呼ぶ）では第４図に示すように１表面
から内部に向かうエツチング、いわゆる縦方向のエツチ
ングを行がおうとすると、同時に、横方向のエツチング
も進んでしまう（以下サイドエッチと叶ぶ）。その為、
この種のエツチングを行なう場合は、所望するパターン
にこのサイドエッチ量を見込んだパターニングをしなけ
ればならず、すなわち、パターンの微細化の大きな障害
となりていた。尚、１は表面絶縁膜も含む半導体基板で
ある。これに対し近年開発された反応性イオンエツチン
グなどの高周波電圧（多くは１３．５６１ｍＨｚが用い
られている）と反応性ガス（フレオンガスやハロゲンガ
ス等が用いられている）Ｋよシ、密閉容器内を低圧（１
〜５０Ｐａ）にし、グロー放電を発生させるという、プ
ラズマ放電中でのガス反応を利用した物理的、化学的な
エツチング技術によシ、第５図に示すようなサイドエッ
チのないエツチング形状が得られるようになっている。
但し、この反応性イオンエツチングも、プラズマ放電の
活性イオンによる衝撃効果を利用している為反応容器内
壁がスパッタされデバイスの重金属汚染と損傷が誘起さ
れることが知られている（秋季応用物理学会連合講演会
予稿集７ａ−Ｈ−１０１９８１）。又、プラズマ放電に
直接さらされる為紫外線、電子とＸ線による照射損傷を
受けるという重大な欠点もあった。特に１．撮像素子の
ような電荷結合素子においては、表面電荷に影譬を及は
し、歩留を著しく低下させる原因となっていた。尚、第
５図において第４図と同じ機能のところは同一の符号で
示している。
活性イオンによる衝撃効果を利用している為反応容器内
壁がスパッタされデバイスの重金属汚染と損傷が誘起さ
れることが知られている（秋季応用物理学会連合講演会
予稿集７ａ−Ｈ−１０１９８１）。又、プラズマ放電に
直接さらされる為紫外線、電子とＸ線による照射損傷を
受けるという重大な欠点もあった。特に１．撮像素子の
ような電荷結合素子においては、表面電荷に影譬を及は
し、歩留を著しく低下させる原因となっていた。尚、第
５図において第４図と同じ機能のところは同一の符号で
示している。
本発明は、上記欠点を解消してよシバターンの微細化を
推進させ半導体装置の高集積化を提供することを目的と
する。
推進させ半導体装置の高集積化を提供することを目的と
する。
本発明の半導体装置σ・製造方法は、半導体基板上１１
ＣＡＩ膜もしくはＡ１合金膜を形成し、フォトリソグラ
フィー技術を利用して、フォトレジストで所望のパター
ンを作りた後、それをマスクにして反応性イオンエツチ
ング技術によりこの膜の厚さ方向の一部をエツチングす
る第１の工程と１次にこの反応性イオンエツチング中に
発生する有機的付着物（Ａｎｉｓｏｔｒｏｐｉｃ Ｅｔ
ｃｈｉｎｇ ｏｆ ＡｌＡｌ−８ｉＦｉ１１９８３ Ｄ
ｒｙ Ｐｒｏｃｅｓｓ Ｓｙｍｐｏｓｉｕｍ、■−１ｇ
Ｐ１４及びＪｐｎ、Ｊ、Ａｐｐｌ 、Ｐｈｙｓ、 １９
：１４０５．１９８０）を除去する為の酸素（０りガス
プラズマなる第２の工程と、次に前述のフォトレジネト
をマスクとしてウェットエッチによシ残シの膜をエツチ
ングするという３つの工程を有している。
ＣＡＩ膜もしくはＡ１合金膜を形成し、フォトリソグラ
フィー技術を利用して、フォトレジストで所望のパター
ンを作りた後、それをマスクにして反応性イオンエツチ
ング技術によりこの膜の厚さ方向の一部をエツチングす
る第１の工程と１次にこの反応性イオンエツチング中に
発生する有機的付着物（Ａｎｉｓｏｔｒｏｐｉｃ Ｅｔ
ｃｈｉｎｇ ｏｆ ＡｌＡｌ−８ｉＦｉ１１９８３ Ｄ
ｒｙ Ｐｒｏｃｅｓｓ Ｓｙｍｐｏｓｉｕｍ、■−１ｇ
Ｐ１４及びＪｐｎ、Ｊ、Ａｐｐｌ 、Ｐｈｙｓ、 １９
：１４０５．１９８０）を除去する為の酸素（０りガス
プラズマなる第２の工程と、次に前述のフォトレジネト
をマスクとしてウェットエッチによシ残シの膜をエツチ
ングするという３つの工程を有している。
次に本発明について図面を参照して説明する。
第１図から第３図は、本発明の実施例Ｏ縦継面図である
。
。
シリコン基板１の表面Ｋ例えは水蒸気雰囲気中での高温
酸化（約１ｏｏｏ℃）勢によυシリコン散化膜である保
護膜２を例えば約１μｍの厚さで形成する。この保護膜
２０表面はＡｌ膜３をスパッタ法（約３００℃）等によ
って、例えは約１μｍの厚さで形成する。次に７オトレ
ジスト４を例えば約１．５μｍの厚さＫなるように塗布
する０そして第２図に示すように所定のパターンが形成
されているフォトマスクを用いて無光及び現像によシフ
オドレジスト４をパターニングし、このレジストパター
ンをマスクにして、四塩化炭素（ＣＣＩ ４ ）や三塩
化ホウ素（ＢＣＪｓ）などの反応性ガスと高周波電圧、
例えは１３．５６ＭＨｚによシ低圧（１〜５０Ｐａ）の
密閉容器内で反応性イオンエツチングを行たり。この反
応性イオンエツチングによシ除去するＡノ膜厚を、例え
ば０．７μｍとすると、残Ｆ）Ｃ）Ａｌｌ膜厚は０．３
μｍとなる。との残膜り少ない方が好ましいが反応性イ
オンエツチング時の内１−基板内及び基板間でのエッチ
レートのバラツキを考慮して決定すべきである。
酸化（約１ｏｏｏ℃）勢によυシリコン散化膜である保
護膜２を例えば約１μｍの厚さで形成する。この保護膜
２０表面はＡｌ膜３をスパッタ法（約３００℃）等によ
って、例えは約１μｍの厚さで形成する。次に７オトレ
ジスト４を例えば約１．５μｍの厚さＫなるように塗布
する０そして第２図に示すように所定のパターンが形成
されているフォトマスクを用いて無光及び現像によシフ
オドレジスト４をパターニングし、このレジストパター
ンをマスクにして、四塩化炭素（ＣＣＩ ４ ）や三塩
化ホウ素（ＢＣＪｓ）などの反応性ガスと高周波電圧、
例えは１３．５６ＭＨｚによシ低圧（１〜５０Ｐａ）の
密閉容器内で反応性イオンエツチングを行たり。この反
応性イオンエツチングによシ除去するＡノ膜厚を、例え
ば０．７μｍとすると、残Ｆ）Ｃ）Ａｌｌ膜厚は０．３
μｍとなる。との残膜り少ない方が好ましいが反応性イ
オンエツチング時の内１−基板内及び基板間でのエッチ
レートのバラツキを考慮して決定すべきである。
このように反応性イオンエツチングを中断した後、密閉
容器内の未反応の四塩化炭素（ＣＣ１ａ）や三塩化ホウ
素（ＢＣｌｓ）などのエツチングガス及び三塩化アルミ
ｃＡｌｃｌｓ’）などの反応生成物を真空ポンプで十分
に排気する。この時、密閉容器内の圧力が５Ｘ１０１Ｐ
ａ以下になるように十分に排気することが重要である。
容器内の未反応の四塩化炭素（ＣＣ１ａ）や三塩化ホウ
素（ＢＣｌｓ）などのエツチングガス及び三塩化アルミ
ｃＡｌｃｌｓ’）などの反応生成物を真空ポンプで十分
に排気する。この時、密閉容器内の圧力が５Ｘ１０１Ｐ
ａ以下になるように十分に排気することが重要である。
次に同一密閉容器内を低圧（１〜５０Ｐａ）にし酸素（
０鵞）ガスと高周波電圧、例えば１３．５６ ＭＨｚＫ
よシ前記反応性イオンエツチング中に発生したレジスト
が主体となった有機的付着物を灰化除去する。この有機
的付着物は、非常に薄膜ではあるがり／酸（Ｈｓ Ｐ
Ｏａ ）系のエツチング液に対しては大きなマスク性を
持つ為、もし、この酸素（０，）ガスプラズマによる除
去を怠るとエツチング不足やエツチングむら等を生じて
しまうのである。またこの酸素（０鵞）ガスプラズマは
フォトレジストをも同時にエツチングしてしまうが例え
ばＲＦ。
０鵞）ガスと高周波電圧、例えば１３．５６ ＭＨｚＫ
よシ前記反応性イオンエツチング中に発生したレジスト
が主体となった有機的付着物を灰化除去する。この有機
的付着物は、非常に薄膜ではあるがり／酸（Ｈｓ Ｐ
Ｏａ ）系のエツチング液に対しては大きなマスク性を
持つ為、もし、この酸素（０，）ガスプラズマによる除
去を怠るとエツチング不足やエツチングむら等を生じて
しまうのである。またこの酸素（０鵞）ガスプラズマは
フォトレジストをも同時にエツチングしてしまうが例え
ばＲＦ。
Ｐｏｗｅｒ ｚｏｏ〜ａｏｏｗ処理時間５〜１０分でレ
ジストのエッチレートは０１μｍ以下と初期のフォトレ
ジストの膜厚１．５μｍから考えて無視できる量であシ
、その後使用するエツチング液に対するマスク性も十分
確保できることは言うまでもない。
ジストのエッチレートは０１μｍ以下と初期のフォトレ
ジストの膜厚１．５μｍから考えて無視できる量であシ
、その後使用するエツチング液に対するマスク性も十分
確保できることは言うまでもない。
以上、Ａｌの反応性イオンエツチングと有機的付着物の
除去という２つの工程を同一の密閉容器内で連続処理し
た後、エツチング装置よシ取シ出し水洗する（これは、
レジス）Ｋ付着した塩化物が大気中の水分と反応してで
きる塩酸（ＨＣｌ）ＫよシＡｌ配線が腐食されるのを防
止する為である）。
除去という２つの工程を同一の密閉容器内で連続処理し
た後、エツチング装置よシ取シ出し水洗する（これは、
レジス）Ｋ付着した塩化物が大気中の水分と反応してで
きる塩酸（ＨＣｌ）ＫよシＡｌ配線が腐食されるのを防
止する為である）。
その後リン酸（Ｈｓ ＰＯａ ）系のエツチング液、例
えばリン酸、酢酸、硝酸の混合液を加熱（約５０℃）し
、霧状にして噴きつけ、残シのＡｌ膜をエツチングする
（第３図）。
えばリン酸、酢酸、硝酸の混合液を加熱（約５０℃）し
、霧状にして噴きつけ、残シのＡｌ膜をエツチングする
（第３図）。
本実施例では、反応性イオンエツチングとウェットエツ
チングを酸素（０２）ガスプラズマという工程を追加す
ることＫよシ、両者の持つ利点を十分に出し形状も良い
しかも損傷もないエツチングを行なうことができる。
チングを酸素（０２）ガスプラズマという工程を追加す
ることＫよシ、両者の持つ利点を十分に出し形状も良い
しかも損傷もないエツチングを行なうことができる。
本発明においては、Ａｌ等の膜を一部を除いて反応性イ
オンエツチングによシエッチングし、残カをウェットエ
ツチングによシ除去することＫよシ、反応性イオンエツ
チングの持つエツチング形状の良さを維持しながら、最
後は、ウェットエッチを行なうことＫよシ、基板に与え
る損傷がないエツチングが可能となるという効果がある
。
オンエツチングによシエッチングし、残カをウェットエ
ツチングによシ除去することＫよシ、反応性イオンエツ
チングの持つエツチング形状の良さを維持しながら、最
後は、ウェットエッチを行なうことＫよシ、基板に与え
る損傷がないエツチングが可能となるという効果がある
。
また本発明ではＡｌ膜を除去する、反応性イオンエツチ
ングと、次の酸素ガスプラズマを同一装置内で連続して
折々うことができる為、本発明を実施する為に新たに装
置を購入する必要はない。
ングと、次の酸素ガスプラズマを同一装置内で連続して
折々うことができる為、本発明を実施する為に新たに装
置を購入する必要はない。
さらに反応性イオンエツチング時の同−基板内及び基板
間でのエッチレートのバラツキを抑えることＫよシ最後
のウェットエッチの比を小さくでき、反応性イオンエツ
チングのみでエツチングしたとほぼ同じパターン寸法を
得ることができるのである。これＫよって高集積化及び
高速化を実現できる半導体装置を製造できる。
間でのエッチレートのバラツキを抑えることＫよシ最後
のウェットエッチの比を小さくでき、反応性イオンエツ
チングのみでエツチングしたとほぼ同じパターン寸法を
得ることができるのである。これＫよって高集積化及び
高速化を実現できる半導体装置を製造できる。
第１図から第３図は本発明の一実施例を工程順に示す断
面図である。第４図は従来のウェットエツチングを行な
った場合の断面図である。第５図は従来の反応性イオン
エツチングを行なった場合の断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・Ａｌ膜、４・・・・・・フォ
トレジスト。 代理人 弁理士 内 原 晋−ド・１．ハ。 □、７−： ＼、″ 茅 ｌ 凹 第 ２ 図 茅 ３ 図
面図である。第４図は従来のウェットエツチングを行な
った場合の断面図である。第５図は従来の反応性イオン
エツチングを行なった場合の断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・Ａｌ膜、４・・・・・・フォ
トレジスト。 代理人 弁理士 内 原 晋−ド・１．ハ。 □、７−： ＼、″ 茅 ｌ 凹 第 ２ 図 茅 ３ 図
Claims (1)
- 半導体基板にアルミニウム膜又はアルミニウム合金膜を
形成し、フォトレジストをマスクとし選択層に該膜の表
面から内部に向って反応性イオンエッチングを施して該
膜の厚さ方向の一部を残す工程と、ガスプラズマによる
灰化工程と、前記フォトレジストをマスクとして酸系の
エッチング液で残りの該膜を除去する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122210A JPH0831437B2 (ja) | 1985-06-05 | 1985-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122210A JPH0831437B2 (ja) | 1985-06-05 | 1985-06-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61280620A true JPS61280620A (ja) | 1986-12-11 |
| JPH0831437B2 JPH0831437B2 (ja) | 1996-03-27 |
Family
ID=14830274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122210A Expired - Lifetime JPH0831437B2 (ja) | 1985-06-05 | 1985-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831437B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5094979A (en) * | 1989-03-03 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6770564B1 (en) | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| CN110867382A (zh) * | 2019-11-22 | 2020-03-06 | 广西民族大学 | 一种具有微纳结构的氧化锌薄膜材料的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140231A (en) * | 1979-04-18 | 1980-11-01 | Fujitsu Ltd | Manufacture of semiconductor element |
| JPS594027A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-06-05 JP JP60122210A patent/JPH0831437B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140231A (en) * | 1979-04-18 | 1980-11-01 | Fujitsu Ltd | Manufacture of semiconductor element |
| JPS594027A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5094979A (en) * | 1989-03-03 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
| US6770564B1 (en) | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US6809034B2 (en) | 1998-07-29 | 2004-10-26 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US7223668B2 (en) | 1998-07-29 | 2007-05-29 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN110867382A (zh) * | 2019-11-22 | 2020-03-06 | 广西民族大学 | 一种具有微纳结构的氧化锌薄膜材料的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831437B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6692903B2 (en) | Substrate cleaning apparatus and method | |
| JP2000012514A (ja) | 後処理方法 | |
| US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
| JPH02114525A (ja) | 有機化合物膜の除去方法及び除去装置 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| JPS62281331A (ja) | エツチング方法 | |
| JPH08153710A (ja) | 半導体装置の製造方法 | |
| US6162733A (en) | Method for removing contaminants from integrated circuits | |
| JPH0464234A (ja) | 配線パターンの形成方法 | |
| JP2724165B2 (ja) | 有機化合物膜の除去方法及び除去装置 | |
| KR20000011563A (ko) | 애프터코로젼없이배선을패터닝하기위한공정및그공정에사용된장치 | |
| JPS61280620A (ja) | 半導体装置の製造方法 | |
| JP3195066B2 (ja) | ドライエッチング方法 | |
| JPH07201792A (ja) | フォトレジストの除去方法 | |
| US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
| JP2004514272A (ja) | 基板のクリーニング装置及び方法 | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| JP3263880B2 (ja) | 半導体基板の処理方法 | |
| CN115799172B (zh) | 金属互连线及其制造方法 | |
| JP3407410B2 (ja) | ケミカルドライエッチング方法 | |
| JP2544129B2 (ja) | プラズマ処理装置 | |
| JP3314403B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| JPH09199484A (ja) | 半導体装置の製造方法 | |
| JPH0451520A (ja) | 半導体装置の製造方法 |