JPS61278975A - 仮想メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像データを取り扱う画像処理装置における仮
想メモリ制御回路に関するものである。

従来の技術 近年、画像データを取り扱う画像処理装置の分野におい
ては、高密度化にともない高速化の要求をも急激に高ま
っている。

ここで、従来の印字部をもった画像処理装置について図
面を用いて説明する。第２図は印字部をもった画像処理
装置の概略ブロック図を示し、１は入力機で、キー人力
により文書ファイルを作成し、出力として、一つの文字
を決定するための文字コードを１頁の文字数分得ること
が出来る。また、それぞれの文字コードには、出力紙上
におけるそれぞれの文字の位置を２次元の座標で表わし
たコード（以下文字アドレスと記す）°及びその文字に
関する種々の制御コード（＠えば文字の大ぎさや書体の
種類）が附随する。上記入力機１の出力はシステムコン
トローラ２に与えられる。３は圧縮フォント格納用ハー
ドディスクであり、これには文字を点の集合で表現した
データ（以下フォントデータと記す）をそのままの形で
記憶すると大容饅の記憶装置が必要となり、高価な印字
装置となるので、あらかじめ文字ごとのフォントデータ
を一定の法則に従いデータ圧縮をほどこして格納しであ
る。システムコントローラ２は入力機１から与えられた
文字データ及び制御コードにより圧縮フォント格納用ハ
ードディスク３から１文字分の圧縮されたフォントデー
タを選択し、入力機１から与えられたその文字の文字ア
ドレスとともに復号器４に与える。復号器４は１文字分
の圧縮されたフォントデータを直接印字可能なフォント
データに復元して仮想メモリ制御回路５に書き込む。画
像メモリ用ハードディスク６は出力しようとする１頁分
のフォントデータ（１頁分のフォントデータを以後画像
データと記す）を一時格納するために使用される補助記
憶Ｈ＠である。これは、印字部７のスピードが１頁分の
フォントデータを復号器４が生成するスピードに比べて
速く、また高速の画像処理装置のうち副走査を高精度で
停止させることができないものにおいては、印字開始時
は画像データが全て準備されていなければならないとい
う条件のために１頁分の画像データを格納するメモリが
必要になるが、このメモリを半導体メモリで構成すると
、高密度の画像処理装置においては大量のメモリを必要
とするため大変高価な装置となるので、安価な補助記憶
装置ｌ（従来例及び実施例においてはハードディスクを
例にあげて説明している）を仮想メモリとして使用して
いる。つまり、画像メモリ用ハードディスク６の容量は
、出力紙１頁分をその画像処理装置特有の印字密度を満
足するように分解し、その１画素を１ビツトに対応させ
るので、出力紙１頁の全画素を記憶するに充分な容量で
なければならない。ここで、復号器４は１頁内の全文字
のフォントデータを画像メモリ用ハードディスク６に格
納するまで、圧縮フォントデータを復元する動作と仮想
メモリ制御回路５に格納する動作をくり返す。１頁内の
全文字のフォントデータを画像メモリ用ハードディスク
６に格納し終ったら、印字部７は起動を開始し、画像メ
モリ用ハードディスク６から仮想メモリ制御回路５を介
して転送されてくる画像データをそのまま印字する。つ
まり、印字部が半導体レーザの出力光で感光材を感光す
ることにより画一を得る方式であれば、仮想メモリｌｌ
ＮＸ１回路５から印字部７へ転送されてくる画像データ
は、直列データ信号に変換されて、この信号が直接半導
体レーザの出力光をＯＮ、ＯＦＦすることにより、１！
４ｍの形成された感光材を得ることができる。この感光
材を現象、定着することにより印刷された出力紙を得る
。

次に仮想メモリ制御回路６について詳細に記述する。第
３図は仮想メモリ制御回路５のブロック図である。第３
図において、実線は画像データ及びアドレスの流れを示
し、破線はコマンドや制御信号の流れを示す。第４図は
第３図の入力バッフ７部１１の詳細図である。また、第
５図は文書１頁分を上からｎ等分した概念図であり、そ
れぞれセグメントＯ，セグメント１．・・・セグメント
ｎと呼ばれる。ここでそれぞれのセグメントの容量を２
３　（ａは自然数）とすることによってセグメントＮｏ
は文字アドレスの上位ｂビット（ｂは自然す 数）で表わされる（ただしｎ〈２　）。

第３図、第４図において、入力バッファ部１１は１つの
セグメントを格納するに充分な半導体メモリ（第４図に
おける入力バッファ２４）を内蔵し、印字前はクリアさ
れている。また中央処理袋［１２（以下ＣＰＵと記す）
から比較器１３へ出力されているラッチデータはＯ（現
在人力バッファ２４にはセグメント０の内容が格納され
ていることを示す）に初期化されている。また、復号器
４から画像メモリ用ハードディスク６への画像データの
書き込みはすべてのアドレスについては行なわない。つ
まり、印刷物の行間等の白い部分は書き込む必要がない
ので、印字前は、画像メモリ用ハードディスク６の中の
データエリアは、全てＯ（ここでは、印刷物の白い部分
は画像データにおけるＯに対応するものとする）に初期
化しておかなければならない。このため、画像メモリ用
ハードディスク６の初期化として、クリアされた入力バ
ッファ２４の内容をハードディスクコントローラ１４（
以下ＨＤＣと記す）を介して必要なセグメント数分画像
メモリ用ハードディスク６に書き込む必要がある。

今、入力バッファ２４及び画像メモリ用ハードディスク
６の初期化が終了している状態であり、復号器４より復
元されたフォントデータのうちの１ワードが仮想メモリ
制御回路５へ書き込まれようとしているとすると、復号
器４から書き込まれようとしているデータのアドレスの
上位ピットが比較器１３へ送られる。比較器１３は、復
号器４から転送されてくるデータのアドレスの上位ビッ
ト（書き込もうとしているセグメントＮＯを表わす）と
、現在人出力バッファ部１１内の入力バッファ２４に格
納されているセグメントのセグメントＮｏ　（ＣＰＵ１
２より与えられるラッチデータ）を比較する。

そして比較器１２の出力が一致の場合は、デコード部１
６を介してイネーブル信号Ｂ３６をアクティブにし、バ
ッファ２３をイネーブルにする。と同時にダイオードメ
モリアクセスコントローラ１５を介してタイミング生成
回路２２に起動をかけ、入力バッファ２４が揮発性ＲＡ
Ｍで構成されている場合はＲＡＳ、ＯＡ８等の信号及び
その他の制御信号（例えば書き込みと読み出しを区別す
るための制御信号）を入力バッファ２４へ与え、復号器
４からのデータをそのまま人力バッファ２４中の与えら
れたアドレスへ書き込み、その後復号器４ヘデータ受け
とり完了を示すアクノリッジ信号をアクティブにするこ
とにより、復号器４はデータの出力を終了し、次の１ワ
ードの転送準備を行ない、仮想メモリ制御回路５は次の
データを受けるためスタンバイ状態に戻る。しかし乍ら
、復号器４から与えられるセグメントＮＯとＣＰ　Ｕ　
１２より与えられるセグメントＮｏが不一致の場合は、
比較器１３はＣＰ　Ｕ　１２に対して割り込みを発生す
る。ＣＰ　ｔＪ　１２は割り込み受は付は後、ダイオー
ドメモリアクセスコントローラ１５を介して入出力バッ
ファ部１１内の入力バッファ２４に格納されているデー
タをＨＣＣｌ３を介して画像メモリ用ハードディスク６
の該当するアドレスへ格納するように手続きをとり、Ｈ
ＣＣｌ３を起動させる。そして該当するアドレスへの格
納が終了すると、次に復号器４から要求のあったセグメ
ントの内容を画像メモリ用ハードディスク６の該当する
アドレスから入力バッファ２４に転送する。ＣＰ　Ｕ　
１２へ割り込みが発生してから、該転送が終了する間、
デコード部１６を介して、イネーブル信号Ｂ３６をノン
アクティブにしてバッファ２３をハイインピーダンス状
態にし、またＣ　Ｐ　Ｕ　１２からの信号及びＨＤ　Ｃ
１４から出力されるハードディスク駆動中を示す信号に
よりイネーブル信号Ａ３１をアクティブにして双方向バ
ッファ２１をイネーブルにし、また双方向バッファ２１
を適切な方向に選択するようにＣＰ　Ｕ　１２から与え
られるＤＩＲ信号３０を適切な状態に操作してやる必要
があることはいうまでもない。上記転送が終了すると、
ＣＰ　Ｕ　１２は、比較器１３へ供給されるラッチデー
タ（入力バッフ７２４に格納されているセグメントＮｏ
＞を更新し、イネーブル信号３３６はアクティブにされ
、バッファ２３がイネーブルにされる。と同時にタイミ
ング生成回路２２は起動をかけられ、入力バッファ２４
にデータを書き込むために必要な信号（例えばＲＡＳ、
ＣＡＳ書き込み信号等）を供給する。

その後、タイミング生成回路２２は復号器４ヘデータ受
は取り完了を示すアクノリッジ信号をアクティブにする
ことにより１ワードのデータの転送を終了させ、復号器
４は、次の１ワードのデータを仮想メモリ制御回路５へ
書き°込む動作を開始する。

このような動作を繰り返すことにより、復号器４は仮想
メモリ制御回路５を介して画像メモリ用ハードディスク
６内に１頁分の画像データを作成する。１頁分の画像デ
ータを画像メモリ用ハードディスク６内に作成し終ると
、ＣＰＵ１２はバッファメモリ切り換え信号３３にデー
タを出力して、出力バッファＡ２８又は出力バッファ８
２９のどちらか一方とＨＤ　Ｃ１４とのデータ転送を可
能にする。ここで、出力バッフ７Ａ２８及び出力バッフ
ァ８２９の容量は、第５図におけるそれぞれのセグメン
トの容量と一致させた方が、ＣＰ　Ｕ　１２のソフトウ
ェアが容易になるので、この条件で以後説明する。

今、ＣＰ　Ｕ　１２からのバッファ切り！！！！え信＠
３３によりＨＤ　Ｃ１４と出力バッファＡ２８とのデー
タ転送が可能になったとすると、ＣＰ　ＬＪ　１２はＨ
ＣＣｌ３に体して画像メモリ用ハードディスク６内のセ
グメントＯに対応するアドレスに格納されている画像デ
ータを切り換えゲートＡ２６を介して出力バッファＡ２
８へ読み出す。上記読み出しが終了すると、ＣＰ　Ｕ　
１２へ割り込みが発生するようにしであるので、この割
り込み受は付は後、ＣＰ　ＬＪ　１２はバッファ切り換
え信号３３を操作してＨＣＣｌ３と出力バッファ８２９
とのデータ転送を可能にする。同時に切り換えゲート８
２７は切り換えゲートＡ２６と反対の出力バッフ７Ａ２
８を選択し、出力バッファＡ２８の内容を印字部７へ転
送する準備をし、印字部７へ起動をかける。起動をかけ
られた印字部７はアドレスと制御信号（読み出し信号や
、メモリ要求信号等）を発生し、出力バッファＡ２８の
内容をＯ番地から１ワードずつ順序よく読み出し、同時
このデータを直列データに変換した後、光源（例えば半
導体レーザやＬＥＤ等）の出力光を制御する端子や、光
源（例えばガスレーザ等）と感光材の間に設けられて光
源の出力光を制御するためのシャッタ（例えば液晶シャ
ッタや超音波変調器等）の変調入力信号端子へ供給し、
感光材への潜像の形成（以下印字と記す）を開始する。

ｃ　ｐ　Ｕ　１２は印字部７が出力バッフ？Ａ２８の内
容を読み出し始めると同時に、画像メモリ用ハードディ
スク６に格納されているセグメント１の内容を出力バッ
フ７８２９に転送される。そして、印字部７が出力バッ
フ７Ａ２８の内容（この例ではセグメント０の内容）を
全て印字したら、バッファ切り換え信号３３を操作して
出力バッファ８２９の内容くここではセグメント１の画
像データが格納されている〉を印字部７へ転送できるよ
うに切り換えゲート８２７を切り換え、同時に出力バッ
ファＡ２８へ画像メモリ用ハードディスク６の内容〈次
のセグメント２が転送される）が転送できるように切り
換えゲートＡ２６が切り換えられる。ここで、切り換え
ゲートＡ２６及び切り換えゲートＢ２７の操作は、一般
に印字部７の出力スピードが高速である時は、印字部７
からのアドレスが出力バッファの最後のアドレスの時信
号を出力するアドレスデコーダ３７でＯＲゲート３８を
介して自動的に行なわれる。また、出力バッファを切り
換えた直後、印字部７へ画像データを転送できるために
は、印字部７の出力バッフ７からの読み出しスピードは
、画像メモリ用ハードディスク６から出力バッファへの
書き込みスピードより遅くなけれはならない。

上記の如く、一方の出力バッファから印字部７へｈａデ
ータを転送し、他方の出力バッファは次のセグメントの
内容を画像メモリ用ハードディスク６から画像データを
格納し、印字部７への画像データの転送が終了すると自
動的に他方の出力バッフ？から印字部７への画像データ
の転送が始められるようにすることにより、印字部７で
は、画像データを切れ目なしに受は取り印字することが
可能になる。この動作を１頁分の画像データの印字が終
了するまで（セグメントｎを印字部７へ転送し終るまで
）続けられ、所望の潜像が形成された感光材を得ること
が出来る。

発明が解決しようとする問題点 このような従来の構成における仮想メモリ制御回路にお
いては、印字前に画像メモリ用ハードディスクを全てク
リアするのに、非常に長い時間を費し、装置全体の印字
スピードが極めて遅くなるという問題点がある。

問題点を解決するための手段 本発明は上記問題点を解決するために、画像データを一
時格納するのに使用される画像メモリ用ハードディスク
を仮想メモリとして使用するための制御を行なう仮想メ
モリ制御回路において、一度のアクセスによりメモリの
内容の読み出しとそのアドレスへのデータの書き込みを
同時に行なう（以下この動作をリード・モディファイ・
ライトと記す）ことのできる半導体メモリを入力バッフ
ァに使用し、そのデータ入力端子を仮想メモリ制御回路
のＣＰＵからの操作により強制的にＯにすることができ
るゲート回路を設けたもので、画像データを印字部へ転
送する段階で、ＣＰＵからの信号により画像データの任
意のセグメントの内容を強制的に白にすることができる
ようにするためのクリアゲート回路とラッチ回路を付加
することにより、画像メモリ用ハードディスクの全クリ
アを行なうための時間をほとんど省くことが出来る。

作用 本発明は上記した構成により、印字前の入カバソファの
セグメント容量分だけのクリアを行なった後、比較器の
出力に不一致が発生した時の次の要求セグメントＮＯが
初めてのアクセスの場合は、ＣＰＵからの操作により入
力バッファのデータ入力端子を強制的に０（今、０が印
刷物上の白の部分を表わすとする）にした後、入力バッ
ファの内容を画像メモリ用ハードディスクに格納する時
の入力バッファに与えるコマンドをリード・モディファ
イ・ライトのサイクルで行なうものであり、これにより
、不一致が発生した時の要求セグメントが初めてのアク
セスの場合は、画像メモリ用ハードディスクから要求の
あったセグメントのデータを入力バッファに転送するこ
となしに入力バッファのクリアが可能となる。また、１
頁分の画像データを画像メモリ用ハードディスクに格納
し終る迄に一度もアクセスされることのなかったセグメ
ントは、そのセグメントの内容を印字部に出力する間だ
け、ＣＰＵからの操作により強制的に画像データをＯに
することにより、速い印字スピードにて、所望の印刷結
果を得ることが出来る。

実施例 以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明における一実施例であり、画像データを一時
格納するために使用される画像メモリ用ハードディスク
を具備した画像処理装置にける仮想メモリ制御回路内の
人出力バッファ部のブロック図であり、以後第１図を中
心に本発明の詳細な説明する。なお、第２図の画像処理
装置の概略ブロック図及び第３図の仮想メモリ制御回路
の内部ブロック図ならびに第５図の出力文書１頁分を上
からｎ等分した概念図については本実施例とも共通であ
る。また、入力機１から復号器４の動作までは従来例と
何ら変わりはないので説明は省く。

仮想メモリ制御回路内の印刷前の初期化において、入力
バッファ２４のみを０（実施例においても、印刷物の白
の部分はＯに対応するものとする）にクリアし、ＣＰ　
Ｕ　１２から比較器１３へ出力されているラッチデータ
は０（ｙＡ在、入力バッフ７０にはセグメント０の内容
が格納されていることを示す）に初期化するが、画像メ
モリ用ハードディスク６については初期化は行なわない
。つまり、復号器４から仮想メモリ制御回路５への書き
込みが始まる時点での画像メモリ用ハードディスク６の
内容は不定である（大体、前回の１頁分の画像データが
残っている〉。ただし、画像メモリ用ハードディスク６
のアクセス時、それぞれのセグメントがアクセスされた
かどうかをｃ　ｐ　Ｕ　１２が知っておく必要があるた
め、第６図に示した使用フラグテーブルを初期化する。

このテーブルは、それぞれのセグメントが初期化後使用
されたかどうをそれぞれのセグメントに対し１ビツトの
フラグで対応させ、ＲＡＭの中に記憶させである。この
テーブルの初期化とは、セグメントＯに対応するビット
を１とし、その他のビットをＯにすることであり、この
後の復号器４から仮想メモリ制御回路５へ画像データ書
き込み時、ｃ　ｐ　Ｕ　１２が比較器１３へ転送するラ
ッチデータ（入力バッファ２４に格納されているデータ
のけグメントＮｏ）に表わされたセグメントが、ｃ　ｐ
　Ｕ　１２がラッチデータを書き込む時点で１（少なく
とも１回このセグメントの内容は入力バッファ２４に転
送されたことを示す）にされる。ここで、初期化におい
て、セグメントＯだけフラグ１にしたのは、この時点（
つまり初期化時点）でセグメントＯの内容は入力バッフ
ァ２４に格納されているからである。今復号器４より復
元されたフォントデータのうちの１ワードが仮想メモリ
制御回路５へ書き込まれようとしているとすると、従来
例と同様に、復号器４から書き込まれようとしているデ
ータのアドレスの上位ビットが比較器１３へ送られる。

比較器１３は復号器４から転送されてくるデータのアド
レスの上位ビットと現在人力バッフ？２４に格納されて
いるセグメントＮＯを比較し、一致している場合は従来
例と同様に入力バッファ２４に画像データを書き込み、
その後火のデータを受は取るためにスタンバイ状態に戻
る。

ただしこの時、ＣＰ　ＬＪ　１２から操作可能なＲＡＭ
クリア信号３２をハイレベルの状態にし、ＡＮＤゲート
２５の出力にバッファ２３の出力がそのまま現われるよ
うにしておく必要がある。しかし反対に、比較器１３の
出力が不一致を示すならば、比較器１３はＣＰ　Ｕ　１
２に対して割り込みを発生する。ＣＰ　Ｕ　１２は割り
込み受は付は後、復号器４から要求のあったセグメント
が初期化後アクセスされたかどうかを知るために、ＲＡ
Ｍ内の使用フラグテーブルを参照に行く。もし、要求の
あったセグメント以前にアクセスしたことのあるセグメ
ントであれば、画像メモリ用ハードディスク６内の該セ
グメントに対応するアドレスのデータは有意であるので
、従来例と同じように、まず入力バッファ２４の内容を
画像メモリ用ハードディスク６に転送し、この動作終了
後、復号器４から要求のあったセグメントの内容を、画
像メモリ用ハードディスク６内の対応するアドレスから
入力バッファ２４へ転送する。

モしてＣＰ　ｔＪ　１２は比較器１３へ更新されたセグ
メントＮｏをラッチデータとして出力する。この後、前
に不一致の発生したデータを入力バッファ２４の所定の
アドレスへ書き込み、復号器４ヘアクツリツジを発生し
、再び復号器４からのデータ入力持ち状態となる。つま
り要求のあったセグメントが以前にアクセスされたもの
であれば、その後の処理は従来例の不一致時の処理を何
ら変わりない。

さて、不一致発生後の割り込みによりＣＰ　Ｕ　１２が
復号器４からの要求セグメントについて使用フラグテー
ブルを参照してみると、要求セグメントのフラグはＯで
あったとする。つまり初期化後始めてアクセスされたと
いうことである。この時ＣＰＩＪ１２はイネーブル信号
３３６をノンアクティブにし、バッファ２３をディスイ
ネーブル状態にし、またＲＡＭクリア信＠３２をローレ
ベルにして入力バッファ２４のデータ入力端子（以下Ｄ
ＩＮと記す）を強制的にＯ（ローレベル）にする。同時
にイネーブル信号Ａ３１をアクティブにして双方向バッ
ファ２１をイネーブル状態にし、またＣ　Ｐ　Ｕ　１２
はＤＩＲ信号３０を操作することにより入力バッファ２
４からＨＣＣｌ３の方向へデータが流れるようにしてや
る。

またリード・モディフアイ・ライト信号（以下ＲＭＷ信
号と記す）３９をアクティブにし、タイミング生成回路
２２が入力バッファ２４に供給する制御信号を第７図の
ように切り換える。ここで第７図は、ダイナミックＲＡ
Ｍにおけるリード・モディフアイ・ライト・サイクルの
タイミング例を示し、信号は全てアクティブ・ローとす
る。つまり、タイミング生成回路２２は、入力バッファ
（タイミングＲＡＭにより構成されているとする）２４
へ、アドレスをフェッチするためのＲＡＳ信号、ＣＡＳ
信号の後に従来例と同じように読み出し信号をアクティ
ブにして入力バッフ７２４のデータ取り出し端子（以下
Ｄｏ　ｕ　ｔと記す）より１ワードのデータ１を読み出
し、そのデータを双方向バッファ２１介して）−ＩＤＣ
１４へ転送し、画像メモリ用ハードディスク６へ格納す
る。しかしさらに、従来例にはなかった動作として、Ｒ
ＡＳ信号、ＣＡＳ信号をノンアクティブにする前に書き
込み信号をアクティブにし、ＤＩＮ上のデータ２を入力
バッフ７２４に書き込む。ここでＤＩＮ上のデータ２は
ＣＰ　Ｕ　１２からのＲＡＭクリア信号３２によりＡＮ
Ｄゲート２５の働きで強制的に０にしであるので、入力
バッファ２４内のデータが読み出されたアドレスは自動
的にＯが霞き込まれる。この動作を繰り返して入力バッ
ファ２４の内容を全て画像メモリ用ハードディスク６に
格納し終ると、入力バッファ２４の内容は全てクリアさ
れた状態になっている。この状態でＣＰ　Ｕ　１２は比
較器１３へ供給するラッチデータを不一致が発生した要
求セグメントＮｏに書き換え、同時に使用フラグテーブ
ル内のビットのうち、要求セグメントＮｏに対応するビ
ットを１にセットする。また、イネーブル信号Ｂ３６を
アクティブにし、イネーブル信号Ａ３１及びＲＭＷ信号
３９をノンアクティブにし、ＲＡＭクリア信号３２もハ
イレベルにする。つまり、不一致発生以前の状態に戻し
た後、タイミング生成回路２２はＣＰ　ＩＪ　１２より
起動をかけられ、不一致が発生する原因となった先程の
１ワードの画像データを入力バッファ２４に書き込み（
通常の書き込み動作）、復号器４ヘデータ受は取り完了
を示すアクノリッジを返す。そこで復号器４は次の画像
データの準備を行ない、また仮想メモリ制御回路５はデ
ータ持ち状態となる。

この一連のシーケンスを１頁分の画像データが全て画像
メモリ用ハードディスク６へ格納されるまで繰り返され
る。

さて、今１頁分の画像データが全て画像メモリ用ハード
ディスク６へ格納されたとする。しかしセグメントには
一度もアクセスされることがなかったと仮定すると、画
像メモリ用ハードディスク６内のセグメントｋに対応す
るアドレスの内容は本来全てＯでなければならないが、
本発明における今までのシーケンスによると、セグメン
トｋに対応するアドレスには印字部７へ転送すべきでな
いデータが格納されている。よってこのセグメントにの
内容を出力部７へ転送させないような回路構成にしなけ
ればならない。今、説明を容易にするために、出力バッ
ファＡ２８及び出力バッファＢ２９の容量をそれぞれの
セグメントの容量と一致させて説明する。ここで画像メ
モリ用ハードディスク６内の画像データを印字部７へ出
力する動作は、ＣＰ　Ｕ　１２により操作されるクリア
信号３４をノンアクティブにしておくことにより、セグ
メントに−２までは従来と同じように行なわれる。今、
従来例の如く、出力バッファＡ２８に格納されているセ
グメントに−１のデータが印字部７へ転送され始めたと
する□。ここでＣＰ　Ｕ　１２は出力バッフＦＢ２９へ
画像メモリ用ハードディスク６内のセグメントｋに対応
するデータを転送するようにＨＤ　Ｃ１４へ起動をかけ
、転送を開始させる。そしてざらにＣＰ　Ｕ　１２は、
現在画像メモリ用ハードディスク６から転送されている
セグメントは、初期化後アクセスされたセグメントなの
かを使用フラグテーブルを参照し確認する。そして、少
なくとも１回でもアクセスされたセグメントであれば、
ＣＰ　Ｕ　１２は特別な処理は行なわずセグメントに−
１のデータが印字部２３へ全て転送されるのを持つ（Ｃ
Ｐ　ＬＪ　１２は１つのセグメントの印字部７への転送
終了を割り込みにより知らされる）。しかし、ここでセ
グメントには、使用フラグテーブルにおける対応ビット
が０であるので、セグメントにの印字は全て強制的に０
にする必要があるため、ＣＰ　Ｕ　１２はクリア信号３
４にセグメントに−１の印字中にパルスを発生させる。

この信号はラッチ回路４０内にラッチされ、セグメント
に−１の印字終了時のアドレスデコーダ３７の出力パル
スによりラッチ回路４０の出力にローレベルとして現わ
れる。ラッチ回路４０の出力は、一方の入力端子が切り
換えゲート３２７から出力されるデータバスに接続され
ているクリアゲート４１の入力端子へ接続しであるので
、セグメントにのデータは印字部７へ転送されることは
ない。また、アドレスデコーダ３７の出力はラッチ回路
４０の内部ラッチのクリアも行なうようにしであるので
、セグメントにの印字中にクリア信号３４がアクティブ
にならなかったら、セグメントにの印字終了時に現われ
るアドレスデコーダ３７の出力パルスによりラッチ回路
４０の出力は通常状態のハイレベルに戻され、以模のセ
グメントに＋１からのデータは印字部７に供給される。

このシーケンスをタイミングチャートとして表現したも
のが第８図である。第８図において、タイミングＡ４２
は〇−のとき出力バッフ７Ａ２８の内容を印字部７へ転
送し、ハイのとき出力バッファ３２９の内容を印字部７
へ転送していることを表わしている。またタイミング３
４３はラッチ回路４０の内部ラッチの状態を表わすタイ
ミングで、アクティブハイである。このようにして、画
像メモリ用ハードディスク６を初期化することなしに、
所望の出力を得ることが可能となる。

発明の効果 以上述べたように、本発明によれば、印字前に、画像デ
ータを一時格納するための画像メモリ用ハードディスク
をクリアする必要がなくなるので、画像処理装置のトー
タルの印字スピードが向上し、実用上極めて有用である
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す人出力バツファ部のブ
ロック図、第２図は画像処理装置の概略ブロック図、第
３図は仮想メモリ制御回路の内部ブロック図、第４図は
従来例における人出力バツファ部のブロック図、第５図
は文書１頁を上からｎ等分した概念図、第６図は本発明
における使用フラグテーブルの初期状態図、第７図は本
発明における代表的なダイナミックＲＡＭのリード・モ
ディファイ・ライト・サイクルのタイミングチャート、
第８図は本発明における印字中の出カバソファ周辺のタ
イミングチャートである。 ４・・・復号器、５・・・仮想メモリ制御回路、６・・
・画像メモリ用ハードディスク、７・・・印字部、１１
・・・入出力バッファ部、１２・・・ＣＰＵ、１３・・
・比較器、１４、−。 ハードディスクコントローラ、２２・・・タイミング生
成回路、２４・・・人力バッファ、２５・・・ＡＮＤゲ
ート、２６．２７・・・切り換えゲートＡ、　Ｂ、　　
２８．２９・・・出力バッフ？Ａ、Ｂ、３７・・・アド
レスデコーダ、４０・・・ラッチ回路、４１・・・クリ
アゲート 代理人　　　森　　本　　義　　仏 画１図 シー＋＝ｒ−デン７１イライト４ｇ号 第２図 第３図 至１塾傳ｌそすｍバー）−ｆｆ　；　＃　０−ラｔ６λ
第４図

Claims (1)

【特許請求の範囲】
1. １、出力すべき画像データを一時格納する補助記憶装置
   と、前記補助記憶装置を仮想メモリとして使用するため
   の仮想メモリ制御回路を有し、前記仮想メモリ制御回路
   内に前記補助記憶装置の内容の読み出しとそのアドレス
   のクリアが同時に行う入力バッファを設けた仮想メモリ
   制御回路。