JPS63292767A - 画像生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビットマツプメモリを有する画像生成装置
に係わり、特に高速で下位装置にデータを転送する場合
におけるビットマツプメモリのデータの読み出しの制御
に関するものである。

〔従来の技術〕

一般に画像データの取り扱いとしては、ベクトルによる
方法、ビットパターンデータによる方法等があるが、本
発明はピントパターンデータを１ペ一ジ単位で取り扱う
ビットマツプメモリを有する画像生成装置に関するもの
であり、かかる画像生成装置の下位の画像出力装置とし
ては、ＣＲＴ。

ＥＬ等の表示装置やページプリンタ等がある。そして例
えばページプリンタを適用した場合においては、プリン
タエンジンへのデータ転送時に、１ペ一ジ分のビットマ
ツプメモリの内容を読み出して転送する際、１ページの
印刷媒体例えば紙の全領域に対応するデータ量を全て読
み出していた。

そして転送中のビットマツプメモリへ新たな画像例えば
次ページの画像を展開すると、その新しいデータが印刷
されてしまうため、新たな画像データの展開は上記紙の
全領域に対応するメモリを全て読み出してから行うよう
に構成されていた。

〔発明が解決しようとする問題点〕

上記のように、従来のデータ転送方法によると、転送の
期間中は転送中のビットマツプメモリに対して新たな画
像の展開はできず、ビットマツプメモリの１ページ全領
域に対応する部分を読み出している。しかし全ての場合
、全領域に亘り印字データが存在するわけではなく、ま
た紙の縁の部分には画像を展開しないため、ビットマツ
プメモリの全領域のデータを転送するのは無駄な時間を
費やし、転送によりビットマツプメモリのあるページが
占有される時間が長（なる、したがって転送後に新たな
画像をビットマツプメモリに展開していたのでは、ビッ
トマツプメモリの使用が効率良く行われず、高速な印刷
という面で支障となるという問題点があった。

本発明は、従来の画像生成装置における上記問題点を解
消するためになされたもので、データの読み出しを必要
な量だけにして早期に新たな画像の展開を行い、ビット
マツプメモリの使用効率を向上させ、高速印刷を実現さ
せた画像生成装置を提供することを目的とする。

ｃ問題点を解決するための手段及び作用〕上記問題点を
解決するために、本発明は、下位装置からの１単位量の
データ要求に従って前記ビットマツプメモリより順次デ
ータを読み出し転送データバスにデータを出力する転送
データ第１準備手段と、下位装置からの１単位量のデー
タ要求に従って前記ビットマツプメモリからのデータの
読み出しを行わずに予め定められたデータを転送データ
バスに出力する転送データ第２準備手段と、前記第１あ
るいは第２の転送データ準備手段による転送データバス
へのデータ出力に従って下位装置との間でデータ転送の
同期をとる同期手段と、前記第１及び第２の転送データ
準備手段を切り換える転送データ選択手段と、１画面の
データ転送の開始にあたり前記転送データ選択手段を転
送データ第１準備手段に設定する転送データ初期設定手
段と、下位装置へ転送するデータの単位量数を設定する
データ量設定手段と、下位装置へ転送するデータの単位
量数を計数するデータ量カウント手段とを設け、前記デ
ータ量カウント手段の動作数が前記データ量設定手段の
値と等しくなると前記転送データ選択手段は転送データ
第１準備手段から転送データ第２準備手段に切り換える
ように構成するものである。

このように構成することにより、１画面のデータの転送
に際し、転送データ第１準備手段が下位の画像出力装置
からの１単位量のデータ要求に従って、ビットマツプメ
モリより順次データを読み出して下位装置へ１単位量の
データを転送し、その転送毎に転送データの単位量数を
データ量カウント手段により計数し、データ量設定手段
に予め設定された値だけデータ量カウント手段が動作し
た時、転送データ選択手段は転送データ準備手段を第１
手段から第２手段へ切り換え、以後はビットマツプメモ
リの読み出しを行わずに予め定められたデータを下位装
置に転送する。これによりビットマツプメモリを早期に
新たな画像の生成に使用することができ、ビットマツプ
メモリの効率的な使用と、高速印刷を実現することが可
能となる。

〔実施例〕

以下実施例について説明する。第１図は、零発・明に係
る画像生成装置をプリンタに適用した実施例を示す概略
ブロック構成図である０図において、１はプリンタコン
トローラで、該コントローラ１はホストコンピュータと
データ線及び制御線等で接続されている。この接続の形
式（１／Ｆ形式）には各種ホストコンピュータにより種
々の形式があるが、この発明では特にＩ／Ｆ形式につい
ては限定されない。プリンタコントローラ１はまた、プ
リンタエンジンとも接続されている。プリンタエンジン
とコントローラ１との間の１７Ｆ形式にもいくつかの種
類があり、本実施例では垂直同期信号ＶＳＹＮＣ，水平
同期信号Ｈ３ＹＮＣにより同期されるシリアルデータ転
送形式をとっているが、他の方式でも何らかまわない、
２で示した部分が画像生成装置を構成しており、該画像
生成装置２はメモリ８を含んでいる。該メモリ８はダイ
ナミックＲＡＭ（以下ＤＲＡＭと呼ぶ）で形成され、フ
ォントメモリ、フレームメモリ、フオームメモリで構成
されており、全てＭＰＵボード３上の図示しないＭＰＵ
のアドレス空間にマツピングされている。そしてフォン
トメモリには数種類の字体がドツトパターンの形で格納
されるようになっており、一方、フレームメモリ及びフ
オームメモリはビットマツプメモリであり、画像生成装
置の動作時に最終的に印刷媒体、例えば紙に印刷される
１ドツト毎に対応した画像データが、複数ページ分格納
されるようになっている。以下これらのメモリをページ
メモリと呼び、本実施例ではフレームメモリ２ページ分
（フレームＡ、フレームＢ）とフォームメモリ１ページ
分（フオーム）とで構成している。

レジスタ群４は、メモリ８と同様に図示しないＭＰＵの
アドレス空間にマフピングされており、ＭＰＵボード３
からレジスタ群４の任意のレジスタに対して書き込み、
読み出しを行うようになっている。レジスタ群４には、
画像データのビットマツプメモリへの展開時に使用する
パラメータ。

メモリ８の内容をプリンタエンジンに転送する際のパラ
メータ等を格納するようになっているが、これについて
は後で詳述する。

ＭＰＵＩ／Ｆ５は、ＭＰＵボード３と本実施例における
内部回路とのインターフェースをする部分である。展開
制御部６は、ＭＰＵボード３がレジスタ群４に格納した
種々のパラメータに従い、メモリ８の中のフォントメモ
リのデータをページメモリに展開する際のフォントメモ
リの読み出しアドレスの発生、ページメモリへの書き込
みアドレスの発生、展開するデータ数の制御、及び展開
時のサイクル制御を行うものである。エンジン■／Ｆ１
０は、メモリ８の内容をプリンタエンジンに転送する際
のインターフェースをする部分である。

メモリセレクタ１１は、アドレスバス１２上のアドレス
をマルチブレクスしてメモリ８のＤＲＡＭのアドレス線
に送ると共に、アドレスの上位ビットとレジスタ群４に
格納されたパラメータにより、特定のＤＲＡＭにだけＣ
Ａ　Ｓ　（ｃｏｌｕｍｎ　ａｄｄｒｅｓｓ　５ｔｒｏｂ
ｅ）信号を送出することによりメモリの選択を行うもの
である。

上述したようにメモリ８をアクセスする目的としては、
（１１Ｍ　Ｐ　Ｕボード３からの書き込み及び読み出し
、（２）画像データの展開時の読み出し及び書き込み、
（３）プリンタエンジンへのデータの読み出しがあるが
、その他にメモリ８を構成するＤＲＡＭの性質上、（４
）データ保持のためのリフレッシュを目的とする場合の
アクセスがある。この場合は図示しないリフレッシュ制
御部が一定時間毎にリフレッシュ要求をバス・メモリ制
御部９に対し発生すると共に、リフレッシュアドレス（
８ｂｉ　ｔ）を発生するようになっている。

バス・メモリ制御部９は、上記４つの目的に属する４つ
のブロックにより発生される要求を受は付け、その種類
及びレジスタ群４に格納されたパラメータに従ってアド
レスバス１２に送出されるアドレスの選択とメモリセレ
クタ１１の制御、データーバス７の中のバスドライバ等
の制御、及びメモリ８０制御ｌのための信号の発生を行
うものである。

データバス７はバス・メモリ制御部９により制御され、
データバスの制御、データの一時的格納。

データの合成を行うものである。

次に、このように構成されている画像生成装置を含むプ
リンタコントローラ１の動作について説明する。まず電
源が投入されると、ＭＰＵボード３は電源投入時の初期
プログラムを実行する。その後、ＭＰＵボード３はフォ
ントが格納されている図示しないＭＰＵボード３上のＲ
ＯＭ及び又は図示しない外部のフォントデータ発生・格
納手段より、フォントデータをメモリ８のフォントメモ
リに移し換える。この時、各種フォントの各文字に対応
するフォントメモリ上のアドレス及び各文字のサイズが
、テーブルとしてＭＰＵボード３上の図示しないメモリ
に格納される。ＭＰＵボード３はページメモリを全てク
リアしておき、使用するページメモリを指定するデータ
をレジスタ群４の後述するコマンドレジスタに書き込む
、これにより例えばフレームメモリＡが選択される。

ＭＰＵボード３は図示しないホストコンピュータに接続
されており、１亥ホストコンピユータにより文字コード
が転送されると、ＭＰＵボード３はページメモリ上で文
字パターンがおかれるべき位置を１ドツト単位のＸ−Ｙ
座標の形式で計算し、一旦図示しないメモリに格納する
０次に文字コードと、その時に選択されていたフォント
種により上記テーブルを検索し、フォントメモリ内で該
当フォントが格納されているアドレス及び文字サイズを
それぞれ上記メモリに続けて格納する。この処理を一定
文字数分繰り返した後、ＭＰＵボード３上の図示しない
ＤＭＡ手段によりレジスタ群４の後述する展開パラメー
タレジスタに、Ｘ座標。

Ｙ座標、フォントアドレス、文字サイズのパラメータを
上記メモリより１文字分書き込む。

この１文字分のパラメータの転送が完了すると、展開制
御部６はバス・メモリ制御部９に対してメモリアクセス
の要求を発生し、展開が開始する。

展開の実動作に関しては後で詳述するが、１文字の展開
が終了するまで上記メモリアクセス要求は発生したまま
である。同時に本実施例では画像データの展開中である
ことを示す展開ＢＵＳＹ信号がＭＰＵボード３に対して
発生され、その間ＤＭＡ手段はＭＰＵにバスを明は渡し
て待機し、ＭＰＵは更にホストコンピュータから文字コ
ードを受は取り、上記と同様に画像展開に必要なパラメ
ータを計算して上記メモリ手段に格納する作業をする。

１文字の展開が終了すると、上記展開ＢｔＪＳＹ信号が
発生されなくなり、再度ＤＭＡ手段が動作する。

この繰り返し動作で１ページの画像の展開が終了すると
、ＭＰＵボード３は別のページメモリを指定するデータ
をページモードレジスタに書き込み、そのページに対す
る画像データの展開を行う。

それと共に、ＭＰＵボード３はレジスタ群４中のページ
モードレジスタに画像データ展開済みのページメモリを
指定するデータを書き込む、ＭＰＵボード３とプリンタ
エンジン間には図示しない通信ラインが設けられており
、それを通じてＭＰＵボード３はプリンタエンジンに印
刷開始要求を送出する。それに応じてプリンタエンジン
はコントローラ１に対し、画像データ転送のための垂直
及び水平同期信号ＶＳＹＮＣ，Ｈ３ＹＮＣを送出する。

この同期信号ＶＳＹＮＣ，Ｈ３ＹＮＣはｘ７ジンＩ／Ｆ
ＩＯに入力され、これに応答してエンジンＩ／ＦＩＯは
バス・メモリ制御部９に対してメモリアクセスの要求を
すると同時に読み出し用アドレスを用意する。バス・メ
モリ制御部９により要求が受は付けられデータが出てく
ると、エンジン１／ＦＩＯはデータに対しパラレル−シ
リアル変換を行い、該データを同期ＣＬＫと共にプリン
タエンジンに送出する。またエンジンＩ／ＦＩＯはデー
タを受は取ると次の読み出しアドレスを用意して、次の
読み出しに備える。

この読み出しの繰り返しにより１ペ一ジ分の転送が終了
すると、ＭＰＵボード３はレジスタ群４のページモード
レジスタに、次の印刷内容が格納されているページメモ
リを指、定するデータを書き込み、次の印刷に備えるこ
とになる。またプリンタエンジンへ、その内容の転送が
終了したページメモリは、新たな画像データの展開に使
用できる。

本実施例では、このように３ペ一ジ分のページメモリを
順次使用することにより、高速度な印刷を実現できるよ
うにしている。

次にバス・メモリ制御部９の構成について詳細□　に説
明する。第２図は、バス・メモリ制御部９のブロック構
成図である０図において２１〜２４は、上述した４種類
のメモリアクセスの要求をそれぞれ受は付ける、リフレ
ッシュ要求受付部、エンジン要求受付部、展開要求受付
部及びＭＰＵ要求受付部である。優先度判定部２５は、
複数の要求が同時に入っている場合に優先度の高いもの
を受は入れて実行を許可するものである。それぞれの要
求に対する許可をを示す信号は、ＲＢＳＹ、ＥＢＳＹ。

ＤＢＳＹ、ＭＢＳＹとしてバス・アクセスモード制御部
２６に送られる０本実施例においては、メモリ内容の保
持のためリフレッシュ要求を１番目の優先度に、プリン
タエンジンへの転送レート安定化のためエンジンへの読
み出し要求を２番目に、顯度が高い展開要求を３番目に
、ＭＰＵから直接、本コントローラ内のメモリへのｒｅ
ａｄ／ｗｒｉｔｅ要求を４番目に設定している。

バス・アクセスモード制御部２６は、優先度判定部２５
からの許可信号と、レジスタ群４に格納されたメモリア
クセスモード指定データとに従い、また画像データ展開
時には展開制御部６から送られる展開ステータス信号に
も従って、データバス・アドレスバス制御信号を発生す
るものである。またバス・アクセスモード制御部２６は
、メモリアクセスのモード決定を行い、メモリ制御信号
発生部２７ヘメモリアクセスモード信号を送るようにな
っている。メモリアクセスのモードは、本実施例におい
ては４種類あり、それぞれリフレッシュ、リード、アー
リーライト、リードモディファイライトである。

メモリ制御信号発生部２７は、バス・アクセスモード制
御部２６より指示されたメモリアクセスのモードに従い
、優先度判定部２５から送られるＢＳＹ信号に応答して
、メモリ制御信号であるＲＡＳ。

ＣＡＳ、ＦＲＷＥ、ＦＯＷＥ、ＳＥＬ信号を発生する。

ＦＲＷＥ信号はフレームメモリに送られるライトイネー
ブル信号であり、ＦＯＷＥ信号はフオームメモリに送ら
れるライトイネーブル信号である。ＳＥＬ信号はメモリ
セレクタ１１に送られ、アドレスのマルチプレクスのた
めのセレクト信号として用いられるものである。

次に本実施例におけるメモリ８のマツピングを、第３図
に示す。上述したようにメモリ８は全てＭＰＵのアドレ
ス空間にマツピングされており、第３図に示すように、
フォント１５は５０００００）１番地〜５ＦＦＦＦＦＨ
番地、フレームＡ１６は６０００００Ｈ番地〜７７ＦＦ
ＦＦＨ番地、フレームＢ１７は８０００００Ｈ番地〜９
７ＦＦＦＦＨ番地、フオーム１８はＡＯＯＯＯＯＨ番地
〜８７ＦＦＦ、ＦＨ番地となっている。

本実施例におけるプリンタエンジンは、３０００Ｐ　Ｉ
　（Ｄｏｔｓ　Ｐｅｒ　Ｉｎｃｈ）の印刷が可能であり
、紙の幅が８Ａインチの場合、紙幅方向に２４００ドツ
トの印刷を行う、また使用できる祇サイズとしてリーガ
ルサイズ（８％Ｘ１４）を最大とすれば、紙の長手方向
には４２００ドツト印刷することになる。したがって１
ペ一ジ分のメモリ容量としては、最大紙サイズに対応す
るには、 ２４００　Ｘ　４２００　＝　１００８００００　（ド
ツト）分の容量を必要とする。これは更に計算すると約
１．２Ｍバイトであり、本実施例ではデータバスを全て
１　ｕｏｒｄ　＝　１６ビツト幅で構成しており、且つ
２５６にビットのＤＲＡＭを使用するとすれば、上記の
１．２Ｍバイトを含む最小の単位は１．５　Ｍバイトと
なる。そのため各ページメモリは１．５Ｍバイトの容量
となっている。

第４図は、ページメモリ内のビットアドレスをｘ−ｙ座
標により指定する方法を説明する図である０図に示すよ
うに紙幅方向にＸ座標（０〜２３９９）　。

紙長平方向にＹ座標（０〜紙サイズにより決まる値）が
定義されている０画像展開時には、Ｘ座標。

ｙ座標を１ドツト単位で指定するため、画像データを１
ドツトの精度で任意の位置に書き込むことができる。こ
の場合、メモリのアクセス時は全てｌワード幅で行われ
るため、画像展開時には展開制御部６はＸ＋３’座標か
ら２０ビツトのアドレスへの変換を行い、更にドツト単
位で任意の位置に書き込むために、必要なビット数だけ
データをシフトしてからメモリ８に書き込むことになる
。なおシフトの方法については後述する。

ｌワード幅で構成されたページメモリの概念図を第５図
に示す、前記第４図に示したページメモリ内のビットア
ドレスはビット単位で構成されていて、Ｘ方向に２４０
０ビツトであるものを示したが、第５図においてはＸ方
向が１６ビツト単位で１つのアドレスとして扱われる。

この場合、ｌワード−２バイトであるので、１つのワー
ドデータは偶数アドレスにマツピングされることになる
。

次にメモリブロックの選択の方法について第６図に基づ
いて説明する。メモリ８は上述した通り２５６に＋？−
ソトのＤＲＡＭで構成されているが、１６ビツト幅で扱
うためメモリＩＣ１６個、すなわち２５６にワード−０
，５Ｍバイトが最小単位となる。これが１つのメモリブ
ロックと呼ばれる。上述したようにフォントメモ１月５
は１Ｍバイトであるから２個のメモリブロックで構成さ
れる。ページメモリ１６、１７．１８はそれぞれ１．５
Ｍバイトであるから、３個ずつのメモリブロックで構成
され、３ペ一ジ分で９個のメモリブロックとなる。その
合計１１個のメモリブロックとアドレス空間との対応が
第６図に示されている。

また第６図は、種々の目的でメモリをアクセスする際の
メモリブロックの選択の行われ方を示している。この選
択の制御を実際に行っているのはメモリセレクタ１１で
ある０ＭＰＵが直接メモリをアクセスする時と、画像デ
ータ展開時にフォントを読み出す際には、２３ビツトの
アドレス線を全て使用してメモリを指定する０画像デー
タの展開におけるデータのページメモリへの書き込み時
には、展開制御部６は先に述べた通り、２０ビツトのア
ドレスのみを発生する。その際、足りない上位３ビツト
Ａ□〜Ａ０の代わりに、レジスタ群４のコマンドレジス
タに格納されるＭＢＳＥＬＯ，ＭＢＳＥＬＩの２ビツト
を用いてページメモリの選択を行う、また各ページメモ
リの先頭アドレスから、そのページメモリ内の任意のア
ドレスへのオフセント値は、そのアドレスの下位２０ビ
ツトと等しくなるよう構成されている。このことが意味
する内容は、異なるページメモリで、そのアドレスの下
位２０ビツトが共通であれば、それぞれのページの中で
先頭からのオフセット値は等しいということ、すなわち
紙に印刷された時、同じ位置に印刷されるということで
ある。たとえば、６２００００ＨにあるデータとＡ２０
０００Ｈにあるデータは、下位２０ビツトを取り出すと
、いずれも０２００００Ｈであり、これがオフセント値
である。この際、フレームＡを印刷した場合とフオーム
を印刷した場合において、紙の上で６２００００ＨとＡ
２００００Ｈの２つのデータが印刷される位置は等しく
なる。

この下位２０ビツトのうち、更に下位１８ビツトは実際
にＤＲＡＭのアドレス線に接続されるが、残り２ピツト
を用いてページ内のメモリブロックの選択をしている。

これについて例をあげて説明すると、（ＭＢＳＥＬｌ、
ＭＢＳＥＬＯ）＝（０，１）で下位２０ビツトがＯＡＯ
０００１（であったとすれば、まずフレームＢが選ばれ
、下位２０ビツト中でＡ□。、Ａ３．は０１であるから
、メモリブロック７が選ばれる。その中で残り１８ビツ
トで表されるアドレスがアクセスされることになる。

プリンタエンジンにデータを転送する目的でメモリをア
クセスする際は、エンジンＩ／ＦＩＯは同様に下位２０
ビツトのアドレス、すなわちページメモリ先頭からのオ
フセット値を発生する。この場合もその中の上位２ビツ
トでページ中のメモリブロックの選択を行い、残りの１
８ビツトがＤＲＡＭに送られるのは同様である。但しペ
ージメモリの選択の方法としては、各ページメモリに対
応したセレクト信号３ビツト、すなわちＦＲ３ＥＬＡ。

ＦＲＳＥＬＢ、ＦＯ３ＥＬがあって、それぞれ「ｌ」の
時に、対応するページメモリが選択される。

これにより同時に複数のページメモリを選択することも
できるが、これは後に詳述するフオームオーバーレイ時
に使用する。但し本実施例ではフレームＡとフレームＢ
を同時に選択することを禁じる手段（図示しない）を有
している。メモリブロック選択の方法について述べると
、メモリブロックに送られるＣＡＳ信号に対して、１個
のメモリブロック毎にゲートが１個入っており、選択さ
れたメモリブロックに対してのみゲートを開きＣＡＳ信
号を通すことにより、該ＣＡＳ信号が届いたメモリブロ
ックが動作するようになっている。

次にＭＰＵボード３より画像生成装置２内のページメモ
リ１６〜１８及び各レジスタ群４をアクセスする際の動
作について説明する。ＭＰＵボード３と画像生成装置２
との間はインターフェースＭＰＵＩ／Ｆ５を介してアド
レスバス２３ｂｉｔ　、アドレスストローブ信号、デー
タバス１６ｂｉｔ　、下位バイト用データストローブ信
号、上位バイト用データストローブ信号、リード／ライ
ト信号、リセット信号、アクノリッジ信号２画像生成装
置２がフォント展開中であることをＭＰＵに知らせる信
号。

ラインカウントレジスタにセントされたライン数分のデ
ータ又は１ペ一ジ分のデータをエンジンに転送し終える
と画像生成装置２がＭＰＵに対し発する割り込み信号、
上記各信号と１対１で対応するＧＮＤ信号４７本で連結
されている。なお上記インターフェースＭＰＵＩ／Ｆ５
はＶＭＥｂｕｓ仕様に準拠しているものである。

まずＭＰＵボード３が画像生成装置２の各レジスタ群４
をアクセスする動作について説明する。

ＭＰＵボード３は、アドレスバスＣＡＩ〜２３に各レジ
スタ群４のアドレス（本実施例では０ＦＦＦｌｋＨ番地
）を送出した後、アドレスストローブ信号口をアサート
する０画像生成装置２はアドレスバスＣＡＩ〜２３のう
ちＣＡ４〜２３をデコードし、アドレスのビット２３〜
ビツト４が０ＦＦＦＯであることを検知した時、アドレ
スストローブ信号口とデータストローブ信号の両方がア
サートされると、図示しない２つのデコーダをセレクト
する。このときＭＰＵからのリード／ライト信号（Ｒ／
Ｗ）がＬＯ−１すなわちライトの時、一方のデコーダは
アドレスのビット３〜ビツト１をデコードし、画像生成
装置内部の７個の書き込み用レジスタのうちの１つをセ
レクトする。セレクトされたレジスタはそのレジスタに
つながるデータバス上のデータを取り込む、また、前記
リード／ライト信号（Ｒ／Ｗ）がＨＩＧＩ＋、すなわち
リードの時、他方のデコーダも同様にアドレスのビット
３〜ビツト１をデコードし、画像生成装置内部の３個の
読み出し用レジスタのうちの１つをセレクトする。

セレクトされたレジスタはそのレジスタにつながるデー
タバス上にデータを出力する。

そして、レジスタにデータがライトされると、又はレジ
スタからリー・ドされたデータがＭＰＵＩ／Ｆ５のデー
タバス上に確定すると、画像生成装置２はＭＰＵに対し
てアクノリッジ信号を出力する。このアクノリフジ信号
は、ＭＰＵからのアドレスストローブとデータストロー
ブの論理積をとり、その出力信号を画像生成装置２の内
部クロックで遅らせることにより作り出しており、リー
ド時とライト時の区別無く同一の回路を用いている。

次にＭＰＵボード３が画像生成装置２のメモリ８をアク
セスする場合について説明する。メモリが選択された場
合、バス・メモリ制御部９の中のバス・アクセスモード
制御部２６によりメモリアクセスが許可されると、前記
ＭＰＵＩ／Ｆ５から入力されたアドレスデータがメモリ
８内の各メモリ、すなわちフォントメモリ１５．フレー
ムメモリ１６゜１７、フオームメモリ１８をアクセスす
る。この時ＭＰＵＩ／Ｆ５からはり一ド／ライト信号（
Ｒ／Ｗ）も同時に入力され、その信号が旧ＧＨの時はメ
モリからデータを読み出し、ＬＯ−の時はメモリへデー
夕を書き込む。

その時のデータの流れを更に詳細に説明すると、次の通
りである。まず、ＭＰＵボード３が画像生成装置２のメ
モリ８からデータを読み出す場合について述べる。第７
図は、メモリからデータを読み出す場合のデータの流れ
を示している。なお第７図は、ＭＰＵＩ／Ｆ５からデー
タバス７を経てメモリ８に到るデータバス回路の詳細な
構成を示しており、３１．３２．３４．３５．３７．４
０．４１．４２はゲート、３３．４３はランチ、３６は
オアゲート、３８はランチ付ゲート、３９はシフタであ
る。

前記第６図に示したように、画像生成装置内のメモリ８
はＭＰＵのアドレス空間の５０００００ＨＮＢ７ＦＦＦ
ＦＨ番地に７７ビングされている。

ＭＰＵよりアドレスバスにアドレスが出力されると、画
像生成装置２はアドレスＣＡ２０−ＣＡ２３をデコード
することにより、アクセス要求が画像生成装置内のメモ
リ８であることを検知し、更にアドレスストローブ信号
のアサートにより、前記バス・メモリ制御部９にメモリ
のアクセスを要求すバス・メモリ制御部９は続いてその
内部のメモリ制御信号発生部２７を起動し、ＤＲＡＭの
読み出しに必要なＲＡＳ、ＣＡＳ、ＲＦ、ＡＤ信号を生
成すると共に、全メモリブロックにＲＡＳ信号を出力す
る。そして、上述の前記メモリセレクタ１１はＭＰＵか
らのアドレスデータをデコードし、対応するメモリブロ
ックにだけＣＡＳ信号を出力する。

また前記メモリセレクタ１１はフォントメモリ１５゜フ
レームメモリ１６．１７．フオームメモリ１８のいずれ
か１つをセレクトする信号を出しているため、バス・メ
モリ制御部９のＭＰＵ要求受付部２４がＭＰＵのアクセ
スを受は付けてから、メモリからデータが読み出される
までに、フォントメモリ１５からデータをリードする場
合には、ゲー）４０は開かれゲート４１．４２は閉じら
れており、またフレームメモリ１６．１７からデータを
リードする場合には、ゲー）４１は開かれゲート４０．
４２は閉じられており、またフオームメモリ１８からデ
ータをリードする場合には、ゲート４２は開かれゲート
４０．４１は閉じられているので、ゲート４０．４１．
４２の出力側のデータバス上には、前記メモリセレクタ
１１によって指定されたメモリの出力を得ることができ
る。

この時、前記バス・メモリ制御部９は、ゲート３４、３
５．３７を閉じていて、ゲート４０又は４１又は４２か
らの出力データが安定した時に、ラッチ３３にラッチ信
号を出しデータをランチする。また前記バス・メモリ制
御部９は、ゲート３１を開きゲート３２を閉じていて、
ラッチされたデータはＭＰＵＩ／Ｆ５を通ってＭＰＵに
出力される０以上の動作により第７図の斜線部で示され
るデータの流れが生じる。

そしてこのランチされたデータがＭＰＵＩ／Ｆ５のデー
タバス上に確定すると、画像生成装置２はＭＰＵに対し
アクノリッジ信号を出力する。このアクノリッジ信号は
、バス・アクセスモード制御部２６において、ＭＰＵア
クセスに対する処理の終了を示す信号を、画像生成装置
の内部クロックで遅らせることによって作り出している
。

次にＭＰＵボード３が画像生成装置２のメモリ８にデー
タを書き込む場合について説明する。第８図はメモリ８
ヘデータを書き込む場合のデータの流れを示している。

ＭＰＵから送られてきたデータは、ＭＰＵＩ／Ｆ５のデ
ータバスを通った後、ゲート３２．３７．ランチ付ゲー
ト３８．ゲート３５．オアゲート３６を通ってメモリに
達する。この時バス・メモリ制御部９はゲート３１．３
４．４０．４１．４２を閉じている。なおゲート３４を
閉じるとその出力はＬＯ−となり、オアゲート３６の出
力は前記データと等しくなる。データがメモリに達する
と、メモリ制御信号発生部２７はＤＲＡＭの書き込みに
必要なＲＡＳ、ＣＡＳ、ＷＲＩＴＥ信号を生成すると共
に、全メモリブロックにＲＡＳ信号を出力する。

そして前記メモリセレクタ１１はＭＰＵからのアドレス
データをデコードし、対応するメモリブロックだけにＣ
ＡＳ信号を出力する。また、データがメモリに書き込ま
れたタイミングで、バス・アクセスモード制御部２６か
ら、メモリへのアーリーライトサイクル終了信号が発生
し、その信号を更に画像生成装置２の内部クロックで遅
せ、ＭＰＵヘのアクノリッジ信号として送出され、アー
リーライトサイクルが終結される。

次にＭＰＵボード３が画像生成装置２のメモリ８にデー
タを重ね書きする場合について説明する。

ＭＰＵが画像生成装置２のコマンドレジスタのｂｉｔＯ
に“１°を書き込むと、画像生成装置２はそれ以後コマ
ンドレジスタのｂｉｔＯにＯ”が書き込まれるまでは、
ＭＰＵから画像生成装置２のメモリ８へのデータの書き
込みを、重ね書きモードで処理する。ここで重ね書きと
は、ＭＰＵが画像生成装置２のメモリ８のあるアドレス
にデータを書き込む指示をする時、画像生成袋Ｍ２がそ
のデータと前記アドレスに格納されているデータとの論
理和をとって得られたデータを、前記アドレスに書き込
むことを言う。

第９図＾、田）はその時のデータの流れを示すもので、
この図に従って前記重ね書きについて更に詳細に説明す
る０画像生成装置２はコマンドレジスタのｂｉｔ　Ｏが
“１”の時、ＭＰＵからデータが書き込まれると、その
バス・メモリ制御部９はゲート３１を閉してゲート３２
．３７を開け、ＭＰＵからのデータストローブ信号がア
サートされていて、ラッチ付ゲート３８の入力部にデー
タが確定しているタイミングで該ランチ付ゲート３８に
データラッチ信号を送り、データをランチする。〔第９
図へ〕次にメモリ制御信号発生部２７はＤＲＡＭへのリ
ードモディファイライトに必要なＲＡＳ、ＣＡＳ。

ＷＲＩＴＥ信号を生成すると共に、全メモリブロックに
ＲＡＳ信号を出力する。そして前記メモリセレクタ１１
はＭＰＵからのアドレスデータをデコードし、対応する
メモリブロックだけにＣＡＳ信号を出力する。この時、
バス・メモリ制御部９からの信号により、フレームメモ
リ１６．１７へのり一ドモディファイライトの場合には
、ゲート４１は開かれゲート４０．４２は閉じ、フレー
ムメモリ１８へのリードモディファイライトの場合には
、ゲート４２は開かれゲー）４０．４１は閉じられてい
るので、ゲ−）４０．４１．４２の出力側のデータバス
上には、前記メモリセレクタ１１によって指定されたメ
モリの出力を得ることができる。

更にこの時、バス・メモリ制御部９からの信号により、
ゲート３２は閉じられ、ゲート３４．３５は開かれてお
り、前記データバス上のデータはゲート３４を通りオア
ゲート３６の一方の入力部に、またラッチ付ゲート３８
にラッチされたデータはゲート３５を通すオアゲート３
６のもう一方の入力部に入り、オアゲート３６の出力部
には入力された前記２種類のデータの論理和をとられた
データが出力され、メモリに達する。

そして前記メモリ制御信号発生部２７の信号により、そ
のデータがメモリに書き込まれる。またデータがメモリ
に書き込まれたタイミングで、バス・アクセスモード制
御部２６からメモリへのリードモディファイライトサイ
クル終了信号が発生し、その信号を更に画像生成装置２
の内部クロックで遅らせ、ＭＰＵへのアクノリッジ信号
として送出され、リードモディファイライトサイクルが
終結されるようになっている。

次に画像データの展開について説明する。ホストコンピ
ュータからプリンタコントローラ１にＡＳＣＩＩコード
でデータが送られてくると、プリンタコントローラ１は
そのデータを解析し、さまざまな処理を行う、ホストコ
ンピュータからのデータには、印字内容と付随する印字
情報があり、印字内容とはｒＡＪ、ｒｌＪなど実際に印
刷される文字、数字、記号であり、印字情報とはｒｃＲ
Ｊ　。

「ＬＦ」、「ＦＦ」等の制御コードや印刷条件を指定す
る特定のコードの組み合わせである。ＭＰＵボード３は
これらの情報をもとに、各印字内容についてページメモ
リ内に展開する際のフォントメモリの格納されているア
ドレス、展開すべき位Ｗ（ｘ−ｙ座標）、展開するサイ
ズを計算する。

上記の通り、ページメモリは仮想的に（Ｘ方向２４００
ビツト）×（ｙ方向最大４２００ビット）の面として考
えられるから、Ｘ座標は１２ビツトで表すことができ、
ｙ座標は１３ビツトで表せる。またフォントのアドレス
は２３ビツトのアドレスをそのまま用いるから、２ワー
ドに分けて表せばよい、また展開するサイズとは展開す
るデータのｙ方向の長さのことであり、最大４２００で
あるから１３ビツトで表せる、すなわちＸ座標ｌワード
、Ｘ座標ｌワード。

フォントのアドレスが２ワード、サイズが１ワードの合
計５ワードの情報がデータの展開に必要な情報である。

この５ワードの情報は一旦ＭＰＵボード３上のＲＡＭに
格納された後、ＤＭＡ手段によりレジスタ群４にデータ
が書き込まれる。レジスタ群４において、このデータが
格納されるレジスタは５ワ一ド分全部が同一アドレスに
マツピングされているが、内部にポインタをもっていて
、５ワードのレジスタを順次指示していくように構成さ
れている。５ワードのデータの最後の１ワードが書き込
まれると、本実施例の回路は展開動作を開始する。

展開動作が開始されてから終了するまで、本実施例によ
る回路はＭＰＵボード３に対して、展開中であることを
示すフラグを立てる。そしてＭＰＵボード３はそのフラ
グがリセットされるのを待って、次の文字の展開に必要
な５ワードの情報を送出することになる。

第１０図は、第１図に示した展開制御部６の構成を更に
詳細に説明するためのブロック構成図である。展開のだ
めの５ワードデータが人力書き込まれるレジスタ（以下
展開レジスタと呼ぶ）が指定される毎に、レジスタポイ
ンタ５１は該当するレジスタに書き込みを指示する。最
後の１ワードが書き込まれると、展開要求信号をバス・
メモリ制御部９に対し発生する。それに応答して展開の
ためのメモリアクセスが開始される。

第１１図＾、　（Ｂｌは、展開の際のデータの扱いをメ
モリ上で説明する図であり、第１１図（０は、展開順序
に対するフォントアドレスと展開先アドレスとの関係を
示す図で、展開開始アドレスＸ座標及びＹ座標はＸ＊Ｙ
ｓ展開フォント先頭アドレスはｆ番地、展開フォントラ
イン数はｎにそれぞれ設定されている。フォントは３２
ビット幅で構成されていて、３２ビツト×ｎのドツト数
があるが、このｎが展開のサイズである。そしてこのフ
ォントは、フレーム又はフオームメモリ上において、第
１１図■）に示すような形に配置された時に文字の形と
なるように構成されており、フォントメモリの中には第
１１図＾に示すように、第１ラインの左側、右側、第２
ラインの左側、右側、・・・・・・最終ラインの左側、
右側の順番にデータが格納されている。

このフォントを第１１図（Ｂｌに示すような形になるよ
うにページメモリに書き込んでいくことが、本実施例に
おける「展開」である。

展開時の実際の動作を第１２図に基づいて説明する。ま
ずフォントメモリのアドレスとしてレジスタに書き込ま
れたアドレスｆ番地を読み出す、その時ゲート４０はバ
ス・メモリ制御部９により開（ように制御され、ゲー）
４１．４２．３２は閉じられる。

そしてその際、ゲート４０．３７．ラッチ付ゲート３８
を通、９たフォントメモリのｆ番地のデータはシフタ３
９にロードされる。

第１３図にこのシフタ３９の詳しい構成を示す０図に示
すように、シフタ３９はシフタＩ５６．シフタ■５７、
シフタ１１１５８の各々１ワードのパラレル人出力端子
を有する３つのシフタで構成されており、展開制御部６
内の展開サイクル制御回路５５は、その３つのシフタを
制御するシフタ制御信号を発生するようになっ・ている
。

シフタ３９は最初は全てクリアされており、前記フォン
トメモリのｆ番地のデータはシフタ１５６にロードされ
る。そのフォントメモリ１５からの読み出しと共に、展
開制御部６のフォント読み出しアドレス発生回路５３は
、ワードアドレスでＣｆ　＋　１）番地を読み出し、同
様の経路を通りてシフタｎ５７にロードする。展開光は
ｘ、ｙ座標で表されるが、実際上は、第４図のような構
成になっているので、実際のビットアドレスは、 ）（＋ｙｘ９６Ｇ　　（全て１６進数）で表される。し
かしメモリは全て１ワ一ド単位でのアクセスとなってい
るので、下位４ビット分はワード境界以下の単位となる
。この４ビツトで表される分をシフトしてからワード単
位で書き込むことにより、ビット単位でデータを位置づ
けることを実現している。

そこでシフタ１５６及びシフタｌｌ５７にロードされた
データは、第１３図に示すシフト方向に、アドレス下位
４ビツトで表される数だけシフトされる６これにより、
シフタ１１５７にロードされていたデータのうち、シフ
ト量分だけがシックＵ１５８に移動する６次にｘ、ｙ座
標から上記の式で変換されたアドレスの下位４ビツトを
無視したアドレスに、シフタ１５６の内容を書き込む、
その際、ラッチ付ゲ−）３Ｂ、ゲート３４は閉じており
ゲート３５のみ開いておく、その時、展開先アドレス発
生回路５２は先のアドレスに１ワード分増えたアドレス
を発生し、次の書き込み動作に備える０次にシフタＩｒ
５７からデータを出し、用意されたアドレスに同じ経路
で書き込む、その際も展開先アドレス発生回路５２は同
様に更にｌツー１分増えたアドレスを発生してお（０次
にシフタ１１１５８からデータを出し、用意されたアド
レスに書き込む。

以上のような動作によって第１１回国）における第１ラ
イン（データ０．　１）の部分の展開が終了する。

この際、ページメモリの展開先アドレスに既にあったデ
ータは無効となり、新しく書き込まれたデータのみがペ
ージメモリに残る。これは書き込みに際してアーリーラ
イトのサイクルを用いているからである。続いて次のラ
インの展開が行われる。

その際シフタ３９がクリアされ、フォントメモリ１５の
アドレス（ｆ＋２）番地、（ｆ＋３）番地のデータが、
それぞれシフタＩ５６．シフタ［５７にロードされ、上
記と同じ数だけシフトが行われる。そして書き込みが行
われるが、第１１回国）かられかるように、展開先アド
レスはｙ座標が１インクリメントしていて、Ｘ座標は初
期値のままである。そのアドレスに対して、同様にシフ
タ１５６のデータが書き込まれ、Ｘ座標１ワード分増え
たアドレスヘシフタｌｌ５７のデータが、更に１ワ一ド
分Ｘ座標が増えたアドレスにシフタｌ１１５８のデータ
が書き込まれる。このようにして第２ラインが展開終了
し、以下、最終ラインまで同様に繰り返される。最終ラ
インの書き込みが終わった時点で、展開ラインカウンタ
５４は展開終了信号を発生し、その文字の展開が終了し
て、立ててありた展開中を示すフラグをリセットする。

上記のような展開では、展開が行われたページメモリ上
の場所では新しく展開されたデータのみが有効となる。

ところが、書き込みの際にリードモディファイライトの
サイクルを用いると、既にページメモリに存在していた
データの上に新しいデータを重ね書きすることができる
。すなわちリードモディファイライトの際には、書き込
みアドレスは同様に出すが、Ｗ１信号をメモリから出て
きた後でｒｌＪからｒＯＪに変化させる。更に前述の展
開の場合と異なり、書き込み時には書き込み先に対応す
るゲート４１と４２のどちらかを開き、ゲート３４を開
いておく、これによりメモリ８にアドレスを指定して、
丁τｌ信号が立ち下がった後一定の時間経過すると、メ
モリ８からデータが読み出される。そのデータがゲート
４１又は４２を通り、ゲート３４を通ってオアゲート３
６においてシフタ３９の内容と論理和をとる。その値が
再びメモリ８に達した後で、ｉ信号を「１」からｒＯＪ
に変化させると、以前からそのアドレスにあったデータ
と、新しいデータが重ね合わせて存在させることができ
る。前者の展開を行った例を第１４図＾に示し、重ね書
きの展開を行った例を第１４図（Ｂｌに示す。

このような重ね書きをするには、レジスタ群４のコマン
ドレジスタにある重ね書き（Ｆ　ＯＶ　Ｒ）フラグに「
１」を書き込んでから展開を行う。

次に２ワードデータ展開モードについて説明する。この
場合にはレジスタ群４のコマンドレジスタにおいて、２
ワードデータ展開モードであることを示すビットにｒｌ
Ｊを書き込む、それにより前述の展開と同様に５ワード
のデータを展開レジスタに書き込むことにより２ワード
データ展開モードで展開が行われる。２ワードデータ展
開モードの概念を第１５図＾、田）に示す、なお第１５
図（Ｃ１は、展開順序に対するフォントアドレスと展開
先アドレスとの関係を示す図である。この展開は前述の
展開とは異なり、第１５図＾に示すように、フォントと
してはデータ０とデータ１の２ワードのみである。した
がって第１５図旧）に示すようにページメモリには、デ
ータ０とデータｌが配置される。すなわち、データＯと
データ１がｙ方向に１９４７分並ぶことになり、換言す
るとｙ方向に長さｎの直線が引かれることになる。

次にこの２ワードデータ展開モードの実際の動作につい
て説明する。まず第１２図におけるシフタ３９の３つの
シフタをクリアしてお（０次にフォント読み出しアドレ
ス発生回路５３からｆ番地のアドレスを出して、フォン
トメモリ１５のｆ番地のデータ０を読み出す、このデー
タＯはゲート４０．３７゜ラッチ付ゲート３８を通って
シフタ３９に到達する。

その時ゲート４１．４２．３２は閉じられている。シフ
タ３９においては、シフタ１５６にデータ０をロードす
るＩｌＭいてフォント読み出しアドレス発生回路５３か
ら（ｆ　＋　１）番地のアドレスを発生し、同様の経路
を通って、データｌがフォントメモリ１５からシフタ３
９に達し、シフタ１１５７にロードされる。

次に、展開先アドレス発生回路５２により発生されるビ
ットアドレスのうち下位４ビツトで表される数の分だけ
、第１３図に示したシフタ３９におけるシフト方向にシ
フトが行われる。その後、上記ビットアドレスのシフト
分を無視したワードアドレスに対し、シフタ１５６の内
容がゲート３５．オアゲート３６を通ってページメモリ
に書き込まれる。その時、展開先アドレス発生回路５２
はＸ方向に１ワード分増えたアドレスを用意し、次の書
き込みに備える。そしてシフタＩ［５７のデータが同じ
経路を通ってページメモリの用意されたアドレスに書き
込まれる。同様に展開先アドレス発生回路５２はＸ方向
に更に１ワード分増えたアドレスを用意する。

次にシフタｌｌｌ５８のデータが同し経路を通って、用
意されたアドレスに書き込まれる。

これ以後が前述の展開と異なる点であるが、この時点で
シフタ３９の内容はクリアしないで、そのデータをその
まま使って書き込みが続けて行われる。すなわち展開先
アドレス発生回路５２はＸ座標を１つ増やし、Ｘ座標を
初期値としたアドレスを用意し、そこにシフタ１５６の
データが書き込まれる。同時にＸ方向に１ワード分増え
たアドレスが展開先アドレス発生回路５２で用意され、
次はシフタｎ５７のデータがそこに書き込まれる。更に
Ｘ方向に１ワード分増えたアドレスが用意され、シフタ
ｍ５Ｂのデータが書き込まれる０以上のようにして第２
ラインまでが展開されるが、以降最終ラインまで同様に
ページメモリへの書き込みのみを繰り返すことにより、
第１５回国）に示すような展開が完成される。

この展開モードにおいても、新たな展開データのみを有
効とする場合と、ページメモリに既に存在するデータに
新たな展開データを重ね書きする場合の２種類がある。

この２ワードデータ展開モードを使用した場合は、３２
ビツト幅までの直線が引ける。またこの展開モードで、
且つ新たなデータのみ有効にすると、次のことが行える
。すなわちフォントを２ワードとも「０」つまり白のデ
ータに設定し、最初の展開位置を（ｘ、ｙ）＝　（０゜
０）とし、展開サイズを例えば４２００として展開する
と、第４図において第１ラインから１４インチの部分ま
で、左端の３ワ一ド分く４８ビツト）が全部「０」で埋
められる０次に展開位置のＸ座標のみを４８増加させ（
ｘ　、　　ｙ　）　＝　（４８，０）として同様に展開
すると、先の「０」で埋められた部分の右側が更に３ワ
一ド分「０」で埋められる。この繰り返しを合計５０回
行うことによってＸ方向２４００ビツト。

Ｘ方向４２００ビツトの空間を全て「０」で埋めること
ができる。この動作の殆どをハードウェアが行うため、
ＭＰＵが１ワードずつ「０」を書いていくより格段に早
い速度で、ページメモリのクリアを行うことができる。

２ワードデータ展開モードに似たものとしてｌワードデ
ータ展開モードがある０次にこの１ワードデータ展開モ
ードについて説明する。２ワードデータ展開モードの場
合と同様に、レジスタ群４のコマンドレジスタに１ワー
ドデータ展開モードであることを示すビットにｒｌＪを
書き込む０本実施例では２ワードデータ展開モードの方
に優先性をおいているので、この時は２ワードデータ展
開モードを示すビットにはｒＯＪを書き込んでいなくて
はならない、このモードの概念を第１６図＾。

田）に示す、なお第１６図（Ｏは、展開順序に対するフ
ォントアドレスと展開先アドレスとの関係を示す図であ
る。この展開モードの場合は第１６図へに示すように、
フォントデータは１ワ一ド分（データ０）である、この
展開を行うことにより第１６図上）に示すデータの配置
が得られる。これにより幅１６ビツトでＸ方向に長さｎ
の直線が引かれることになる。

次にこのｌワードデータ展開モードの実際の動作を説明
する。まず展開サイクル制御回路５５によリシツク３９
のクリアがなされる。続いてフォント読み出しアドレス
発生回路５３によりアドレスｆ番地が発生され、フォン
トデータが読み出される。

バス・メモリｆｉＩＪ部品９によりゲート４０．３７．
　ラッチ付ゲート３８が開かれ、読み出されたデータ０
がシフタ３９に到達し、シフタ１５６にロードされる。

次に展開先アドレス発生回路５２により展開光のビット
アドレスが発生され、そのうち下位４ビツトで表される
分だけ第１３図に示したシックにおけるシフト方向にシ
フトされる。続いて展開光ビットアドレスの下位４ビツ
トを無視したワードアドレスに対して、シック夏５６の
内容が書き込まれる。

この場合、バス・メモリ制御部９によりゲート３５のみ
開かれ、シックＩ５６のデータはゲート３５．オアゲー
ト３６を通ってページメモリに書き込まれる。

同時に展開先アドレス発生回路５２において今のワード
アドレスにＸ方向に１ワード分増えたアドレスが用意さ
れる。続いてシフタｎ５１からのデータが同じ経路を通
って用意されたアドレスに書き込まれる。この場合も２
ワードデータ展開モードと同様にシフタ３９のクリアは
行われず、そのデータをそのまま用いてページメモリへ
の書き込みが続けられる。

展開先アドレス発生回路５２においてＸ座標が１増加し
Ｘ座標が初期値であるワードアドレスが発生され、シフ
タ！５６からデータが出され、そのアドレスに書き込ま
れる。同時に展開先アドレス発生回路５２にてＸ方向に
１ワード分増えたワードアドレスが用意され、続いてシ
フタｌｌ５７からのデータがそのアドレスに書き込まれ
る０以上のようにして第２ラインまでの展開が行われる
が、それ以降も最終ラインまで同様にページメモリへの
書き込みだけが繰り返され、第１６回国】に示す展開が
完成する。このモードにおいても、新しい展開データの
みを有効とする場合と、ページメモリに既に存在するデ
ータに新しい展開データを重ね書きする場合の２種類が
ある。このｌワードデータ展開モードによっては、幅１
６ビツト以下の直線を引くことができる。

次に展開におけるマスキングについて説明する。

第１２図におけるゲート３７には、本実施例においては
、１６ビツトバスが通っており、各ビットに関し第１７
図に示す回路により構成されている。マスクビットＡ６
１は、レジスタ群４の中にマスクレジスタＡという１６
ビツトのレジスタがあり、そのうち１６ビツトバスのあ
るビットに対応するビットである。マスクピントＢ６２
は同様にマスクレジスタＢのうち、同じビットに対応す
るビットである。その２つのビットのうち、どちらをオ
アゲート６４に出すかは、展開サイクルのフォント読み
出しのステータスで決まるＳＥＬ信号とインバータ６３
で選択されるようになっている。

マスキングをする際、展開を開始する前にＭＰＵは展開
するフォントデータ２ワードの最初の１ワードに対応し
て、強制的に「０」データにしたいピントにｒＯＪを、
フォントデータをそのまま通したいビットにｒｌＪをマ
スクデータとして、マスクレジスタＡに書き込む、同様
にフォントデータの２ワード目に対応してのマスクデー
タをマスクレジスタＢに書き込む、その後展開を開始す
ると、フォントデータの１ワード目を読み出してシフタ
３９にロードする際、マスクビットＡ６１の値がオアゲ
ート６３の一方の人力に入る。この時マスキングしない
展開ならばＭＡＳＫ信号がｒｌＪとなり、オアゲート６
４の出力はいつでもｒｌＪであるが、マスキングする展
開ならばＭＡＳＫ信号が「０」となるため、オアゲート
６４の出力はマスクビットＡ６１の出力に左右される。

今、マスクビットＡ６１の中に「０」つまりマスクする
という値が入っているとすると、オアゲート６４の出力
はｒＯＪとなり、それがアンドゲート６５の入力である
ため、ＤＡＴＡとしてどのような値が入力されようとも
、ＤＡＴＡＯＵＴは必ず「０」となる。

次に２ワード目の読み出しの際は、マスクビットＢ６２
の値が選択される。この時例えばマスクビットＢ６２の
値が「１」、すなわちマスキングしないという値であれ
ば、オアゲート６４の出力はｒｌＪとなり、アンドゲー
ト６５の一方の入力はｒｌＪとなるため、他方の入力つ
まりＤＡＴＡがｒｌＪならばＤＡＴＡＯＵＴはｒｌＪ、
ＤＡＴＡが「０」ならばＤＡＴＡＯＵＴは「０」という
値となる。

このようにマスキングされたデータが順次シフタ９にロ
ードされ、通常の展開と同様にシフトされた後に、やは
り同様にページメモリに書き込まれる。

この機能を使用するとどのような展開になるかを、第１
８図＾、■）に基づいて説明する。第１８図＾はマスキ
ングが行われていないため、１ワード目。

２ワード目のデータとも全て展開されている態様を示し
ている。一方、第１８図（８１は、マスキングが行われ
た場合の態様を示しており、その時のマスクレジスタＡ
、マスクレジスタＢの内容も合わせて図示している。マ
スクレジスタＡ、Ｂにおいて斜線部分は「１」が書き込
まれているビット、白い部分は「０」が書き込まれてい
るビットを示している。この条件で展開が行われると、
「１」が書き込まれているビットに対応する部分は、第
１８図＾と同様にデータがアンドゲート６５を通ってシ
フタ３９にロードされるため、データがそのままページ
メモリ上に書き込まれる。しかし「０」が書き込まれて
いるビットに対応する部分は、アンドゲート６５の部分
で強制的に「Ｏ」にされてからシフタ３９にロードされ
るため、白データがページメモリに書き込まれるだけで
ある。これが第１８図山）において点線で示されている
部分である。

次に以上のようにして各ページメモリに展開されたデー
タをプリンタエンジンに送出する際の動作について説明
する。プリンタコントローラ１とプリンタエンジンとの
間は、コマンド／スティタスの通信を行うためのコマン
ド・スティタスＩ／Ｆと、ホストコンピュータの指令（
文字コード。

制御コード等）により作成されたイメージデータをプリ
ンタコントローラ１からプリンタエンジンへ送出するた
めのイメージデータ［／Ｆとで結ばれている。ホストコ
ンピュータからの指令により、１ペ一ジ分のイメージデ
ータの展開が終了すると、プリンタコントローラｌ内の
ＭＰＵボード３からプリンタエンジンへ、上記コマンド
／スティタス１／Ｆを通して印字開始要求コマンドが送
出される。プリンタエンジンはこのコマンドに応答し、
イメージデータ通信のための垂直同期信号ｖＳＹＮＣを
出力し、１ペ一ジ分のデータの開始を要求すると共に、
水平同期信号Ｈ３ＹＮｃを出力し、１ラスクライン分の
データの開始を要求する。それに応じてプリンタコント
ローラ１はページメモリ１６〜１８の先頭からラスクラ
イン数にデータを読み出し、シリアルに変換して同期Ｃ
ＬＫに合わせてプリンタエンジンに送る。１ラスタライ
ン分のデータの転送が終了すると、プリンタエンジンは
水平同期信号Ｈ３ＹＮＣの出力を一旦止め、次のライン
のデータを要求する際、新たに水平同期信号Ｈ３ＹＮＣ
を出力し、プリンタエンジンは応答してデータを送る。

印字する１ペ一ジ分のデータの転送が終了すると、エン
ジンは垂直同期信号ＶＳＹＮＣの出力を止める。

以下第１９Ｉ！ｌを参照しながら説明する。第１９図は
エンジン［／ＦＩＯを詳細に説明するためのブロック構
成図である。ＭＰＵボード３は印字開始要求コマンドを
プリンタエンジンに対して行う前に、レジスタ群４の中
のページモードレジスタにページメモリ選択用ビットを
セットする。ページメモリ選択用ビットはＦＲ３ＥＬＡ
、ＦＲ３ＥＬＢ。

ＦＯ３ＥＬの３ビツトであるが、ここでは−例としてＦ
Ｒ３ＥＬＢのみセットした場合について説明する。同様
にＭＰＵボード３はレジスタ群４の中のラインカウンタ
レジスタに転送するラスクライン数を、紙サイズ等に合
わせて設定する。その後、プリンタエンジンに対し印字
開始要求コマンドを出力する。それに応じてプリンタエ
ンジンは垂直同期信号ＶＳＹＮＣを出力し、続いて水平
同期信号Ｈ３ＹＮＣを出力する。水平同期信号Ｈ３ＹＮ
Ｃの出力に応答してＩ／ＦＭ？１部ハはメモリの読み出
し要求をバス・メモリ制御部９に対して出力する。同時
に垂直同期信号ＶＳＹＮＣ立ち上がり時にクリアされて
いたエンジンアドレス発生回路７３でエンジンアドレス
を用意する。エンジンアドレスはページメモリ先頭から
のオフセットを表す２０ビツトで構成されている。バス
・メモリ制御部９はメモリ８に対し制御信号を出力する
と共に、メモリセレクタ１１に対しページメモリ選択用
ビットにより選択されたページメモリを指示する。

ページメモリ選択用ビットとエンジンアドレス（オフセ
ット）により、第６図に示すように、読み出すべきメモ
リブロックにのみＣＡＳが送出され、データがメモリ８
から出力される。

メモリ８からデータが現れたタイミングで、バス・メモ
リ制御部９はラッチ４３（第１２図）にランチ信号を送
る。ラッチ４３は第１９図に示すようにランチ７５．７
６で構成され、更に該ラッチ７５．７６はそれぞれ８ビ
ツトのラッチ２個で構成されている。この４個の８ビツ
トラツチは全て３ステート出力を有している。Ｉ／Ｆ制
御部７４．データカウンタ７２にも同じラッチ信号が入
力され、ｌｌＦＷＩＪＴＪ部７４はまずラッチ７５．７
６に対し、１６ビツトのデータのうちハイバイトの出力
をするように３ステート出力を制御する。そしてアンド
ゲート７７、７８に対して制御信号を送出するが、その
制御信号は、ページメモリ選択信号ＦＲ３ＥＬＡ又はＦ
Ｒ３ＥＬＢの少なくとも一方がセットされていれば、ア
ンドゲート７７はデータを通し、ＦＯ３ＥＬがセットさ
れていれば、アンドゲート７８はデータを通すという形
で制御する信号である。

アンドゲート７７の出力とアンドゲート７８の出力はオ
アゲート７９で論理和がとられ、シフトレジスタ８０に
到達する。この場合、ＦＲ３ＥＬＢのみセットされた例
で説明しているので、アンドゲート７７のみデータを通
し、アンドゲート７８の出力は「０」である、すなわち
オアゲート７９の入力にはフレームメモリのデータのみ
が供給され、シフトレジスタ８０にはフレームメモリの
データのみが供給される。そこで１／Ｆｉｌ１ｍ部７４
はシフトレジスタ８０にロード信号を出力し、シフトレ
ジスタ８０にデータをロードする。ロードが完了すると
、Ｉ／Ｆ制御部７４はシリアルの同期ＣＬＫをプリンタ
エンジンに対して送出し始めると共に、シフトレジスタ
８０にシフトＣＬＫを出力してシフトを開始させる。

シフトレジスタ８０はシフトＣＬＫに応じてデータをシ
フトし、１ビツトずつデータをプリンタエンジンに対し
て送出する。８ビツトのデータシフトが終了すると、次
の１バイトデータをシフトレジスタ８０にロードするが
、Ｉ／Ｆｌｌ１ｍ部７４は、前回のシフトレジスタ８０
へのロードが終了した後、ラッチ７５．７６に対しロー
バイトの出力をするように３ステート出力の切換を指示
している。そのためシフトレジスタ８０のデータ入力端
子には既にローバイトのデータが到達しているので、１
／Ｆ制御部７４はこの時点では再びロード信号を送り続
けて、シフトＣＬＫとシリアル同期ＣＬＫを発生する。

ところで、データカウンタ７２は、水平同期信号Ｈ３Ｙ
ＮＣ立ち上がり時にはクリアされていて、その出力はエ
ンジンアドレス発生回路７３に入力されて、エンジンア
ドレス発生のための元信号になっている。そしてデータ
カウンタ７２はランチ信号が入力されるたびにインクリ
メントし、結果としてエンジンアドレス発生回路７３に
よって発生されるエンジンアドレスもインクリメントさ
れる。シフトレジスタ８０に２回目のデータのロードを
した後は、ランチのデータは不必要であり、新たなメモ
リからのデータをラッチすることができる。

エンジン要求信号をＩ／Ｆ制御部７４が出力してから、
メモリがデータを出力するまでにはある時間Ｔがかかる
。したがってシフトレジスタ８０に２回目のロードをす
るタイミングよりＴだけ早いタイミングでエンジン要求
信号を出せば、２回目の８ビツトが転送終了した時には
、次のデータがラッチ７５．７６にラッチされているの
で、効率良く安定した転送レートでプリンタエンジンへ
ブータラ転送できる。

このようにしてデータの転送が続くが、１ラスタライン
のデータ数は２４００ビツト＝１５０ワードである。デ
ータカウンタ７２は１ワードのメモリアクセス毎にイン
クリメントしていき、１５０回のアクセスが終わるとア
ドレスのインクリメントを止め、１／Ｆｔｉｌｌ？ｉ１
部７４に１５０回アクセスが行われことを示す信号を出
力する。Ｉ／Ｆ制御部７４は１５０ワード目のデータを
シフトレジスタ８０にロードしてパラレルシリアル変換
してプリンタエンジンに送出すると、シリアル同期ＣＬ
ＫとシフトＣＬＫを停止する。シリアル同期ＣＬＫのサ
イクルの数はラスクラインのドツト数と同じ２４００で
ある。

プリンタコントローラ２０の１ラスクラインのデータ転
送が終わると、プリンタエンジンは水平同期信号Ｈ３Ｙ
ＮＣの出力を一旦止める。するとそれに応じてＩ／Ｆｉ
ｉｌｌａ１部７４の内部は初期状態となり、データカウ
ンタ７２はクリアされる。エンジンアドレスは、各ラス
クラインの先頭のアドレスと、そこからのオフセットと
なるデータカウンタ出力の和として発生されるが、水平
同期信号Ｈ３ＹＮＣの出力止められ、次回に出力される
時に各ラスクラインの先頭アドレスが自動的にエンジン
アドレス発生回路７３内にセントされるように構成され
ている。そして水平同期信号Ｈ３ＹＮＣが再び出力され
ると、前回と同様にデータをメモリから読み出し、シリ
アルに変換してシリアル同期ＣＬＫに同期してプリンタ
エンジンに転送する。

ラインカウンタ７１には、垂直同期信号ＶＳＹＮＣが出
力される前には、レジスタ群４のラインカウンタレジス
タに設定された数値がロードされており、水平同期信号
Ｈ３ＹＮＣが出力されるたびにデクリメントを行い、「
０」になった時の水平同期信号Ｈ３ＹＮＣの出力が終わ
ると、Ｉ／Ｆ制御部７４に対しラインカウントエンド信
号を出力する。その後はＩ／Ｆ＊Ｉ？３１１部７４は水
平同期信号Ｈ３ＹＮＣに応答してエンジン要求を出すが
、その要求をキャンセルする図示しない手段が働き、ま
た別の信号系統からエンジン要求の信号がそのままデー
タのラッチ信号としてＩ／Ｆ＄Ｉ［１部７４に戻される
。このためＩ／ＦｉｉｌＪｍ部７４はメモリアクセスを
行わずに、シリアル同期ＣＬＫ、　シフトレジスタ８０
へのロード信号、シフトＣＬＫを発生し始める。この時
、ラインカウントエンド信号に応答してアンドゲート７
７、７８は両方とも閉じるよう制御される。このためオ
アゲート７９の入力はラッチの内容とは無関係に「０」
となり、すなわち最終的にはシフトレジスタ８０のデー
タ入力には「０」、つまり白のデータが入力されること
になる。すなわちラインカウントエンド信号が出力され
た後は、白データのみがプリンタエンジンに転送され、
またメモリアクセスをしなりことから、転送に使用して
いたページメモリは次の画像データ展開に使用して良い
ことになる。そして転送は続けられ、最後にプリンタエ
ンジンが垂直同期信号ＶＳＹＮＣと水平同期信号Ｈ３Ｙ
ＮＣの出力を停止して、１ペ一ジ分の転送が終了する０
次ページの印字の際も同様の手続きにより転送が行われ
る。

本実施例では、ページメモリとしてフレーム２ページ分
（Ａ及びＢ）、フオーム１ページの計３ページ分持って
いるので、転送が終わったページメモリにはすぐに画像
データの展開を行い、それに並列して既に展開が終了し
ているページメモリの内容をプリンタエンジンに転送す
る。このようにページメモリを順次使用することによっ
て印刷の、効率を良くし、速度を上げている。これにつ
いては例えば２ペ一ジ分しかメモリを持っていない場合
でも、ページメモリを同様に交互に使用することによっ
て同等の効果を上げることができる。

上述の説明では、ページメモリは読み出すだけであり、
読み出し後もメモリ内にデータが残っているため、次に
データを展開する前にクリアする必要がある。この場合
、ＭＰＵが直接メモリに「白」データを書き込んでゆく
と多大な時間がかかる。また展開の２ワードモードを使
用したクリア方法でも、１ペ一ジ分で約０．３５秒かか
ることから、高速で印刷するには時間的に無駄となる。

そこで自動クリアを本実施例では使用している。レジス
タ群４のページモードレジスタには、フレーム（Ａ及び
Ｂ）の自動クリアモードを示すビットＦＲＣＬＲと、フ
オームの自動クリアモードを示すビットＦＯＣＬＲがあ
り、ＭＰＵボード３は印字コマンドを出す前に、ページ
メモリ選択用ビットのセントをする時、同時にこの自動
クリアに関する２ビツトの設定も行う、前述の例ではＦ
Ｒ３ＥＬＢのみのセットであったので、そにれ対応して
、ＦＲＣＬＲビットのセントも行った場合について説明
する。

この場合、ページモードレジスタとラインカウンタレジ
スタのＭＰＵボード３による設定は、ＦＲＣＬＲビット
を除いて前と同じである。続いて垂直同期信号ＶＳＹＮ
Ｃと水平同期信号Ｈ５ＹＮＣのプリンタエンジンによる
出力に応答してメモリの読み出しが行われるが、その際
注意すべきことは、メモリ制御信号がリードモディファ
イライトのタイミングで行われるということ、である、
すなわち、メモリを読み出しながら、同時に書き込みも
行う、この際、第１２図で示すゲート３４．３５は両方
とも、プリンタエンジンへのデータ転送のためのメモリ
アクセスの際は閉じるように構成されている。すなわち
エンジンに対するデータ転送の読み出し時に、メモリの
データ入力はいつでも「白」となっているため、リード
モディファイライトのサイクルでＷＥ信号がアクティブ
になると、そこで「白」データが書き込まれる。この時
、読み出したデータはＣＡＳ信号が初期状態になるまで
保持するという性質をＤＲＡＭ自体が持っているので、
読み出しと同時にクリアしても何ら転送機能に支障は生
じない。

次にフレームメモリとフオームメモリのデータを重ね合
わせて出力する、いわゆるフオームオーバレイについて
説明する。前述のページメモリ選択用ビットＦＲ３ＥＬ
Ａ（あるいはＦＲ３ＥＬＢ）とＦＯ３ＥＬの両ビットを
共にセットすることにより、第１２図においてアンドゲ
ート４４．４５を介してオアゲート４６の再入力端にフ
レームメモリ１６（１７）のデータ及びフオームメモリ
１８のデータが供給され、合成される。この際も自動ク
リア機能が使用できるが、自動クリアモードの設定ビッ
トとしてフレームの自動クリアの設定（Ｆ　ＲＣＬ　Ｒ
）と、フオームの自動クリアの設定（Ｆ　ＯＣＬ　Ｒ）
とを別個にもっているため、また第２図に示すようにフ
レーム用とフオーム用の別個のＷＥ信号をもっているた
め、同時に読み出しをしているメモリのどちらか一方の
みの自動クリア、両方クリア。

クリアせずの各種の方法をとれるように構成されている
。

上記実施例では、ビットマツプメモリのデータをプリン
タエンジンに対して転送する際、ラインカウンタレジス
タに格納されたライン数の転送以後は、ビットマツプメ
モリの読み出しを行わずに、「０」データを転送するよ
うに構成したものを示した。ところで１ページの印刷物
に複数ページ分のデータを印刷するものが知られている
が、本発明はかかる印刷方式にも適用することができる
。

第２０図は１ページの印刷物に２ペ一ジ分のデータを印
刷する場合のビットマツプメモリの内容を示している。

このような印刷を行う場合は、ビットマツプの末尾の部
分だけではなく、１ページ目と２ページ目の間の空白部
のビットマツプメモリからも読み出しを行わずに、同様
にプリンタエンジンに対しｒＯＪデータを転送するよう
に構成することができる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、下位の画像出力装置へのデータ転送時にビットマツプ
メモリの１画面の全領域を読み出す必要がなく、読み出
すデータ量を設定し、転送データカウント手段が設定さ
れたデータ量分だけカウント動作すると、以後はビット
マツプメモリからの読み出しを行わずに、予め定められ
たデータを転送するように構成されているので、ビット
マツプメモリを早期に新たな画像の生成に使用すること
が可能となり、ビットマツプメモリの効率的な使用と、
高速印刷が実現できるという効果が得られる。

【図面の簡単な説明】 第１図は、本発明に係る画像生成装置をプリンタに適用
した実施例の全体構成を示すブロック構成図、第２図は
、バス・メモリ制御部のブロック構成図、第３図は、メ
モリのマツピングを示す図、第４図は、メモリ内のビッ
トアドレスの指定方法の説明図、第５図は、１ワ一ド幅
で構成されたページメモリの概念図、第６図は、メモリ
ブロックの選択方法の説明図、第７図は、メモリからＭ
ＰＵ１／Ｆへのデータ読み出し時におけるデータの流れ
を示す図、第８図は、ＭＰＵＩ／Ｆからメモリへのデー
タ書き込み時におけるデータの流れを示す図、第９図八
は、ＭＰＵＩ／Ｆからメモリへのデータ重ね書き時にお
ける、データ重ね書き用ランチへのデータ転送り様を示
す図、第９図（Ｂｌは、同じくデータ重ね書き用ランチ
からメモリへのデータ転送態様を示す図、第１０図は、
第１図における展開制御部の構成を示すブロック構成図
、第１１図式は、フォントメモリのデータ配置態様を示
す図、第１１図Ｇ）は、ページメモリのデータ配置態様
を示す図、第１１図（Ｃ１は、データ展開順序に対する
フォントアドレスと展開先アドレスの関係を示す図、第
１２図は、第１図におけるＭＰＵＩ／ＦからエンジンＩ
／Ｆに至るデータバス回路を示す図、第１３図は、第１
２図におけるシックの構成を示すブロック構成図、第１
４図＾、　Ｃ３）は、重ね書きしない場合及び重ね書き
した場合の展開態様を示す図、第１５図八は、２ワード
データ展開モードにおけるフォントメモリのデータ配置
態様を示す図、第１５図上）は、同じくページメモリの
データ配置態様を示す図、第１５図（Ｃ１は、データ展
開順序に対するフォントアドレスと展開先アドレスの関
係を示す図、第１６図八は、１ワードデータ展開モード
におけるフォントメモリのデータ配置態様を示す図、第
１６図上）は、同じくページメモリのデータ配置Ｂ様を
示す図、第１６図〔口は、データ展開順序に対するフォ
ントアドレスと展開先アドレスの関係を示す図、第１７
図は、マスキング回路を示す図、第１８図八。 ＣＢ）は、マスキングが行われていない場合及びマスキ
ングが行われている場合の態様を示す図、第１９図は、
第１図におけるエンジンＩ／Ｆの構成を示すブロック構
成図、第２０図は、２ペ一ジ分のデータを印刷する場合
のビットマツプメモリの内容を示す図である。 図においては、１はプリンタコントローラ、２は画像生
成装置、３はＭＰＵボード、４はレジスタ群、５はＭＰ
ＵＩ／Ｆ、６は展開制御部、７はデータバス、８はメモ
リ、９はバス・メモリ制御部、１ＧはエンジンＩ／Ｆ、
１１はメモリセレクタ、１２はアドレスバスを示す。 ％に１日へ〇」ｄ−Ω 第３図 第５図 第４図 シフタ！ＦＩ四言号 （Ｃ） 讃ｉ 第１４図 （Ａ）　　　　　　　　　　　　（１３）レソスタハ　
レジスタＢ （Ｃ）

Claims (6)

【特許請求の範囲】
1. （１）ビットマップメモリにパターンデータを展開して
   得られた画像データを下位の画像出力装置に転送する画
   像生成装置において、下位装置からの１単位量のデータ
   要求に従って前記ビットマップメモリより順次データを
   読み出し転送データバスにデータを出力する転送データ
   第１準備手段と、下位装置からの１単位量のデータ要求
   に従って前記ビットマップメモリからのデータの読み出
   しを行わずに予め定められたデータを転送データバスに
   出力する転送データ第２準備手段と、前記第１あるいは
   第２の転送データ準備手段による転送データバスへのデ
   ータ出力に従って下位装置との間でデータ転送の同期を
   とる同期手段と、前記第１及び第２の転送データ準備手
   段を切り換える転送データ選択手段と、１画面のデータ
   転送の開始にあたり前記転送データ選択手段を転送デー
   タ第１準備手段に設定する転送データ初期設定手段と、
   下位装置へ転送するデータの単位量数を設定するデータ
   量設定手段と、下位装置へ転送するデータの単位量数を
   計数するデータ量カウント手段とを設け、前記データ量
   カウント手段の動作数が前記データ量設定手段の値と等
   しくなると前記転送データ選択手段は転送データ第１準
   備手段から転送データ第２準備手段に切り換えるように
   構成したことを特徴とする画像生成装置。
2. （２）前記転送データ選択手段は、ゲートで構成されて
   いて前記転送データ第２準備手段の機能を兼ね、前記転
   送データ第１準備手段と転送データバスの間のバス上に
   配置されていることを特徴とする特許請求の範囲第１項
   記載の画像生成装置。
3. （３）前記転送データ第２準備手段が出力する予め定め
   られたデータは「０」であることを特徴とする特許請求
   の範囲第１項記載の画像生成装置。
4. （４）前記転送データ選択手段は、アンドゲートで構成
   されていることを特徴とする特許請求の範囲第２項又は
   第３項記載の画像生成装置。
5. （５）前記データ量カウント手段は、データ量設定手段
   の機能を兼ね、設定された値から下位装置への１単位量
   のデータの転送毎に順次減算し、値が「０」になると転
   送データ選択手段を作動させるように構成したことを特
   徴とする特許請求の範囲第１項記載の画像生成装置。
6. （６）前記データの１単位量は、１ラスタラインである
   ことを特徴とする特許請求の範囲第１項記載の画像生成
   装置。