JPS61276237A - 半導体パツケ−ジの気密封止方法およびその装置 - Google Patents
半導体パツケ−ジの気密封止方法およびその装置Info
- Publication number
- JPS61276237A JPS61276237A JP60116408A JP11640885A JPS61276237A JP S61276237 A JPS61276237 A JP S61276237A JP 60116408 A JP60116408 A JP 60116408A JP 11640885 A JP11640885 A JP 11640885A JP S61276237 A JPS61276237 A JP S61276237A
- Authority
- JP
- Japan
- Prior art keywords
- container
- sealing
- solder
- gap
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000001816 cooling Methods 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract 2
- 230000008018 melting Effects 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims description 15
- 238000005219 brazing Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 39
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000002459 sustained effect Effects 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体パッケージの気密封止方法およびその
装置に係り、特に多数のＬＳＩチップをセラミック基板
に搭載したマルチチップモジエールのロウ材（半田）に
よる気密封止に好適な半導体パッケージの気密封止方法
およびその装置に関する。
装置に係り、特に多数のＬＳＩチップをセラミック基板
に搭載したマルチチップモジエールのロウ材（半田）に
よる気密封止に好適な半導体パッケージの気密封止方法
およびその装置に関する。
半導体パッケージは半導体デバイスが搭載されたセラミ
ック基板等の基体に蓋体（キャップ）を半田等のロウ材
により接着して封止することにより形成される。半導体
デバイスは基体と蓋体により形成される空間に気密封止
される。
ック基板等の基体に蓋体（キャップ）を半田等のロウ材
により接着して封止することにより形成される。半導体
デバイスは基体と蓋体により形成される空間に気密封止
される。
半導体デバイスをセラミック基板に搭載したマルチチッ
プモジュールの半田封止は、例えは特開昭５３−５５７
０．特開昭５３−２０８６０．に示される様に密閉容器
内で行われる。上記公報に開示されるごとく、半田の凝
固過程で生ずるモジュール内外の温度差、圧力差をなく
してパッケージ内空間のはんだ突出によるシｗ−ト等を
防止している。また、特開昭５５−１４８４４５及び特
開昭５２−２２４９３は、半田被着用金属部の内周部に
微小間隔を２いて、過剰半田吸着用金属を設けている。
プモジュールの半田封止は、例えは特開昭５３−５５７
０．特開昭５３−２０８６０．に示される様に密閉容器
内で行われる。上記公報に開示されるごとく、半田の凝
固過程で生ずるモジュール内外の温度差、圧力差をなく
してパッケージ内空間のはんだ突出によるシｗ−ト等を
防止している。また、特開昭５５−１４８４４５及び特
開昭５２−２２４９３は、半田被着用金属部の内周部に
微小間隔を２いて、過剰半田吸着用金属を設けている。
更に、特開昭５３−７１７２においては、この過剰半田
を吸着する為の金属の代りに溝を設け、この溝で過剰半
田をストップさせている。
を吸着する為の金属の代りに溝を設け、この溝で過剰半
田をストップさせている。
これら公報は、遺体もしくは基体（配線基板）のいづれ
か一方の重量が、封止用半田の表面張力に比べて小さい
ことが前提となっており、パッケージの大形化等により
、蓋体もしくは配線基板の重量が大きくなると、封止用
はんだが溶融時、押しつぶされてパッケージの内外に飛
散し、所望の半田量が確保できないことや、電気的ショ
ートの原因となる。封止用半田量の確保は、導体と配線
基板の熱膨張差がある場合の熱歪を吸収するバッファー
としての役目と、確実な半田付の為に必要であり、この
視点から３１量の大きい蓋体と配線基板との半田封止を
行なう為の方法が必要となった。
か一方の重量が、封止用半田の表面張力に比べて小さい
ことが前提となっており、パッケージの大形化等により
、蓋体もしくは配線基板の重量が大きくなると、封止用
はんだが溶融時、押しつぶされてパッケージの内外に飛
散し、所望の半田量が確保できないことや、電気的ショ
ートの原因となる。封止用半田量の確保は、導体と配線
基板の熱膨張差がある場合の熱歪を吸収するバッファー
としての役目と、確実な半田付の為に必要であり、この
視点から３１量の大きい蓋体と配線基板との半田封止を
行なう為の方法が必要となった。
本発明の目的は、蓋体または基体の重量と無関係忙所望
のロウ材接続形状を得る信頼性の高い半導体パッケージ
の気密封止方法を提供することにある。
のロウ材接続形状を得る信頼性の高い半導体パッケージ
の気密封止方法を提供することにある。
本発明の他の目的は、上記方法を実施する気密封止装置
を提供することにある。
を提供することにある。
本発明は、ガス圧力が制御された容器内に半導体デバイ
スが搭載された基体と蓋体を収容し１口つ材を溶融させ
、基体と蓋体との封止部を溶融したロウ材を介して接触
させるようその間隙を調整して保持し、冷却を行う。
スが搭載された基体と蓋体を収容し１口つ材を溶融させ
、基体と蓋体との封止部を溶融したロウ材を介して接触
させるようその間隙を調整して保持し、冷却を行う。
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
る。
１第１図は本発明の一実施例を示す。気密封止用容器６
は排気弁８２よび封止用ガス供給弁９が接続される。容
器６内の台上に半導体パッケージの基体２が載置される
。基体上には半導体デバイスが搭載されている。
は排気弁８２よび封止用ガス供給弁９が接続される。容
器６内の台上に半導体パッケージの基体２が載置される
。基体上には半導体デバイスが搭載されている。
一方、半導体パッケージの４体１は保持具１４に保持さ
れている。蓋体１の内部には熱伝導コネクタ３が取り付
けられており、半導体デバイス４の背面に当接されて半
導体デバイスで発生する熱を蓋体１に導いて熱放赦のた
めの役目をなすが、半 ”導体パッケージとしで本
質的なものでない。保持具１４は容器６外に延びており
、サーボ機構１５によって上下動される。さらに基体２
と蓋体１との封止部近傍に加熱を行うヒータ１６が設け
られる。
れている。蓋体１の内部には熱伝導コネクタ３が取り付
けられており、半導体デバイス４の背面に当接されて半
導体デバイスで発生する熱を蓋体１に導いて熱放赦のた
めの役目をなすが、半 ”導体パッケージとしで本
質的なものでない。保持具１４は容器６外に延びており
、サーボ機構１５によって上下動される。さらに基体２
と蓋体１との封止部近傍に加熱を行うヒータ１６が設け
られる。
第１図の実施例では、保持具１４の封止部近傍の部分に
もヒータ１６が設けられている。蓋体１および基体２の
封止部には封止のための迎えはんだが施されている。制
御部１８はプログラム制御の制御部であり、弁８，９、
サーボ機構１５、ヒータ１６のｔり御を行う。
もヒータ１６が設けられている。蓋体１および基体２の
封止部には封止のための迎えはんだが施されている。制
御部１８はプログラム制御の制御部であり、弁８，９、
サーボ機構１５、ヒータ１６のｔり御を行う。
第２図は第１図の動作を説明するためのタイムチャート
で、それぞれ時間と容器内の封止部分の＠変Ｔ、容器内
のガス圧力２１Ｍ体と基体の封止部の間隔Ｇの関係を示
している。
で、それぞれ時間と容器内の封止部分の＠変Ｔ、容器内
のガス圧力２１Ｍ体と基体の封止部の間隔Ｇの関係を示
している。
第２図において、容器１内は突気除去のため、一旦真空
とされ、封止部の温度が室温から約１５０℃にされ真空
ベータが行われる。真空ベークにより、封止部等の吸着
ガスの除去が行われる。真空ベーク完了後、温度Ｔは約
２３０℃に上昇され維持されると共に、封止ガス（例え
ばＨｅカス）が升９を介して容器１内に供給され、容器
１内は約３気圧にされ維持される。これによって、蓋体
１と基体２の封止部の迎えはんだが溶融し、時刻ｔｌに
おいて、蓋体１を保持する保持具１４がサーボ機構１５
によって下降され、両者のはんだを接合させる。
とされ、封止部の温度が室温から約１５０℃にされ真空
ベータが行われる。真空ベークにより、封止部等の吸着
ガスの除去が行われる。真空ベーク完了後、温度Ｔは約
２３０℃に上昇され維持されると共に、封止ガス（例え
ばＨｅカス）が升９を介して容器１内に供給され、容器
１内は約３気圧にされ維持される。これによって、蓋体
１と基体２の封止部の迎えはんだが溶融し、時刻ｔｌに
おいて、蓋体１を保持する保持具１４がサーボ機構１５
によって下降され、両者のはんだを接合させる。
保持具１４は、溶融はんだ内の気泡を除去するため。
はんだ飛散が生じない程度の速度で蓋体ｌを下げる。望
ましくは、第２図に示すごとく、封止部の間隔Ｇは一旦
所定間隔（例えば０．５ｔｍ ）より小さくされ（例え
ば０．２１１ｍ）、その後、所定のはんだ接続高さに調
整される。
ましくは、第２図に示すごとく、封止部の間隔Ｇは一旦
所定間隔（例えば０．５ｔｍ ）より小さくされ（例え
ば０．２１１ｍ）、その後、所定のはんだ接続高さに調
整される。
Ｎ導体パッケージが大形化すると、基体のそりにより全
周のうち蓋体と基体のはんだの一部が接触せず、封止不
良に至ることがあり、上述のごとく一旦所定高さ以下に
近づけることによって、これを防ぐことができる。さら
には、−立遅づけて所定高さとすることにより、第３図
に完成されたパッケージを示すように、はんだ１７はつ
づみ状となる。半導体デバイスを基体にはんだボールに
よって搭載するとき、はんだ形状がつづみ状の方が接続
信頼性が高いと言われており、本発明におけるパッケー
ジの封正においても、はんだ形状をつづみ状にすること
により、同等の効果が期待できる。
周のうち蓋体と基体のはんだの一部が接触せず、封止不
良に至ることがあり、上述のごとく一旦所定高さ以下に
近づけることによって、これを防ぐことができる。さら
には、−立遅づけて所定高さとすることにより、第３図
に完成されたパッケージを示すように、はんだ１７はつ
づみ状となる。半導体デバイスを基体にはんだボールに
よって搭載するとき、はんだ形状がつづみ状の方が接続
信頼性が高いと言われており、本発明におけるパッケー
ジの封正においても、はんだ形状をつづみ状にすること
により、同等の効果が期待できる。
蓋体と基体が所定間隔にされた時刻ｔ２よりヒータ温度
を下げ冷却過程に入る。一般に、パッケージ内の温度が
容器内の温度より早く低下するため、パッケージ内のガ
ス圧Ｐ１の方が容器内のガス圧Ｐ２より低くなる。そこ
で弁を制御し容器のガス圧制御を温度低下と共に行うこ
とにより、ロウ材が凝固する温度までＰｔ＝＋ｘＰｚと
する。Ｐｂ −Ｓｎ共晶はんだに２いては、１８３℃の
固相温度までＰＩＷＰ２となるように制御する。
を下げ冷却過程に入る。一般に、パッケージ内の温度が
容器内の温度より早く低下するため、パッケージ内のガ
ス圧Ｐ１の方が容器内のガス圧Ｐ２より低くなる。そこ
で弁を制御し容器のガス圧制御を温度低下と共に行うこ
とにより、ロウ材が凝固する温度までＰｔ＝＋ｘＰｚと
する。Ｐｂ −Ｓｎ共晶はんだに２いては、１８３℃の
固相温度までＰＩＷＰ２となるように制御する。
第４図は第１図の方法で半田封止した半導体パッケージ
の封止半田の高さとパッケージ忙封入されたＨｅのリー
ク不良に至る繰返し熱歪数の実験結果を示したもので、
半田高さを大きくする程、Ｈｅリークに至る熱歪数も増
加し、長寿命化が可能であることを示している。これに
よれば、半田高さを大きくすることにより、蓋体と基体
との熱膨張差を吸収することができ、例えば高熱伝導性
というような蓋体として望ましい性質を持つ材料（例え
ば銅、アルミニウム等）を、基体（例えばアルミナセラ
ミック、ムライトセラミック等）との熱膨張差に制限さ
れずに選択できるようになり、高い封止信頼性と冷却能
力を同時に得ることができる。よって制御部１８の制御
によって、基体と蓋体間の熱膨張差を吸収するに足る可
撓性を生じる半田高さに調整する。
の封止半田の高さとパッケージ忙封入されたＨｅのリー
ク不良に至る繰返し熱歪数の実験結果を示したもので、
半田高さを大きくする程、Ｈｅリークに至る熱歪数も増
加し、長寿命化が可能であることを示している。これに
よれば、半田高さを大きくすることにより、蓋体と基体
との熱膨張差を吸収することができ、例えば高熱伝導性
というような蓋体として望ましい性質を持つ材料（例え
ば銅、アルミニウム等）を、基体（例えばアルミナセラ
ミック、ムライトセラミック等）との熱膨張差に制限さ
れずに選択できるようになり、高い封止信頼性と冷却能
力を同時に得ることができる。よって制御部１８の制御
によって、基体と蓋体間の熱膨張差を吸収するに足る可
撓性を生じる半田高さに調整する。
〔発明の効′果〕 。
以上説明した如く１本発明によれば、無体又は配線基板
の重量に無関係に、正確な半田接続形状を得ることがで
き、信頼性の高い半導体パッケージの気密封止構造を潜
ることができる。
の重量に無関係に、正確な半田接続形状を得ることがで
き、信頼性の高い半導体パッケージの気密封止構造を潜
ることができる。
第１図は本発明の一実施例を示す図、第２図は第１図を
説明するためのタイムチャート、第３図は封止された半
導体パッケージの断面図、第４図は半田高さとＨｅリー
クに至る繰返し熱歪数の関係を示Ｔ因である。 １・・・蓋体 ２・・・基体４・・・半導体
デバイス ６・・・容器８・・・排気弁 ９・
・・封止剤ガス供給弁１２、１３・・・迎えはんだ １
４・・・保持具１５・・・サーボ機構 １６・・・
ヒータ１８・・・制御部 畑人弁理士小用勝男 第１図 第３ 図 ｚ →蒔Ｉｆｆ （尤） 第＋図 半田高３ｒこ
説明するためのタイムチャート、第３図は封止された半
導体パッケージの断面図、第４図は半田高さとＨｅリー
クに至る繰返し熱歪数の関係を示Ｔ因である。 １・・・蓋体 ２・・・基体４・・・半導体
デバイス ６・・・容器８・・・排気弁 ９・
・・封止剤ガス供給弁１２、１３・・・迎えはんだ １
４・・・保持具１５・・・サーボ機構 １６・・・
ヒータ１８・・・制御部 畑人弁理士小用勝男 第１図 第３ 図 ｚ →蒔Ｉｆｆ （尤） 第＋図 半田高３ｒこ
Claims (1)
- 【特許請求の範囲】 １、半導体デバイスが搭載された基体に蓋体をロウ材に
て封止する半導体パッケージの気密封止方法であって、
ガス圧力が制御された容器内に上記基体と蓋体を収容し
、上記ロウ材を溶融させ、上記基体と蓋体との封止部を
上記溶融したロウ材を介して接触させるよう上記基体と
蓋体の少なくとも一方を保持して相対的に移動して封止
部の間隙を調整保持し、冷却することを特徴とする半導
体パッケージの気密封止方法。 ２、上記ロウ材が溶融状態において、上記封止部の間隙
を一旦所定値以下に近づけた後、所定間隙に保って冷却
を開始することを特徴とする特許請求の範囲第１項記載
の半導体パッケージの気密封止方法。 ３、上記容器内のガス圧力を上記冷却を伴なって低下さ
せることを特徴とする特許請求の範囲第１項もしくは第
２項記載の半導体パッケージの気密封止方法。 ４、上記冷却による温度低下に伴なって低下する上記パ
ケッージ内のガス圧と上記容器内のガス圧が等しく低下
するよう、上記ロウ材が凝固する温度まで上記容器内の
ガス圧を低下させることを特徴とする特許請求の範囲第
３項記載の半導体パッケージの気密封止方法。 ５、半導体デバイスが搭載された基体に蓋体をロウ材に
て接着して封止する半導体パッケージの気密封止装置で
あって、 上記半導体パッケージを収容する容器と、 該容器内のガス供給・排気を行う手段と、 上記基体と蓋体の少なくとも一方を上記容器内で保持し
て上記基体と蓋体の相対位置関係を調整する保持手段と
、 上記基体と蓋体との封止部のロウ材を加熱して溶融させ
る加熱手段と、および 上記ガス供給・排気手段を制御して上記容器内のガス圧
の制御、上記保持手段の移動を制御し、さらに上記加熱
手段を制御する制御手段と、を有することを特徴とする
半導体パッケージの気密封止装置。 ６、上記制御手段は、上記ロウ材が溶融後、上記保持手
段を制御して上記基体と蓋体の封止部の間隙を一旦所定
値以下に近づけた後、所定間隙に保ち、上記加熱手段を
制御して冷却を開始することを特徴とする特許請求の範
囲第５項記載の半導体パッケージの気密封止装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116408A JPS61276237A (ja) | 1985-05-31 | 1985-05-31 | 半導体パツケ−ジの気密封止方法およびその装置 |
| DE8686107255T DE3683400D1 (de) | 1985-05-31 | 1986-05-28 | Verfahren und apparat zur luftdichten zusammensetzung einer halbleiterpackung. |
| EP86107255A EP0203589B1 (en) | 1985-05-31 | 1986-05-28 | Method and apparatus for airtightly packaging semiconductor package |
| US06/868,440 US4836434A (en) | 1985-05-31 | 1986-05-30 | Method and apparatus for airtightly packaging semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116408A JPS61276237A (ja) | 1985-05-31 | 1985-05-31 | 半導体パツケ−ジの気密封止方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276237A true JPS61276237A (ja) | 1986-12-06 |
| JPH0342700B2 JPH0342700B2 (ja) | 1991-06-28 |
Family
ID=14686317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60116408A Granted JPS61276237A (ja) | 1985-05-31 | 1985-05-31 | 半導体パツケ−ジの気密封止方法およびその装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4836434A (ja) |
| EP (1) | EP0203589B1 (ja) |
| JP (1) | JPS61276237A (ja) |
| DE (1) | DE3683400D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436202A (en) * | 1991-03-15 | 1995-07-25 | Hitachi, Ltd. | Method and apparatus for hermetically sealing semiconductor package |
| JP2020181848A (ja) * | 2019-04-23 | 2020-11-05 | 三菱電機株式会社 | 電子部品の製造装置及び電子部品の製造方法 |
| JP2022169239A (ja) * | 2021-04-27 | 2022-11-09 | 日亜化学工業株式会社 | 発光装置の製造方法、接合方法、及び、発光装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2633903B2 (ja) * | 1988-04-28 | 1997-07-23 | 株式会社日立製作所 | パッケージの製造方法 |
| EP0378256B1 (en) * | 1989-01-09 | 1996-10-02 | Koninklijke Philips Electronics N.V. | Method of hermetically sealing a container |
| JP2647194B2 (ja) * | 1989-04-17 | 1997-08-27 | 住友電気工業株式会社 | 半導体用パッケージの封止方法 |
| US4895291A (en) * | 1989-05-04 | 1990-01-23 | Eastman Kodak Company | Method of making a hermetic seal in a solid-state device |
| US5085362A (en) * | 1991-01-16 | 1992-02-04 | Atmel Corporation | Gravity-held alignment member for manufacture of a leadless chip carrier |
| US5473814A (en) * | 1994-01-07 | 1995-12-12 | International Business Machines Corporation | Process for surface mounting flip chip carrier modules |
| US5388755A (en) * | 1994-01-28 | 1995-02-14 | Polaroid Corp. | Apparatus and method of bonding isolation grooves of a ridge wave-guide laser diode |
| EP0773435A3 (en) * | 1995-07-21 | 1998-03-11 | Texas Instruments Incorporated | Method and devices for measuring radiation |
| FR2780200B1 (fr) * | 1998-06-22 | 2003-09-05 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
| US6206276B1 (en) * | 1999-09-13 | 2001-03-27 | Lucent Technologies Inc. | Direct-placement fluxless soldering using inert gas environment |
| US6196446B1 (en) * | 1999-09-13 | 2001-03-06 | Lucent Technologies Inc. | Automated fluxless soldering using inert gas |
| US6193135B1 (en) * | 1999-09-13 | 2001-02-27 | Lucent Technologies Inc. | System for providing back-lighting of components during fluxless soldering |
| JP2007180447A (ja) * | 2005-12-28 | 2007-07-12 | Toyota Industries Corp | 半田付け方法、半田付け装置、及び半導体装置の製造方法 |
| CN105097618B (zh) * | 2015-07-22 | 2018-01-26 | 上海华力微电子有限公司 | 一种晶圆反应腔室及晶圆反应腔室之晶圆保护方法 |
| US10115605B2 (en) * | 2016-07-06 | 2018-10-30 | Rjr Technologies, Inc. | Vacuum assisted sealing processes and systems for increasing air cavity package manufacturing rates |
| US9947560B1 (en) * | 2016-11-22 | 2018-04-17 | Xilinx, Inc. | Integrated circuit package, and methods and tools for fabricating the same |
| US11804468B2 (en) * | 2021-01-15 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacturing method of semiconductor package using jig |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1483574A (ja) * | 1965-06-24 | 1967-09-06 | ||
| US3486223A (en) * | 1967-04-27 | 1969-12-30 | Philco Ford Corp | Solder bonding |
| US3921285A (en) * | 1974-07-15 | 1975-11-25 | Ibm | Method for joining microminiature components to a carrying structure |
| GB1504666A (en) * | 1975-03-22 | 1978-03-22 | Gemvac Kk | Vacuum power interrupter and method of making the same |
| JPS53570A (en) * | 1976-06-25 | 1978-01-06 | Hitachi Ltd | Aligning apparatus for rod-like articles |
| JPS535570A (en) * | 1976-07-05 | 1978-01-19 | Hitachi Ltd | Airtight sealing method for electronci parts |
| JPS5320860A (en) * | 1976-08-11 | 1978-02-25 | Hitachi Ltd | Hermetic sealing method of electronic parts |
| JPS58155744A (ja) * | 1982-03-12 | 1983-09-16 | Hitachi Ltd | 金属キヤツプのはんだ接続方法 |
| US4470539A (en) * | 1982-09-30 | 1984-09-11 | Somerville Belkin Industries Limited | Multi cellular divider |
-
1985
- 1985-05-31 JP JP60116408A patent/JPS61276237A/ja active Granted
-
1986
- 1986-05-28 EP EP86107255A patent/EP0203589B1/en not_active Expired - Lifetime
- 1986-05-28 DE DE8686107255T patent/DE3683400D1/de not_active Expired - Lifetime
- 1986-05-30 US US06/868,440 patent/US4836434A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436202A (en) * | 1991-03-15 | 1995-07-25 | Hitachi, Ltd. | Method and apparatus for hermetically sealing semiconductor package |
| JP2020181848A (ja) * | 2019-04-23 | 2020-11-05 | 三菱電機株式会社 | 電子部品の製造装置及び電子部品の製造方法 |
| JP2022169239A (ja) * | 2021-04-27 | 2022-11-09 | 日亜化学工業株式会社 | 発光装置の製造方法、接合方法、及び、発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0203589B1 (en) | 1992-01-15 |
| EP0203589A3 (en) | 1988-08-31 |
| EP0203589A2 (en) | 1986-12-03 |
| JPH0342700B2 (ja) | 1991-06-28 |
| DE3683400D1 (de) | 1992-02-27 |
| US4836434A (en) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61276237A (ja) | 半導体パツケ−ジの気密封止方法およびその装置 | |
| US5188280A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US4654966A (en) | Method of making a dimensionally stable semiconductor device | |
| US5090609A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| CA1081411A (en) | Method for hermetically sealing an electronic circuit package | |
| US5786548A (en) | Hermetic package for an electrical device | |
| US4545840A (en) | Process for controlling thickness of die attach adhesive | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| US3337678A (en) | Sealed microminiature electronic package | |
| WO2021233333A1 (zh) | 半导体封装结构及其封装方法 | |
| US3340348A (en) | Encapsulations and methods and apparatus for making encapsulations | |
| US4685606A (en) | Oxide-free extruded thermal joint | |
| JPH01278959A (ja) | パッケージの製造方法 | |
| US4661181A (en) | Method of assembly of at least two components of ceramic material each having at least one flat surface | |
| JPH05243411A (ja) | 封止方法および封止用部材ならびに封止装置 | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JP2006108589A (ja) | 金属ケース付き電子部品の製造方法および製造装置 | |
| JP2502778B2 (ja) | 気密封止体 | |
| US20130186945A1 (en) | Manufacturing method for electronic device and electronic device manufacturing apparatus | |
| JP2901403B2 (ja) | 電子部品収納用パッケージ封止装置及び封止方法 | |
| JPH0391254A (ja) | 接合装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPS6329555A (ja) | 封止電子装置 | |
| CN207587715U (zh) | 一种适用于表面贴装集成电路芯片定位夹具组合 | |
| JPH08213864A (ja) | 素子チップの実装方法 |