JPS61274322A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS61274322A JPS61274322A JP11586885A JP11586885A JPS61274322A JP S61274322 A JPS61274322 A JP S61274322A JP 11586885 A JP11586885 A JP 11586885A JP 11586885 A JP11586885 A JP 11586885A JP S61274322 A JPS61274322 A JP S61274322A
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- neutrons
- converted
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体素子の製造方法に係り、中性子照射に
よる元素転換を利用した新規な方法に関するものである
。以下電界効果トランジスタ〔Ｆ肝）の製造を例にとっ
て説明する。
よる元素転換を利用した新規な方法に関するものである
。以下電界効果トランジスタ〔Ｆ肝）の製造を例にとっ
て説明する。
第２図は従来の方法で製造されたＦ］ｌｉＴの断面図で
、（１）はｐ形シリコン（Ｓｔ）基板、（２）はｎ形の
ソース及びドレイン領域、＋３）は分離酸化膜、（４）
はゲート酸化膜、（５）はゲート用アルミニウム（Ａ！
？）＠極、（６）はソース及びト°レイン電極配線であ
る０従来技術においては、ソース及びドレイン領域（２
）はｎ形不純物イオンの注入とその後の熱処理による不
純物原子の拡散とのプロセスを４１で作られている。
、（１）はｐ形シリコン（Ｓｔ）基板、（２）はｎ形の
ソース及びドレイン領域、＋３）は分離酸化膜、（４）
はゲート酸化膜、（５）はゲート用アルミニウム（Ａ！
？）＠極、（６）はソース及びト°レイン電極配線であ
る０従来技術においては、ソース及びドレイン領域（２
）はｎ形不純物イオンの注入とその後の熱処理による不
純物原子の拡散とのプロセスを４１で作られている。
次に、このようにして形成された所の動作について説明
する。ゲート電極（５）に電圧がかけられていない時、
ソースとドレイン間には、電圧がかかつていたとしても
、チャンネル部がｐ形であるので、ｎ−ｐ−ｎ形の接合
となっており、ｐ−ｎ接合の逆方向接続となってソース
、ドレイン間に電流は流れない。今、ゲート電極（５）
に電圧を印加して行くと、ゲートを極（５）の下のｐ形
シリコン基板（１）の表面にｎ形の反転層が形成され、
ソース、ドレイン間が導通状態となる。
する。ゲート電極（５）に電圧がかけられていない時、
ソースとドレイン間には、電圧がかかつていたとしても
、チャンネル部がｐ形であるので、ｎ−ｐ−ｎ形の接合
となっており、ｐ−ｎ接合の逆方向接続となってソース
、ドレイン間に電流は流れない。今、ゲート電極（５）
に電圧を印加して行くと、ゲートを極（５）の下のｐ形
シリコン基板（１）の表面にｎ形の反転層が形成され、
ソース、ドレイン間が導通状態となる。
前者をオフ、後者をオン状態として、能動素子の機能を
持つわけである。
持つわけである。
従来の製造方法で形成された上述の間において、一層の
集積度の向上、動作の高速化の要求に応えるためには、
チャンネル長ノを小さくすることが最も重要なポイント
である。ところが、従来の方法ではソース・ドレイン領
域を形成するのに不純物イオンの注入と、その後の熱処
理とが用いられており、その結果イオン注入による結晶
の「荒れ」を生じ、更に熱処理によってイオン注入部の
端の部分において、注入不純物濃度がシャープに落ちず
、広がりを生じるので、チャンネル長沼の最小値をあま
り小さくできないという問題点がある。
集積度の向上、動作の高速化の要求に応えるためには、
チャンネル長ノを小さくすることが最も重要なポイント
である。ところが、従来の方法ではソース・ドレイン領
域を形成するのに不純物イオンの注入と、その後の熱処
理とが用いられており、その結果イオン注入による結晶
の「荒れ」を生じ、更に熱処理によってイオン注入部の
端の部分において、注入不純物濃度がシャープに落ちず
、広がりを生じるので、チャンネル長沼の最小値をあま
り小さくできないという問題点がある。
この発明は以上のような問題点を解消するためになされ
たもので、不純物イオンの注入という方法を用いず、結
晶の「荒れ」を生ずることなく、接合界面が急峻な半導
体装置が得られ、更に従来困難であった■−■複化合物
半導体にもｐ形またはｎ形不純物半導体が得られる半導
体装置の製造方法を提供することを目的としている。
たもので、不純物イオンの注入という方法を用いず、結
晶の「荒れ」を生ずることなく、接合界面が急峻な半導
体装置が得られ、更に従来困難であった■−■複化合物
半導体にもｐ形またはｎ形不純物半導体が得られる半導
体装置の製造方法を提供することを目的としている。
この発明に係る半導体素子の製造方法では、半導体素子
を構成する各導電形部分を形成するに際して、熱中性子
に曝すことによって、それぞれの導電形を与える不純物
元素ｇこ変換される元素、または所要の導電形を与える
不＃ｉｌ物元素であって、熱中性子に曝すことによって
基盤半導体元素に変換される元′ｇ文基盤半導体元素に
所ｉｔ混入した材料で、各導電形部分の目的形状と同一
形状を構成した後に、熱中性子に曝して各導電形部分を
形成するものである。
を構成する各導電形部分を形成するに際して、熱中性子
に曝すことによって、それぞれの導電形を与える不純物
元素ｇこ変換される元素、または所要の導電形を与える
不＃ｉｌ物元素であって、熱中性子に曝すことによって
基盤半導体元素に変換される元′ｇ文基盤半導体元素に
所ｉｔ混入した材料で、各導電形部分の目的形状と同一
形状を構成した後に、熱中性子に曝して各導電形部分を
形成するものである。
この発明では以上のようなプロセスで各導電形部分を形
成するのでイオン注入などの不純物注入及び゛熱処理を
用いることなく、結晶の荒れ及び接合界面の不確定性を
生じることかない。
成するのでイオン注入などの不純物注入及び゛熱処理を
用いることなく、結晶の荒れ及び接合界面の不確定性を
生じることかない。
８ｇ１図はこの発明の一実施例によって製作されたＦｌ
ｌｉｌ’ｒのｉ９？面図で、０１）はｐ形シリコン基板
、（２）はｎ形のソース・ドレイン領域、０３は分離酸
化膜、６局はゲート酸化膜、αθは高濃度忙形シリコン
からなるゲート電極配線、α・は同じくＣ形シリコンか
らなるソース・ドレイン電極配線である。
ｌｉｌ’ｒのｉ９？面図で、０１）はｐ形シリコン基板
、（２）はｎ形のソース・ドレイン領域、０３は分離酸
化膜、６局はゲート酸化膜、αθは高濃度忙形シリコン
からなるゲート電極配線、α・は同じくＣ形シリコンか
らなるソース・ドレイン電極配線である。
この実施例では、ｐ形シリコン基板０υとなるべき部分
はシリコンの同位体２１１Ｓｉにドーパントとして”Ａ
ｌ１を多く含んだもので構成し、ｎ形のソース・ドレイ
ン領域＠となるべき部分は１０Ｓｉを含んだ２８Ｓ１で
構成し、酸化膜（至）、α４となる部分はｔａＳｉと１
１０とで構成し、？形シリコンからなる電標配線となる
部分は３°Ｓｔを高１１１１Ｋに含んだ！１１３ｉで構
成する。
はシリコンの同位体２１１Ｓｉにドーパントとして”Ａ
ｌ１を多く含んだもので構成し、ｎ形のソース・ドレイ
ン領域＠となるべき部分は１０Ｓｉを含んだ２８Ｓ１で
構成し、酸化膜（至）、α４となる部分はｔａＳｉと１
１０とで構成し、？形シリコンからなる電標配線となる
部分は３°Ｓｔを高１１１１Ｋに含んだ！１１３ｉで構
成する。
このように構成されたものに中性子を照射することによ
って次のような材料の変化を生じる。
って次のような材料の変化を生じる。
照射前 照射後安定性 導電形
（イ）基板
秦
（リ ソース・ドレイン領域
ｅう 酸化膜
に） 電極・配線
以上のように、天然に最も多（存在する２ｍ ３１゜ｘ
＠０を主材料として用い、これに中性子を照射して上述
のように、それぞれ安定な、！・８１ ＊ ”０に変換
させるものである。ソース・ドレイン領域については中
性子照射によって５Ｏ８ｉ−＋ｓ１Ｐと元素変換が生じ
たとき所要のリン濃度になるような割合で３°Ｓｔを含
ませておく。また、基板では”Ｍは中性子照射で２１Ｓ
ｉ変換されるので、ｐ形基板を得るには。
＠０を主材料として用い、これに中性子を照射して上述
のように、それぞれ安定な、！・８１ ＊ ”０に変換
させるものである。ソース・ドレイン領域については中
性子照射によって５Ｏ８ｉ−＋ｓ１Ｐと元素変換が生じ
たとき所要のリン濃度になるような割合で３°Ｓｔを含
ませておく。また、基板では”Ｍは中性子照射で２１Ｓ
ｉ変換されるので、ｐ形基板を得るには。
あらかじめ靜濃度の大きいものを用いる。
このように２７Ｍのｔ１１１度及び”Ｓｉの濃度を制御
して各層を成膜するには、例えばモレキュラ・ビーム・
エピタキシ（ＭＢＫ）法が用いられ、このような方法で
Ｆ胛の構造を得るには第１図のような構造が適している
。
して各層を成膜するには、例えばモレキュラ・ビーム・
エピタキシ（ＭＢＫ）法が用いられ、このような方法で
Ｆ胛の構造を得るには第１図のような構造が適している
。
このようにすることによって、イオン注入、熱処理の過
程を経ずに、中性子照射のみによって所定の動作をする
Ｆ′ｇｒが得られる。従って、第１図に示したチャネル
長沼は、イオン注入、熱処理によるノース・ドレイン領
域とチャネル領域との境界面の「ぼけ」または「位置ず
れ」を考慮に入れて設計する必要がなく、最初から所要
のチャネル長としておくことができ、微細構造の設計ど
おりに実現でき、製作後の特性の信頼性が大きく向上す
る。
程を経ずに、中性子照射のみによって所定の動作をする
Ｆ′ｇｒが得られる。従って、第１図に示したチャネル
長沼は、イオン注入、熱処理によるノース・ドレイン領
域とチャネル領域との境界面の「ぼけ」または「位置ず
れ」を考慮に入れて設計する必要がなく、最初から所要
のチャネル長としておくことができ、微細構造の設計ど
おりに実現でき、製作後の特性の信頼性が大きく向上す
る。
以上、 Ｆ′ｇｒの製造の場合について説明したが、こ
の発明は一般の半導体素子の製造に適用できる。
の発明は一般の半導体素子の製造に適用できる。
なお、上記実施例では、材料にＳｔを用いたものを示し
たが、 −） ボロンナイトランド（ＢＮ）において１°Ｂと
”ＮからなるＢＮに対し輔ト皓中性子照射によって１１
Ｂは１鵞Ｃに、”Ｎは真６０に転換するので、ＢＮの不
純物半導体作製に用いることができる。
たが、 −） ボロンナイトランド（ＢＮ）において１°Ｂと
”ＮからなるＢＮに対し輔ト皓中性子照射によって１１
Ｂは１鵞Ｃに、”Ｎは真６０に転換するので、ＢＮの不
純物半導体作製に用いることができる。
（ｂ） シリコンカーバイド（ＳｉＣ）において換す
るので、ＳＩＣの不純物半導体の作成に用いることがで
きる。
るので、ＳＩＣの不純物半導体の作成に用いることがで
きる。
（ｃ） フルミニラムリン（ＭＰ）において１７Ｍと
ｌｌｐからなるＡＪＰにおいて中性子照射Ｋ ヨ’）
”Ｍ−＋ ”Ｓｉ ％”ｐ −＋ ”Ｓ ト転換Ｔ ６
（Ｄで％ン牙の不純物半導体の作成に用いることがで
きる。
ｌｌｐからなるＡＪＰにおいて中性子照射Ｋ ヨ’）
”Ｍ−＋ ”Ｓｉ ％”ｐ −＋ ”Ｓ ト転換Ｔ ６
（Ｄで％ン牙の不純物半導体の作成に用いることがで
きる。
（ｄ） ジインクセレン（ＺｎＳｅ ）において８＠
７．ｎと”ＳｅからなるＺｎ５ｅにおいて中性子照射に
よりＺｎは安定で、”Ｓｅ→”Ａｓとなるので、Ｚｎ５
ｅの不純物半導体の作成に用いることができる。
７．ｎと”ＳｅからなるＺｎ５ｅにおいて中性子照射に
よりＺｎは安定で、”Ｓｅ→”Ａｓとなるので、Ｚｎ５
ｅの不純物半導体の作成に用いることができる。
以上のようにこの発明によれば、イオン注入とその後の
熱処理を行わずにすむので、微細加工の更なる進展、及
び導通部の結晶の乱れの低減が可能で、設計通りの高い
信頼性を実現することができ、また従来、不純物半導体
の得られなかったＢＮ、５ＩＣ１または■−■族の半導
体においても、ｐ形またはｎ形の不純物半導体を得るこ
とができる効果がある。
熱処理を行わずにすむので、微細加工の更なる進展、及
び導通部の結晶の乱れの低減が可能で、設計通りの高い
信頼性を実現することができ、また従来、不純物半導体
の得られなかったＢＮ、５ＩＣ１または■−■族の半導
体においても、ｐ形またはｎ形の不純物半導体を得るこ
とができる効果がある。
【図面の簡単な説明】
第１図はこの発明の実施例によって製作されたＦ′ＥＴ
の断面図、第２図は従来の方法で製造されたＦＩＴの断
面図である。 図において、（ｌｌｐはｐ形部分（ｐ形シリコン基板）
、（２）はｎ形部分（ｎ形ソース及びドレイン領域）で
ある。 なお、図中同一符号は同一または相当部分牽示すＯ
の断面図、第２図は従来の方法で製造されたＦＩＴの断
面図である。 図において、（ｌｌｐはｐ形部分（ｐ形シリコン基板）
、（２）はｎ形部分（ｎ形ソース及びドレイン領域）で
ある。 なお、図中同一符号は同一または相当部分牽示すＯ
Claims (2)
- （１）半導体素子を構成する各導電形部分を形成する際
に、それぞれの導電形を与える不純物元素の同位元素で
あつて熱中性子に曝すことによつてその一部が当該半導
体素子の基盤半導体元素に変換される元素、または上記
基盤半導体元素の同位元素であつて、上記熱中性子に曝
すことによつてそれぞれの導電形を与える不純物元素に
変換される元素を上記基盤半導体元素に所要量混入させ
た材料で、上記各導電形部分の目的形状と同一形状を構
成した後に、熱中性子に曝して上記各導電形部分を所要
形状に形成する工程を備えたことを特徴とする半導体素
子の製造方法。 - （２）Ｐ形半導体基板部分は＾２＾７Ａｌを多量にドー
ピングされた＾２＾８Ｓｉで構成し、ｎ形半導体部分は
＾３＾０Ｓｉを所要量ドーピングされた＾２＾８Ｓｉで
構成した後に熱中性子に曝して形成することを特徴とす
る特許請求の範囲第１項記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11586885A JPS61274322A (ja) | 1985-05-29 | 1985-05-29 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11586885A JPS61274322A (ja) | 1985-05-29 | 1985-05-29 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61274322A true JPS61274322A (ja) | 1986-12-04 |
Family
ID=14673143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11586885A Pending JPS61274322A (ja) | 1985-05-29 | 1985-05-29 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61274322A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992004731A1 (en) * | 1990-09-05 | 1992-03-19 | Yale University | Isotopically enriched semiconductor devices |
| US5442191A (en) * | 1990-09-05 | 1995-08-15 | Yale University | Isotopically enriched semiconductor devices |
| US5917195A (en) * | 1995-02-17 | 1999-06-29 | B.A. Painter, Iii | Phonon resonator and method for its production |
-
1985
- 1985-05-29 JP JP11586885A patent/JPS61274322A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992004731A1 (en) * | 1990-09-05 | 1992-03-19 | Yale University | Isotopically enriched semiconductor devices |
| US5144409A (en) * | 1990-09-05 | 1992-09-01 | Yale University | Isotopically enriched semiconductor devices |
| US5442191A (en) * | 1990-09-05 | 1995-08-15 | Yale University | Isotopically enriched semiconductor devices |
| US5917195A (en) * | 1995-02-17 | 1999-06-29 | B.A. Painter, Iii | Phonon resonator and method for its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| JPH0734477B2 (ja) | 半導体装置の製造方法 | |
| JPS61274322A (ja) | 半導体素子の製造方法 | |
| JPS60211877A (ja) | 半導体装置の製造方法 | |
| JPS6336564A (ja) | 半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| RU2298856C2 (ru) | Способ изготовления мдп-транзистора на структуре кремний на сапфире | |
| JPS5832448A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPS63142866A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0411740A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS59205762A (ja) | 半導体装置の製造方法 | |
| RU2105382C1 (ru) | Способ изготовления мдп ис | |
| JPS6351677A (ja) | 接合型電界効果トランジスタを有した半導体装置 | |
| JPS61104667A (ja) | Ｍｏｓトランジスタ | |
| JPS59132678A (ja) | 半導体装置の製造方法 | |
| KR100205323B1 (ko) | 마스크롬 셀 및 제조방법 | |
| JPS63114265A (ja) | 半導体装置の製造方法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPS60189251A (ja) | 半導体装置の製造方法 | |
| JPS5951567A (ja) | 半導体装置の製造方法 | |
| JPH02148851A (ja) | 半導体装置の製造方法 | |
| JPS6354769A (ja) | 半導体装置の製造方法 | |
| JPS62105476A (ja) | 半導体装置の製造方法 |