JPS6336564A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多結晶シリ
コン、高融点金属及び高融点金属シリサイドを電極に用
いた半導体装置の製造方法に関する。

〔従来の技術〕

従来、半導体装置の電極や配線として多結晶シリコン、
高融点金属及び高融点金属シリサイドを用いたものが提
案されている。例えば、第３図に示すバイポーラトラン
ジスタは、シリコン基板のＮ型コレクタ４１にＰ型ベー
ス領域４２とＮ型工ミッタ領域４３を形成したものであ
り、コレクタ４１内に設けた高濃度領域４４．ベース領
域４２及びエミッタ領域４３に夫々接続される各電極４
７．４８．４９を多結晶シリコン層４５とこれを覆うシ
リコン酸化膜４６とで構成している。なお、５０は絶縁
膜である。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置では、電極としての多結晶シ
リコン層４５は、通常フォトリソグラフィ技術を利用し
た選択エツチング法により形成している。このため、隣
接する電極間の寸法はフォトリソグラフィ技術における
分解能によって寄生されることになる。

この電極間の寸法を小さくするためには、フォトリソグ
ラフィ技術に用いるパターン露出光に波長の短い紫外線
を用いればよいが、これでも縮小化には限度があり、半
導体装置の高密度化、高集積化の障害になっている。

このため、パターン露光にＸ線や電子線を使用する方法
も考えられているが、取扱が面倒で実用にはまだ問題が
ある。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、電極間の寸法の縮小
化を図り、半導体装置の高密度化、高集積化を可能とす
るものである。

本発明の半導体装置の製造方法は、半導体基体−上に第
１の絶縁膜を形成しこの上に第１の多結晶シリコン膜を
選択的に形成する工程と、この第１の多結晶シリコン膜
の側面に酸化膜を形成した上で他の領域に第２の多結晶
シリコン膜を利用して第２の絶縁膜を形成する工程と、
この第２の絶縁膜及びその下側の前記第１の絶縁膜を除
去して前記半導体基体の一部を露呈させる工程と、この
露呈面上に高融点金属シリサイドを充填し、この高融点
金属シリサイドを通して前記半導体基体に不純物を拡散
して拡散層を形成する工程と、前記第１の多結晶シリコ
ン膜を除去し、除去した部分に第３の絶縁膜を形成する
工程と、この第３の絶縁膜を必要に応じて除去した上で
ここに第３の多結晶シリコン膜及び高融点金属を形成す
る工程を含んでいる。

〔実施例〕

次に、本発明を図面を参照して説明する。

（実施例１） 第１図（ａ）〜（ｉ）は本発明の第１実施例を製造工程
順に示す断面図であり、ここではＮＰＮバイポーラトラ
ンジスタに本発明を適用した例を示している。

先ず、同図（ａ）のように、図示を省略するＰ型シリコ
ン基板上に形成したＮ型エピタキシャル層１にシリコン
酸化膜２を約５００人の厚さに形成し、更にこの上にシ
リコン窒化膜３を約１０００人の厚さに形成しこれらで
第１の絶縁膜を構成する。

次に、同図（ｂ）のように多結晶シリコン膜を約５００
０人の厚さに形成し、イオン注入法や熱拡散法によりボ
ロンを高濃度に導入した後に、これをフォトリソグラフ
ィ技術によりパターンエツチングしてエミッタ及びベー
スとなる領域にのみ幅寸法が約１．０〜１．５μｍの第
１の多結晶シリコン膜４を形成する。なお、ボロン濃度
はイオン注入の場合には１　×１０　”Ｃａ１−”以上
が好ましい。また、パターンエツチングにはサイドエツ
チングの少ない反応性イオンエツチング（’ＲＩＥ）法
が利用これる。

次いで、同図（ｃ）のように多結晶シリコン膜４を熱酸
化してその表面に厚さ約３０００〜６０００人の第２の
絶縁膜としてのシリコン酸化膜５を形成する。そして、
同図（ｄ）のように不純物を含まないｖＪ２の多結晶シ
リコン膜６を厚さ約４０００〜５０００人で全面に形成
する。そして、エツチングハック等の平坦化法によって
前記第１の多結晶シリコン膜４の上面のシリコン酸化膜
５を除去するまでエツチングし、上面全体を平坦化する
。

次に、同図（ｅ）のように不純物を含まない前記第２の
多結晶シリコン膜６を除去した後、全面にシリコン窒化
膜を約１０００人の厚さに形成し、ＲＩＥ等の異方性エ
ツチングにより前記多結晶シリコン膜４の両側のシリコ
ン酸化膜５の側面にのみシリコン窒化膜７を残存させる
。

そして、同図（ｆ）のように全面にプラズマシリコン窒
化膜８を約５０００人の厚さに形成し、かつこれをエツ
チングバックして表面を平坦化させる。

更に、シリコン酸化膜５をエツチング除去し、続いてこ
の下のシリコン窒化膜３及びシリコン酸化膜２をＲＩＥ
法等によってエツチング除去しＮ型エピタキシャルＮ１
の表面を露呈させる。

次いで、同図（ｇ）のように全面に高融点金属シリサイ
ド膜であるタングステンシリサイド膜を厚さ約５０００
人に形成してこのＮ型エピタキシャル層１が露呈された
凹部内に充填し、その後エツチングバック法により再び
表面を平坦化する。これにより、凹部内にのみタングス
テンシリサイド膜９が形成される。そして、このタング
ステンシリサイド膜９にイオン注入法或いは熱拡散法に
よってボロンを導入し、かつこれをＮ型エピタキシャル
層１に拡散させてＰ型ベース領域Ｂ、を形成する。

この後、ボロンを含む第１の多結晶シリコン膜４のみを
除去し、その上で全面にシリコン窒化膜を厚さ１０００
人程度定形成し、ＲＩＥ法によってエツチングすること
により前記タングステンシリサイド膜９の側面にのみシ
リコン窒化膜１０を形成する。

次いで、同図（ｈ）のように、第１の多結晶シリコン膜
４の除去により露呈された第１の絶縁膜、即ちシリコン
窒化膜３及びシリコン酸化膜２をＲＩＥ法によりエツチ
ング除去し、前記Ｎ型エピタキシャル層１の一部を露呈
させる。そして、このＮ型エピタキシャル層１の表面に
対して非常に高精度の熱酸化を行い、膜厚精度が良くし
かも厚さの均一なシリコン酸化膜１１を第３の絶縁膜と
して約５００人の厚さに形成する。この後、低い加速エ
ネルギ（３０Ｋｅｖ以下）でボロンを濃度１×１０”ｅ
ｌｍ−”でイオン注入し、非常に浅い接合のＰ型真性ベ
ース領域Ｂつを形成する。

しかる後、同図（ｉ）のようにシリコン酸化膜を全面に
約１０００人の厚さに形成し、これをＲＩＥ法によりエ
ツチングして前記シリコン窒化膜１０の側面にのみ残し
た状態にシリコン酸化膜１２を形成する。更に、全面に
第３の多結晶シリコン膜１３を厚さ２０００人程度定形
成し、イオン注入法又は熱拡散法により砒素を高濃度に
導入する。なお、イオン注入の場合の濃度はｌ　Ｘ　Ｉ
　Ｑ　”ａｍ−”以上である。そして、この第３の多結
晶シリコン膜１３から前記Ｐ型置性ベース領域Ｂ２に砒
素を拡散し、Ｎ型エミッタ領域Ｅを形成する。

以下、前記第３の多結晶シリコン膜１３上に高融点金属
のタングステン膜１４を約２０００人の厚さに形成し、
エツチングバックしてその表面を平坦化し、多結晶シリ
コン膜１３の凹部内にのみタングステン膜１４を残し、
ＮＰＮバイポーラトランジスタを完成する。

この製造方法によれば、微小寸法が要求されるベースと
エミッタの電極をタングステンシリサイド膜９及びタン
グステン膜１４で構成でき、しかもこれらの電極をベー
ス領域及びエミッタ領域の形成とともに自己整合法によ
って形成できる。このため、これらの電極の形成に際し
ては、フォトマスクを用いたフォトリソグラフィ工程は
不要であり、フォトリソグラフィ技術の分解能の限度に
関わりなく微小寸法の電擢を形成できる。したがって、
半導体装置の高密度化、高集積化を容易に達成できる。

（実施例２） 第２図（ａ）〜（ｄ）は本発明の第２実施例を製造工程
順に示す断面図であり、ここではＮチャ′ネルＭＯ３）
ランジスタの製造に本発明を適用した例を示している。

先ず、同図（ａ）のようにＰ型シリコン基板又はＮ型シ
リコン基板上のＰ型エピタキシャル層２１に対して、前
記第１図（ａ）〜（ｆ）で示す第１実施例と同様の工程
を施し、Ｐ型エピタキシャル層２１の一部を露呈させる
。即ち、２２はシリコン酸化膜、２３はシリコン窒化膜
で第１の絶縁膜を構成し、また２４は第１の多結晶シリ
コン膜である。２７はシリコン窒化膜及び２８はプラズ
マシリコン窒化膜であり、第２の絶縁膜を構成している
。なお、第２の多結晶シリコン膜及びシリコン酸化膜は
図示を省略しており、これらの膜により第２の絶縁膜の
形成と凹部の形成を行い、この凹部内にＰ型エピタキシ
ャル層２１の一部を露呈させている。

次いで、同図（ｂ）のように全面に高融点金属シリサイ
ドのモリブデンシリサイド膜２９を厚さ約５０００人に
形成し、凹部にこのモリブデンシリサイド膜２９を充填
させる。そして、工１．チングバンクにより平坦化を行
った後、このモリブデンシリサイド膜２９にイオン注入
法または熱酸化法により砒素を導入し、更にここからＰ
型エピタキシャル層２１に拡散することによりＮ型のソ
ース・ドレイン領域Ｓ、Ｄを形成する。

次に、同図（Ｃ）のように、前記第１実施例と同様にシ
リコン窒化膜３０をモリブデンシリサイド層膜２９の側
面に残し、かつシリコン窒化膜２３及びシリコン酸化１
ａ２２をエツチングし、改めて高精度に約２００人の均
一な厚さの第３の絶縁膜としてのシリコン酸化膜３１を
形成する。

そして、このシリコン酸化膜３１上及び改めてシリコン
窒化膜３０の側面に形成したシリコン酸化膜３２内に第
３の多結晶シリコン膜３３を厚さ約２０００人に形成し
、イオン注入法または熱拡散法により高濃度にリンを導
入する。そして、この多結晶シリコン膜３３上に高融点
金属のモリブデン３４を約２０００人の厚さで形成し、
かつ表面の平坦化を行うことにより、同図（ｄ）のよう
にゲート電極が形成され、ＮチャネルＭＯ３Ｉ−ランジ
スラダが完成される。

この製造方法においても、ソース・ドレイン領域の電極
及びゲート電極を自己整合法によって形成しているので
、フォトリソグラフィ技術における分解能に制限される
ことなく微小寸法の電極を容易に形成でき、半導体装置
の高密度化、高集積化を達成できる。

なお、実施例ではＮチャネルＭＯ３）ランジスタに適用
した場合について説明したが、導電型を変えることによ
りＰチャネルＭＯ９）ランジスタにも適用できる。

また、前記第１．第２実施例における高融点金属は夫々
他の高融点金属に置き換えることも可能である。

〔発明の効果〕

以上説明したように本発明は、半導体基体上に選択的に
形成した多結晶シリコン膜の側面に形成した酸化膜を除
去して半導体基体の一部を露呈させ、ここに高融点金属
シリサイドを充填しかつこれを通して半導体基体に素子
の拡散層を形成し、更に前記多結晶シリコン膜を除去し
た部分に形成した絶縁膜を必要に応じて除去した上でこ
こに改めて多結晶シリコン膜及び高融点金属を形成し、
これら高融点金属シリサイド、多結晶シリコン及び高融
点金属を電極として構成しているので、素子に接続され
る電極をこれら拡散層の形成と同時に自己整合法によっ
て形成することができ、フォトリソグラフィ技術におけ
る分解能の限界に関わらず微小寸法に形成でき、半導体
装置の高密度化。

高集積化を達成することができる。

また、電極に高融点金属や高融点金属シリサイドを用い
ることにより、拡散層や電極における抵抗を低減でき、
素子特性の向上を達成できることは改めて言うまでもな
い。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の第１実施例を製造工程
順に示す断面図、第２図（ａ）〜（ｄ）は本発明の第２
実施例の要部の工程を製造工程順に示す断面図、第３図
は従来における電極を示す断面図である。 ′１・・・Ｎ型エピタキシャル層、２・・・シリコン酸
化膜、３・・・シリコン窒化膜、４・・・多結晶シリコ
ン膜、５・・・シリコン酸化膜、６・・・多結晶シリコ
ン膜、７・・・シリコン窒化膜、８・・・プラズマシリ
コン’Ｉ　化Ｉｌ！、９・・・タングステンシリサイド
膜、１０・・・シリコン窒化膜、１１．１２・・・シリ
コン酸化膜、１３・・・多結晶シリコン膜、１４・・・
タングステン、２１・・・Ｐ型エピタキシャル層、２２
・・・シリコン酸化膜、２３・・・シリコン窒化膜、２
４・・・多結晶シリコン膜、２７・・・シリコン窒化膜
、２８・・・プラズマシリコン窒化膜、２９・・・モリ
ブデンシリサイド膜、３０・・・シリコン窒化膜、３１
．３２・・・シリコン酸化膜、３３・・・多結晶シリコ
ン、３４・・・・・・モリブデン。 代理人　弁理士　　鈴　木　章　夫′　　・第１図 第１図 第１図 第２図

Claims (3)

【特許請求の範囲】
1. （１）半導体基体上に第１の絶縁膜を形成しこの上に第
   １の多結晶シリコン膜を選択的に形成する工程と、この
   第１の多結晶シリコン膜の側面に酸化膜を形成した上で
   他の領域に第２の多結晶シリコン膜を利用して第２の絶
   縁膜を形成する工程と、この第２の絶縁膜及びこの下側
   の前記第１の絶縁膜を除去して前記半導体基体の一部を
   露呈させる工程と、この露呈面上に高融点金属シリサイ
   ドを充填し、この高融点金属シリサイドを通して前記半
   導体基体に不純物を拡散して拡散層を形成する工程と、
   前記第１の多結晶シリコン膜を除去し、除去した部分に
   第３の絶縁膜を形成する工程と、この第３の絶縁膜を必
   要に応じて除去した上でここに第３の多結晶シリコン膜
   及び高融点金属を形成する工程を含むことを特徴とする
   半導体装置の製造方法。
2. （２）高融点金属シリサイドを通して拡散した不純物で
   ベース領域を形成し、第３の多結晶シリコン膜を通して
   半導体基体に拡散した不純物でエミッタ領域を形成して
   なる特許請求の範囲第１項記載の半導体装置の製造方法
   。
3. （３）高融点金属シリサイドを通して拡散した不純物で
   ソース・ドレイン領域を形成してなる特許請求の範囲第
   １項記載の半導体装置の製造方法。