JPS61272790A - Ｃｒｔデイスプレイの表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、主としてパーソナルコンピュータシステムに
使用されているラスクスキャンタイプのＣＲＴディスプ
レイにおいて、そのグラフィック表示動作を制御する表
示制御装置に関する。

〈従来技術〉 ラスクスキャンタイプのＣＲＴディスプレイの表示制御
装置は、第３図のブロック図に示すように、ＣＲＴコン
トローラ２１のアドレス指定でグラフィックＲＡＭ２２
に記憶されている画像データを順次読み出し、この画像
データをシフトレジスタ２３で並列／直列変換してＣＲ
Ｔディスプレイ側に送出しＣＲＴの画面上に表示するも
のである。

このようなＣＲＴディスプレイで、画面（三表示されて
いる任意の図形を拡大もしくは縮小して他の位置に表示
させようとする場合は、ソフトウェアにより、原図形を
所要の倍率で拡大／縮小変換したうえでその画像データ
をグラフィックＲＡＭ２２の他の位置に書き換える必要
があり、ソフトウェアに大きな負担をかける欠点があっ
た。

〈発明の目的〉 本発明は、上述の問題点に鑑みてなされたものであって
、専用の回路構成により原図形の拡大／縮小基よび移動
表示を可能にして、ソフトウェアにかかる負担をなくす
ことを目的とする。

〈発明の構成〉 本発明は、上記の目的を達成するために、拡大／縮小し
た図形を表示すべき位置のアドレスとその拡大／縮小倍
率とを記憶する表示位置アドレスレジスタと、グラフィ
ックＲＡＭ上での原図形の先頭アドレスを記憶するスタ
ートアドレスレジスタと、ＣＲＴコントローラからの基
本アドレス信号と前記表示位置アドレスレジスタに記憶
された表示位置アドレスとを比較して基本アドレス信号
が表示位置の領域内にあるか否かを判断するアドレス比
較回路と、該アドレス比較回路の領域内判断出力に応答
して前記拡大／縮小倍率に応じた周期で原図形の先頭ア
ドレスからスタートする２次アドレス信号を発生する２
次アドレス作成回路と、前記アドレス比較回路の領域内
判断出力に応答してグラフィックＲＡＭへのアドレス信
号入力をＣＲＴコントローラから前ｆｆ２２次アドレス
作成回路へ切り換えるアドレスセレクタとを備えてＣＲ
Ｔディスプレイの表示制御装置を構成したものである。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明表示制御装置の　　　　　　　
１ブロック図であって、該表示制御装置は、ＣＲＴコン
トローラｌと、このＣＲＴコントローラｌのアドレス指
定により画像データの読み書きがなされるグラフィック
ＲＡＭ２と、該グラフィックＲＡＭ２から読み出された
画像データを並列／直列並換してＣＲＴディスプレイ側
に送出するシフトレジスタ３とを有し、前記グラフィッ
クＲＡＭ２の前段には、該グラフィックＲＡＭ２へのア
ドレス信号入力を前記ＣＲＴコントローラｌから後述す
る２次アドレス作成回路４に切り換えるアドレスセレク
タ５が設けられている。

しかして第１図において、符号６は、拡大／縮小した図
形（以下、２次図形という）を表示すべき位置のＣＲ７
画面上のアドレスとその拡大／縮小倍率とを記憶する表
示位置アドレスレジスタであり、７は、拡大／縮小して
移動させるべき元の図形（以下、原図形という）のグラ
フィックＲＡＭ２上での先頭アドレスを記憶するスター
トアドレスレジスタである。前記表示位置アドレスレジ
スタ６は、水平方向の表示開始位置Ｈｓを記憶する水平
始点アドレス部６ａと、水平方向の表示終了位置Ｈｅを
記憶する水平終点アドレス部６ｂと、垂直方向の表示開
始位置Ｖｓを記憶する垂直始点アドレス部６Ｃと、垂直
方向の表示終了位置Ｖｅを記憶する垂直終点アドレス部
６ｄと、拡大／縮小倍率を記憶する倍率部６ｅとからな
る。

８はアドレス比較回路であって、該アドレス比較回路８
は、表示位置アドレスレジスタ６の各アドレス部６ａ〜
６ｄに記憶されているアドレスと、ＣＲＴコントローラ
ｌから出力されるアドレス信号（以下、基本アドレス信
号という）とを比較して、基本アドレス信号が表示位置
の領域内にあるか否かを判断し、基本アドレス信号の指
定が表示位置の領域内にあるときにアクティブとなる判
断信号を出力する。このアドレス比較回路８の判断信号
は、２次アドレス作成回路４に入力する。

この２次アドレス作成回路４は、アドレス比較回路８の
アクティブの判断信号に応答して、２次図形を所要の領
域に表示するためのアドレス信号（以下、２次アドレス
信号という）を発生するものであって、該２次アドレス
作成回路４には、アドレス比較回路８の判断信号のほか
、スタートアドレスレジスタ７に記憶されている先頭ア
ドレスのデータと、表示位置アドレスレジスタ６の倍率
部６ｅに記憶されている倍率データと、基本クロックパ
ルスとが入力する。この２次アドレス４成回路４は、内
部に２次クロックパルス発生部とカウンタとを備えてお
り、２次クロックパルス発生部が、倍率に応じた周期の
２次クロックパルスを出力し、カウンタが前記先頭アド
レスをカウント初期値としてこの２次クロックパルスを
カウントし、そのカウント出力を２次アドレス信号とし
て出力するようになっている。２次クロックパルスは、
拡大倍率がｒ２Ｊｒ３Ｊもしくは「４」に設定されてい
れば、その周期が基本クロックパルスの２倍、３倍もし
くは４倍の周期になる。したがって、２次アドレス信号
は、前記先頭アドレスをスタートアドレスとし、かつ倍
率に応じた周期を有する信号となる。２次アドレス信号
はアドレスセレクタ５に与えられ、２次クロックパルス
は前記シフトレジスタ３に供給される。なお、この２次
アドレス作成回路４にアドレス比較回路８のアクティブ
の判断信号が入力しないときは、基本クロックパルスと
同周期の２次クロックパルスがシフトレジスタ３に供給
される。

前記アドレスセレクタ５は、アドレス比較回路８の判断
信号がアクティブになったときに、これに応答してグラ
フィックＲＡＭ２へのアドレス信号入力をＣＲＴコント
ローラｌから前記２次アドレス作成回路４へ切り換え動
作する。

上記の構成（こおいて、まず操作部（図示せず）のキー
操作等によって、表示位置アドレスレジスタ６の各アド
レス部６ａ〜６ｄに、２次図形の表示位置の領域を示す
アドレスを記憶させるととともに、倍率部６ｅに拡大も
しくは縮小倍率を記憶させる。

またスタートアドレスレジスタ７にも、原図形のグラフ
ィックＲＡＭ２上の先頭アドレスを記憶させる。

いま、原図形を拡大した２次図形の表示領域が、第２図
の説明図に示すように、ＣＲＴ画面９の中程に設定され
ているとすると、ＣＲＴ画面９での走査が左上の始点か
ら始まった段階では、ＣＲＴコントローラ１の基本アド
レス信号による指定は、いまだ表示領域りに達していな
いから、アドレス比較回路８の判断信号はノンアクティ
ブであり、アドレスセレクタ５でのアドレス信号入力は
ＣＲＴコントローラｌ側に保持されている。これによっ
て、グラフィックＲＡＭ２に対しては、ＣＲＴコントロ
ーラ１の基本アドレス信号が与えられ、ＣＲＴ画面９の
走査位置に対応するグラフィックＲＡＭ２上のアドレス
の各画像データが順次読み出されて、ＣＲＴ画面９上に
表示される。

次に、ＣＲＴ画面９上の走査が表示位置の領域りに達し
た段階では、ＣＲＴコントローラｌの基本アドレス信号
の指定が表示領域り内に含まれることになるから、アド
レス比較回路８の判断信号がアクティブとなり、これに
よって、アドレスセレクタ５でのアドレス信号入°力が
２次アドレス作成回路４側に切り換わる。これとともに
、２次アドレス作成回路４は、２次アドレス信号を発生
する。そのため、２次アドレス信号はアドレスセレクタ
５を通じて、グラフィックＲＡＭ２に与えられる。

この２次アドレス信号は、グラフィックＲＡＭ２上の原
図形の先頭アドレスをスタートアドレスとするものであ
るから、この２次アドレス信号によって、グラフィック
ＲＡＭ２上の原図形ＳＯの領域がアクセスされ、グラフ
ィックＲＡＭ２からは原図形Ｓｏの画像データが読み出
される。しかも、この２次アドレス信号は、基本アドレ
ス信号に対して拡大倍率に応じた周期の信号となってお
り、たとえば、倍率が２倍である場合は、２次アドレス
信号の周期は、基本アドレス信号の周期の２倍となる。

そのため、グラフィックＲＡＭＺ上において原図形ＳＯ
の領域Ｄｏの各アドレスが２次アドレス信号により順次
アクセスされる間に、ＣＲＴ画面９上では表示領域りが
走査されることになるから、原図形ＳｏがＣＲＴ画面９
上の表示領域り内に拡大された形で２次回形Ｓとして表
示されることになる。

なお、上記の動作説明では、倍率を「１」を越える拡大
倍率としたが、倍率をｒｌＪとすれば、等倍の写像が可
能となり、倍率をｒｌ／２ｊ、ｒｌ／３Ｊ、「１．／４
Ｊ・・・等に設定すれば、縮小写像が可能になることは
いうまでもない。ただし、縮小する場合は、原図形を表
示しているときの基本クロしクパルスの周期と２次クロ
ックパルスの周期との比率関係が、ｒｌ　：２Ｊまたは
ｒｌ：３Ｊ・・・というような関係になっている必要が
ある。また、縮小倍率の限度は、前記両クロックパルス
の比率関係に依存する。

〈発明の効果〉 以上のように、本発明によれば、ＣＲ７画面上において
予め指定した表示位置の領域が走査されるときには、２
次アドレス作成回路の発生する２次アドレス信号がアド
レスセレクタを通じてグラ　゛フィックＲＡＭに与えら
れ、該２次アドレス信号によりグラフィックＲＡＭ上の
原図形の画像データが読み出されてＣＲ７画面上の表示
領域内に表示されるから、グラフィックＲＡＭ上に書き
込まれた任意の図形を任意の倍率で拡大／縮小して、Ｃ
Ｒ７画面上の任意の位置に表示することができる。

しかも、その場合の拡大／縮小および移動表示は、アド
レスセレクタや２次アドレス作成回路等の回路構成によ
って実現されるから、全くソフトウェアを必要とせず、
従来のようにソフトウェアに負担をかけることがない。

【図面の簡単な説明】

第１図は本発明表示制御装置のブロック図、第２図はＣ
ＲＴ画面での表示例を示す説明図、第３図は従来のＣＲ
Ｔディスプレイの表示制御装置のブロック図である。 １・・・ＣＲＴコントローラ、２・・・グラフィックＲ
ＡＭ、３・・・シフトレジスタ、４・・・２次アドレス
作成回路、５・・・アドレスセレクタ、６・・・表示位
置アドレスレジスタ、７・・・スタートアドレスレジス
タ、８・・・アドレス比較回路。

Claims (1)

【特許請求の範囲】
1. （１）ＣＲＴコントローラとグラフィックＲＡＭとによ
   って表示動作が制御されるＣＲＴディスプレイにおいて
   前記グラフィックＲＡＭ上に書き込まれた任意の原図形
   をＣＲＴディスプレイの画面上に任意の倍率で拡大／縮
   小して任意の位置に表示させる表示制御装置であって、 拡大／縮小した図形を表示すべき位置のアドレスとその
   拡大／縮小倍率とを記憶する表示位置アドレスレジスタ
   と、グラフィックＲＡＭ上での原図形の先頭アドレスを
   記憶するスタートアドレスレジスタと、ＣＲＴコントロ
   ーラからの基本アドレス信号と前記表示位置アドレスレ
   ジスタに記憶された表示位置アドレスとを比較して基本
   アドレス信号が表示位置の領域内にあるか否かを判断す
   るアドレス比較回路と、該アドレス比較回路の領域内判
   断出力に応答して前記拡大／縮小倍率に応じた周期で原
   図形の先頭アドレスからスタートする２次アドレス信号
   を発生する２次アドレス作成回路と、前記アドレス比較
   回路の領域内判断出力に応答してグラフィックＲＡＭへ
   のアドレス信号入力をＣＲＴコントローラから前記２次
   アドレス作成回路へ切り換えるアドレスセレクタとを備
   えたことを特徴とするＣＲＴディスプレイの表示制御装
   置。