JPS61269081A - Ｉｃのテスト方式 - Google Patents
Ｉｃのテスト方式Info
- Publication number
- JPS61269081A JPS61269081A JP60110385A JP11038585A JPS61269081A JP S61269081 A JPS61269081 A JP S61269081A JP 60110385 A JP60110385 A JP 60110385A JP 11038585 A JP11038585 A JP 11038585A JP S61269081 A JPS61269081 A JP S61269081A
- Authority
- JP
- Japan
- Prior art keywords
- linear
- execution control
- tester
- control table
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、リニアＩＣのテスト方式に係り。
特に１回路シミエレータの出力結果とサンプルＸＣの応
等の測定値とをリニアＩＣテスタで利用することＫよる
ＩＣのテスト方式に関する。
等の測定値とをリニアＩＣテスタで利用することＫよる
ＩＣのテスト方式に関する。
９ ＝アＩＣの多機能、高集積化が進むＫつれて増大す
るテスト工数が問題とな９てきている。
るテスト工数が問題とな９てきている。
この原因として、リニアＩＣの判定基準設定のむつかし
さがある。ノーマン、ジエイ、エリアス（ＮＯＲＭＡＮ
Ｊ、兄り工Ａ８）による文献「アイイーイーイートラ
ンザクシ■ンズ、オン、サーキツツ、アンド、システム
ズ」（工１１ｉ１１！Ｉ ＴＲＡＮ８ＡＣＴＸＯＩＩＢ
ＯＮ Ｃ工ＲＣ１［Ｔｅ ＡＮＤ ＢＸＢＴＨＭＢ
） 、 （Ｗｏｎ。
さがある。ノーマン、ジエイ、エリアス（ＮＯＲＭＡＮ
Ｊ、兄り工Ａ８）による文献「アイイーイーイートラ
ンザクシ■ンズ、オン、サーキツツ、アンド、システム
ズ」（工１１ｉ１１！Ｉ ＴＲＡＮ８ＡＣＴＸＯＩＩＢ
ＯＮ Ｃ工ＲＣ１［Ｔｅ ＡＮＤ ＢＸＢＴＨＭＢ
） 、 （Ｗｏｎ。
Ｃａ８−２６．Ｎｏ、 ７ 、 ＪＵＬＹ１９７９ 、
Ｉ）ｉ）５１５〜５１７）における「自動アナログテ
スト開発への統計的シミａ ｌ／ −Ｘ／ Ｗ ７の応
用Ｊ（Ｔｈｅ Ａｐｐｌｉｃａｔｉｏｎｏｆ Ｂｔａｔ
ｉｓｔｉｃａＩ Ｓｉｍｕｌａｔｉｏｎ ｔｏ Ａｕｔ
ｏｍａｔｅｄＡｎａｌｏｇ Ｔｅ５ｔ Ｄｅｖｅｌｏｐ
ｍｅｎｔ ）と雇する論文には統計回路シミ為し−ジ嘗
ンを利用し５回路設計あるいはテスト仕様作成を行う報
告がなされている。すなわち設計した回路に統計回路シ
ミａレージ冒ンを施し、得られた出力値を基にした設計
回路素子定数等の変更、あるいは出力として観測すると
テスト効率の向上する対象を選択する等の手法に統計回
路シミエレーシ冒ンが有効であると主張している。これ
は、半導体プロセスは１時々刻々と変化する性質のもの
であり従って物理量である回路素子定数も常に変動して
おり、統計回路シミエレーシ１ンがこの点を考慮したシ
ミエレーシ璽ンであるからである。
Ｉ）ｉ）５１５〜５１７）における「自動アナログテ
スト開発への統計的シミａ ｌ／ −Ｘ／ Ｗ ７の応
用Ｊ（Ｔｈｅ Ａｐｐｌｉｃａｔｉｏｎｏｆ Ｂｔａｔ
ｉｓｔｉｃａＩ Ｓｉｍｕｌａｔｉｏｎ ｔｏ Ａｕｔ
ｏｍａｔｅｄＡｎａｌｏｇ Ｔｅ５ｔ Ｄｅｖｅｌｏｐ
ｍｅｎｔ ）と雇する論文には統計回路シミ為し−ジ嘗
ンを利用し５回路設計あるいはテスト仕様作成を行う報
告がなされている。すなわち設計した回路に統計回路シ
ミａレージ冒ンを施し、得られた出力値を基にした設計
回路素子定数等の変更、あるいは出力として観測すると
テスト効率の向上する対象を選択する等の手法に統計回
路シミエレーシ冒ンが有効であると主張している。これ
は、半導体プロセスは１時々刻々と変化する性質のもの
であり従って物理量である回路素子定数も常に変動して
おり、統計回路シミエレーシ１ンがこの点を考慮したシ
ミエレーシ璽ンであるからである。
一方、近年、デジタル回路およびアナログ回路の高集積
化、多機能化によるテスト仕様作成工数の増大が問題と
なりており、最近のＣＡＴ（ｃｏｍｐｕｔｅｒ Ａｉｄ
ｅｄ Ｔｅｓｔｉｎｇ ）の分野でも簡易な（以下余白
） テスト仕様の作成方式確立への要求が高まっている。
化、多機能化によるテスト仕様作成工数の増大が問題と
なりており、最近のＣＡＴ（ｃｏｍｐｕｔｅｒ Ａｉｄ
ｅｄ Ｔｅｓｔｉｎｇ ）の分野でも簡易な（以下余白
） テスト仕様の作成方式確立への要求が高まっている。
本発明の目的は、テストの対象となるリニアＩＣの回路
シミエレーシ冒ンの出力とサンプルＩＣの応答値とを簡
易にリニアＩＣテスタへ適用する方式を提供することに
ある。
シミエレーシ冒ンの出力とサンプルＩＣの応答値とを簡
易にリニアＩＣテスタへ適用する方式を提供することに
ある。
〔発明の概要〕
回路シミエレーシ冒ンの出力を簡易にリニアＩＣテスタ
へ適用する為に、本発明は、回路シミエレーシ曹ンを行
うシステムとリニアＩＣテストシステムの両システムに
共通な実行制御テーブルを設けたものである。このテー
ブルの記述を出来るだけ簡易に行うためには、実行制御
テーブルのリニアＩＣテスタのハードウェア依存性を取
除く必要がある。マトリクス形式のリレーを用い−るこ
とにより柔軟な信号源等の割り当てが可能となり、上記
問題点を解決できる。
へ適用する為に、本発明は、回路シミエレーシ曹ンを行
うシステムとリニアＩＣテストシステムの両システムに
共通な実行制御テーブルを設けたものである。このテー
ブルの記述を出来るだけ簡易に行うためには、実行制御
テーブルのリニアＩＣテスタのハードウェア依存性を取
除く必要がある。マトリクス形式のリレーを用い−るこ
とにより柔軟な信号源等の割り当てが可能となり、上記
問題点を解決できる。
以下、本発明の一実施例を図面を用いて説明する。
第１図はリニアＩＣテスタを用いたリニアＩＣのテスト
構成である。リニアＩＣテスタｌは、被測定対象である
リニアＩＣ３とリニアＩＣテスタ１とのインタフェース
であるソケットボード２に対して、信号の印加および観
測を行う。
構成である。リニアＩＣテスタｌは、被測定対象である
リニアＩＣ３とリニアＩＣテスタ１とのインタフェース
であるソケットボード２に対して、信号の印加および観
測を行う。
この観測値が、予め用意されている期待値範囲内であれ
ば、リニアＩＣは良品であり１期待値範囲外であれば不
良品となる。これらの実行制御処理は、マイクロコンビ
エータシステム５の実行制御プログラム７が、実行制御
テーブル１４を参照しつつ行う。
ば、リニアＩＣは良品であり１期待値範囲外であれば不
良品となる。これらの実行制御処理は、マイクロコンビ
エータシステム５の実行制御プログラム７が、実行制御
テーブル１４を参照しつつ行う。
次に、第２図により、この実行制御テーブル１４の構成
内容を説明する。ａ番目のテストステップを単位テスト
テーブル３１に示した。ｉｎの列は、ソケットボードの
外部信号線番号、ｂの列は印加電圧あるいは電流、Ｃの
列は観測対象属性指定（電流、電圧等）、ｄの列は期待
値範囲の上限、ｅの列は期待値範囲の下限、ｆの列は観
測値１ｇの列は良品（例えば＠）あるいは、不良品（例
えば１）の表示という内容である。
内容を説明する。ａ番目のテストステップを単位テスト
テーブル３１に示した。ｉｎの列は、ソケットボードの
外部信号線番号、ｂの列は印加電圧あるいは電流、Ｃの
列は観測対象属性指定（電流、電圧等）、ｄの列は期待
値範囲の上限、ｅの列は期待値範囲の下限、ｆの列は観
測値１ｇの列は良品（例えば＠）あるいは、不良品（例
えば１）の表示という内容である。
この実行制御テーブル１４のテスト前の状態すなわち初
期状態においては、ｆ列の観測値とｇ列の良品／不良品
表示は初期化されている。この状態からテストが開始さ
れるとして、第３図を用いて、実行制御プログラムの処
理手順を次に説明する。
期状態においては、ｆ列の観測値とｇ列の良品／不良品
表示は初期化されている。この状態からテストが開始さ
れるとして、第３図を用いて、実行制御プログラムの処
理手順を次に説明する。
処理４１は、ｂ列にて指定された信号を対応するソケッ
トボードの外部信号線に印加するものである。処理４２
は、０列にて指定のある属性を観測し、対応するｆ列に
その観測値を書込むものである。処理４３は、この観測
値が対応するｄ列の期待値範囲の上限以下およびｅ列の
期待値範囲の下限以上であるか判定し、範囲内ならば良
品、範囲外ならば不良品という表示を対応するｇ列に書
き込むものである。
トボードの外部信号線に印加するものである。処理４２
は、０列にて指定のある属性を観測し、対応するｆ列に
その観測値を書込むものである。処理４３は、この観測
値が対応するｄ列の期待値範囲の上限以下およびｅ列の
期待値範囲の下限以上であるか判定し、範囲内ならば良
品、範囲外ならば不良品という表示を対応するｇ列に書
き込むものである。
次に、第４図により前述の実行制御テーブル１４のす、
ｃ、ｄ、ｅの決定方式について説明する。ｂおよびＣは
リニアＩＣ３の入力と出力の仕様から人手で与える。本
決定方式の構成は、この状態を初期状態とする実行制御
テーブル１４、ソケットボード２とリニアＩＣ３をシミ
ュレーシ璽ン用にモデル化した被測定対象モデル１１、
回路シミユレータ１２およびシミエレーシ曹ンコントロ
ールプログラム１３カラ成る。
ｃ、ｄ、ｅの決定方式について説明する。ｂおよびＣは
リニアＩＣ３の入力と出力の仕様から人手で与える。本
決定方式の構成は、この状態を初期状態とする実行制御
テーブル１４、ソケットボード２とリニアＩＣ３をシミ
ュレーシ璽ン用にモデル化した被測定対象モデル１１、
回路シミユレータ１２およびシミエレーシ曹ンコントロ
ールプログラム１３カラ成る。
シミエレーシ冒ンコントロールプログラム１３は実行制
御テーブル１４のｂ列で指定されるところの印加信号を
被測定モデル１１に印加指定し、かつ、実行制御テーブ
ル１４の０列で指定されるところの観測対象属性を観測
指定して回路シミユレータ１２を起動する。起動された
回路シミユレータ１２は、被測定対象モデル１１に対し
、指定された値および、指定された属性を、各々、対応
するソケットボードの外部信号線に対して擬似的に入力
し、回路シミユレータで応答期待値を計算する。この時
、被測定モデル１１０回路規模が小さく、統計解析を行
なえる場合は統計解析を行なう。統計解析が処理時間が
長く適用困難な時はノミナル値の算出のみを行なう。こ
れらの応答期待値をシミエレーシ璽ンコントロールプロ
グラム１３に返す。シミュレーシ菖ンコントロールプロ
グラムは実行制御テーブルのｄ列、ｅ列の期待値範囲上
限と期待値範囲下限に回路シミーレータで求めた応答期
待値を書き込む。
御テーブル１４のｂ列で指定されるところの印加信号を
被測定モデル１１に印加指定し、かつ、実行制御テーブ
ル１４の０列で指定されるところの観測対象属性を観測
指定して回路シミユレータ１２を起動する。起動された
回路シミユレータ１２は、被測定対象モデル１１に対し
、指定された値および、指定された属性を、各々、対応
するソケットボードの外部信号線に対して擬似的に入力
し、回路シミユレータで応答期待値を計算する。この時
、被測定モデル１１０回路規模が小さく、統計解析を行
なえる場合は統計解析を行なう。統計解析が処理時間が
長く適用困難な時はノミナル値の算出のみを行なう。こ
れらの応答期待値をシミエレーシ璽ンコントロールプロ
グラム１３に返す。シミュレーシ菖ンコントロールプロ
グラムは実行制御テーブルのｄ列、ｅ列の期待値範囲上
限と期待値範囲下限に回路シミーレータで求めた応答期
待値を書き込む。
ただし、ノミナル値のみを求めた場合は、ｄ列とｅ列に
同一な値（ノミナル値）を書き込む。
同一な値（ノミナル値）を書き込む。
一方、第２図１４の実行制御テーブルのｄ列。
ｅ列が未記入の状態のものを第１図に示すリニアＩＣテ
スタへかけ、適当な数のサンプルＩＣの応答出力値を測
定する。各サンプルごとに第６図に示す測定結果テーブ
ル５１を第１図５で示すマイクロコンビ為−夕で作成す
る。測定結果テーブル５１のａ番目のテストステップの
ステップ測定結果テーブル５２のｓｎの列は、ソケット
ボードの外部信号線番号、ｂの列はリニアＩＣテスタに
よる観測結果値（応答出力値）である。
スタへかけ、適当な数のサンプルＩＣの応答出力値を測
定する。各サンプルごとに第６図に示す測定結果テーブ
ル５１を第１図５で示すマイクロコンビ為−夕で作成す
る。測定結果テーブル５１のａ番目のテストステップの
ステップ測定結果テーブル５２のｓｎの列は、ソケット
ボードの外部信号線番号、ｂの列はリニアＩＣテスタに
よる観測結果値（応答出力値）である。
なお、この観測を行なう時、第２図１４の実行制御テー
ブルのａ’、ｓｎ列、ｂ列、０列に基づいてサンプルＩ
Ｃヘテスタは入力、観測する。
ブルのａ’、ｓｎ列、ｂ列、０列に基づいてサンプルＩ
Ｃヘテスタは入力、観測する。
票３図に示す処理で求めた期待値範囲上限、下限が記入
しである実行制御テーブルと適当な数のサンプルＩＣに
対する第６図に示す測定結果テーブルとを基に統計処理
を行ない、リニアＩＣをテストする時に使用する実行制
御テーブル１４を作成する。すなわち、適当な数のサン
プルＩＣに対する測定結果テーブルの各テストステップ
の各ソケットボードの端子ごとに観測値の平均値９分散
等を求め、第３図の処理で求めた期待値範囲の上限、下
限値を適当な荷重をかけ、先に述べた平均値９分散を修
正する。この値を基にリニアＩＣをテストする時に使用
する実行制御テーブル１４の期待値範囲の上限、下限値
を求め記入する。
しである実行制御テーブルと適当な数のサンプルＩＣに
対する第６図に示す測定結果テーブルとを基に統計処理
を行ない、リニアＩＣをテストする時に使用する実行制
御テーブル１４を作成する。すなわち、適当な数のサン
プルＩＣに対する測定結果テーブルの各テストステップ
の各ソケットボードの端子ごとに観測値の平均値９分散
等を求め、第３図の処理で求めた期待値範囲の上限、下
限値を適当な荷重をかけ、先に述べた平均値９分散を修
正する。この値を基にリニアＩＣをテストする時に使用
する実行制御テーブル１４の期待値範囲の上限、下限値
を求め記入する。
最後に、実行制御テーブル１４を、リニアＩＣテスタ１
のハードウェア構成に非依存とする為のリニアＩＣテス
タ１の構成例を、第５図により説明する。Ｆ１〜ｎは、
電流駆動と電圧駆動の切替可能かつ、プログラマブルな
電源である。
のハードウェア構成に非依存とする為のリニアＩＣテス
タ１の構成例を、第５図により説明する。Ｆ１〜ｎは、
電流駆動と電圧駆動の切替可能かつ、プログラマブルな
電源である。
Ｓ１〜ｎは、電流測定と電工測定の切沓可能な測定器で
ある。これらのロケの電源とロケの測定器は、０行に列
のマトリクス形式の接点接続型リレー２１を介して、ソ
ケットボードのに本の外部信号線と自由に接続可能とな
っている。この様な構成にすれば、ｎ＞ｋである限りハ
ードウェアの構成を意識することなくソケットボードに
対し、信号の印加および観測が可能となり、ハードウェ
ア非依存の実行制御テーブル１４が実現可能となる。
ある。これらのロケの電源とロケの測定器は、０行に列
のマトリクス形式の接点接続型リレー２１を介して、ソ
ケットボードのに本の外部信号線と自由に接続可能とな
っている。この様な構成にすれば、ｎ＞ｋである限りハ
ードウェアの構成を意識することなくソケットボードに
対し、信号の印加および観測が可能となり、ハードウェ
ア非依存の実行制御テーブル１４が実現可能となる。
また、新たに別種のプログラマブルな信号源等をテスタ
に追加したい場合にも、これら信号線の出力波形の属性
を、実行制御テーブルに記述可能な表記を用意し、実行
制御プログラム７に解釈機能を設ければ、容易に実現可
能である。
に追加したい場合にも、これら信号線の出力波形の属性
を、実行制御テーブルに記述可能な表記を用意し、実行
制御プログラム７に解釈機能を設ければ、容易に実現可
能である。
以上、簡単な実行制御テーブル１４により、リニアＩＣ
のテストが可能な方式を説明した。本実施例に依れば、
シミニレ−ターを実際的に利用し半導体製造プロセスに
柔軟に対応したテスト構成が簡易に実現出来る。
のテストが可能な方式を説明した。本実施例に依れば、
シミニレ−ターを実際的に利用し半導体製造プロセスに
柔軟に対応したテスト構成が簡易に実現出来る。
本発明によれば、統計解析シミュレータの出力結果をテ
スト仕様とし、これを簡易に実テスタで利用出来ること
から、早期にテスト仕様を収束することが可能となる為
に、テスト工数の大幅な低減が可能である。
スト仕様とし、これを簡易に実テスタで利用出来ること
から、早期にテスト仕様を収束することが可能となる為
に、テスト工数の大幅な低減が可能である。
第１図は本発明の一実施例のリニアＩＣテストシステム
の構成図、第２図は、実行制御テーブル図、第３図は、
実行制御プログラムの処理手順図、第４図は、実行制御
テーブル決定構成図、第５図は、リニアＩＣテスタの内
部構成図！０第６図は、サンプルＩＣの測定結果テーブ
ル構成図である。 １・・・リニアＩＣテスタ ２・・・ソケットボード３
・・・リニアＩＣ ７・・・実行制御プログラム １４・・・実行制御テーブル ３１・・・巣位テストテーブル １１・・・被測定対象モデル １２・・・統計回路シミ島レータ 愼、３閏 第 １ 図 ４＋ １ −
の構成図、第２図は、実行制御テーブル図、第３図は、
実行制御プログラムの処理手順図、第４図は、実行制御
テーブル決定構成図、第５図は、リニアＩＣテスタの内
部構成図！０第６図は、サンプルＩＣの測定結果テーブ
ル構成図である。 １・・・リニアＩＣテスタ ２・・・ソケットボード３
・・・リニアＩＣ ７・・・実行制御プログラム １４・・・実行制御テーブル ３１・・・巣位テストテーブル １１・・・被測定対象モデル １２・・・統計回路シミ島レータ 愼、３閏 第 １ 図 ４＋ １ −
Claims (1)
- １、リニアＩＣのテストシステムと回路シミュレーショ
ンシステムとから成るシステムに於いて、共通な実行制
御テーブルを設けたことを特徴とするＩＣのテスト方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110385A JPS61269081A (ja) | 1985-05-24 | 1985-05-24 | Ｉｃのテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110385A JPS61269081A (ja) | 1985-05-24 | 1985-05-24 | Ｉｃのテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269081A true JPS61269081A (ja) | 1986-11-28 |
Family
ID=14534463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60110385A Pending JPS61269081A (ja) | 1985-05-24 | 1985-05-24 | Ｉｃのテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010127720A (ja) * | 2008-11-26 | 2010-06-10 | Toyota Motor Corp | 動特性検査装置 |
-
1985
- 1985-05-24 JP JP60110385A patent/JPS61269081A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010127720A (ja) * | 2008-11-26 | 2010-06-10 | Toyota Motor Corp | 動特性検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828700B2 (ja) | 集積多重チャンネルアナログテスト装置のアーキテクチャ | |
| JPH03116383A (ja) | ロジック回路デザインシミュレーションシステム及びロジック回路スモールデザインインクレメントのシミュレーション方法 | |
| US6038520A (en) | Method and apparatus for application's specific testing of assembled circuits | |
| JPS61269081A (ja) | Ｉｃのテスト方式 | |
| CN114002583A (zh) | 基于集成电路自动测试系统的图样编辑工具和方法 | |
| EP0150260A2 (en) | Method for sensing and simulating digital logic states | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| EP0150258A2 (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| JP3162316B2 (ja) | 電子回路テスト用システム | |
| JP2591071B2 (ja) | Ｌｓｉテストシステム | |
| JPH02121039A (ja) | 計算機システムの負荷予測シミュレーション方式 | |
| JP2539055B2 (ja) | 集積回路試験装置 | |
| EP0184088A3 (en) | Expert system | |
| JP3145283B2 (ja) | Ｉｃ試験装置のレジスタデータ書込み方式 | |
| JP2002016118A (ja) | 半導体パラメトリック試験装置 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JPH0244269A (ja) | Ｌｓｉの故障解析方式 | |
| US6618838B1 (en) | Method and apparatus for processing an output of a design tool | |
| JPH07319950A (ja) | テストシステム | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPH01165978A (ja) | 半導体テスターのパターン発生器 | |
| JPH0721531B2 (ja) | Ｌｓｉテスタ | |
| JPH0989989A (ja) | 半導体装置の試験装置及び試験方法 | |
| Rollinson et al. | A mechanism for automating database interface design, based on extended ER modelling | |
| JPS62262107A (ja) | エミユレ−タ用ｐｉｏシミユレ−タ装置 |