JPS61266973A - バ−ンイン試験機用チエツク装置 - Google Patents
バ−ンイン試験機用チエツク装置Info
- Publication number
- JPS61266973A JPS61266973A JP60108334A JP10833485A JPS61266973A JP S61266973 A JPS61266973 A JP S61266973A JP 60108334 A JP60108334 A JP 60108334A JP 10833485 A JP10833485 A JP 10833485A JP S61266973 A JPS61266973 A JP S61266973A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- comparator
- signal
- output
- testing machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
この発明はＩＣデバイスを試験するためのダイナミック
バーンイン試験機のチェック装置であって、検査基準用
のＩＣデバイスを設け、基準出力と試験機の出力を比較
することによって試験機が正常動作しているか否か判定
する。このチェック装置は小型かつ簡素化されており、
試験機のバーンインソケットに順次装着してチェックす
ることができる。
バーンイン試験機のチェック装置であって、検査基準用
のＩＣデバイスを設け、基準出力と試験機の出力を比較
することによって試験機が正常動作しているか否か判定
する。このチェック装置は小型かつ簡素化されており、
試験機のバーンインソケットに順次装着してチェックす
ることができる。
本発明はバーンイン試験機（加速度試験機）用のチェッ
ク装置に関し、特にダイナミックバーンイン試験機が正
常に動作しているか否かをチェックするチェック装置に
関する。
ク装置に関し、特にダイナミックバーンイン試験機が正
常に動作しているか否かをチェックするチェック装置に
関する。
〔従来の技術及び発明が解決しようとする問題点〕一般
に、ＩＣデバイスは、市場出荷前に不良品を選別するた
めに恒温恒湿槽において加速度試験を行い初期不良品を
除外している。このような試験機は一般にバーンイン試
験機と称され、所定の温度と湿度に設定された恒温恒湿
槽内に被検査ＩＣデバイスを置き、単に一定電圧を印加
してスタティックに試験する方法と、クロック信号のみ
を与えて試験する方法と、クロック信号及びその他の入
力信号を与えてデバイスを動作させる試験方法とが行わ
れている。３番目の方法はデバイスを構成するトランジ
スタを実際動作させながら加速１度試験を行うために、
通常ダイナミックバーンイン試験と称し、その装置をグ
イナミツクバーンイン試験機と称する。
に、ＩＣデバイスは、市場出荷前に不良品を選別するた
めに恒温恒湿槽において加速度試験を行い初期不良品を
除外している。このような試験機は一般にバーンイン試
験機と称され、所定の温度と湿度に設定された恒温恒湿
槽内に被検査ＩＣデバイスを置き、単に一定電圧を印加
してスタティックに試験する方法と、クロック信号のみ
を与えて試験する方法と、クロック信号及びその他の入
力信号を与えてデバイスを動作させる試験方法とが行わ
れている。３番目の方法はデバイスを構成するトランジ
スタを実際動作させながら加速１度試験を行うために、
通常ダイナミックバーンイン試験と称し、その装置をグ
イナミツクバーンイン試験機と称する。
ダイナミックバーンイン試験の目的は、上述の如く被検
査ＩＣデバイスに逐次入力信号を供給し、デバイスを動
作させながらバーインを実施する。
査ＩＣデバイスに逐次入力信号を供給し、デバイスを動
作させながらバーインを実施する。
しかしながら、何らかの原因によって試験機が故障した
場合には、当然、正常な入力信号が被検査ＩＣデバイス
に供給されなくなり、デバイスは正常であっても期待ど
おりの動作をしなくなって不良として選別されてしまう
ことになる。このように、試験機は常に正常動作してい
なければならないが、従来、これをチェックするための
簡便で精度の高いダイナミックバーンイン試験機用のチ
ェック装置は提案されていない。
場合には、当然、正常な入力信号が被検査ＩＣデバイス
に供給されなくなり、デバイスは正常であっても期待ど
おりの動作をしなくなって不良として選別されてしまう
ことになる。このように、試験機は常に正常動作してい
なければならないが、従来、これをチェックするための
簡便で精度の高いダイナミックバーンイン試験機用のチ
ェック装置は提案されていない。
〔問題点を解決するための手段および作用〕本発明は上
述の問題点を解消したダイナミックバーンイン試験機用
のチェック装置であワて、試験機の設計開発の初期段階
においては試験機の評価を可能とし、試験機の実際運用
段階においては試験機の故障の発見と定期的なチェック
を可能にするチェック装置を提供することにあり、その
手段は、被検査ＩＣデバイスを試験するバーンイン試験
機用のチェック装置であって、該バーンイン試験機から
発生される人力信号に基づいて、基準となる正常動作を
示す信号を出力する基準用ｒｃデバイスと、該バーンイ
ン試験機から発生される出力期待信号と該基準用ＩＣデ
バイスから発生される基準信号とを比較するコンパレー
タと、該コンパレータの比較タイミングを設定するコン
パレータイネイブル発生回路と、該コンパレータの比較
結果に基づいて判定し表示する判定回路とを具備するこ
とを特徴とする。
述の問題点を解消したダイナミックバーンイン試験機用
のチェック装置であワて、試験機の設計開発の初期段階
においては試験機の評価を可能とし、試験機の実際運用
段階においては試験機の故障の発見と定期的なチェック
を可能にするチェック装置を提供することにあり、その
手段は、被検査ＩＣデバイスを試験するバーンイン試験
機用のチェック装置であって、該バーンイン試験機から
発生される人力信号に基づいて、基準となる正常動作を
示す信号を出力する基準用ｒｃデバイスと、該バーンイ
ン試験機から発生される出力期待信号と該基準用ＩＣデ
バイスから発生される基準信号とを比較するコンパレー
タと、該コンパレータの比較タイミングを設定するコン
パレータイネイブル発生回路と、該コンパレータの比較
結果に基づいて判定し表示する判定回路とを具備するこ
とを特徴とする。
第１図は本発明に係るチェック装置の一実施例ブロック
図であり、基本的にチェック装置ｌはダイナミックバー
ンイン試験機２の被検査ＩＣデバイス用のソケットに接
続され試験機２からの所定の信号によって、試験機２が
正常か否か判定する。
図であり、基本的にチェック装置ｌはダイナミックバー
ンイン試験機２の被検査ＩＣデバイス用のソケットに接
続され試験機２からの所定の信号によって、試験機２が
正常か否か判定する。
この実施例はデバイスの入力ピンと出力ピンが分れてい
る場合である。チェック装置ｌは予めＩＣテスターによ
り選択された正常に動作する基準用ＩＣデバイス１１と
、試験機２の出力期待信号とデバイス１１の基準出力と
を比較するコンパレータ１２と、コンパレータ１２の時
間的な比較タイミングの基準を発生するコンパレータイ
ネイブル発生回路１３と、コンパレータ１２の結果に基
づいて試験機２が正常か否か判定し表示する判定回路１
４を具備する。
る場合である。チェック装置ｌは予めＩＣテスターによ
り選択された正常に動作する基準用ＩＣデバイス１１と
、試験機２の出力期待信号とデバイス１１の基準出力と
を比較するコンパレータ１２と、コンパレータ１２の時
間的な比較タイミングの基準を発生するコンパレータイ
ネイブル発生回路１３と、コンパレータ１２の結果に基
づいて試験機２が正常か否か判定し表示する判定回路１
４を具備する。
試験機２は、チェック装置１のデバイス１１に供給する
テスト信号を発生する入力信号発生回路２１と、チェッ
ク装置１のコンパレータ１２に供給する出力期待信号を
発生する出力信号発生回路２２を具備する。但し、この
発生回路２２は後述するように発生回路２１に包含され
る場合もある。
テスト信号を発生する入力信号発生回路２１と、チェッ
ク装置１のコンパレータ１２に供給する出力期待信号を
発生する出力信号発生回路２２を具備する。但し、この
発生回路２２は後述するように発生回路２１に包含され
る場合もある。
ここで、出力期待信号は、入力信号の供給された被検査
ＩＣデバイスが正常動作した場合に被検査ＩＣデバイス
から出力されるべき信号を示す。
ＩＣデバイスが正常動作した場合に被検査ＩＣデバイス
から出力されるべき信号を示す。
チェック装置１°には前述の如く選別された基準用デバ
イス１１が設けられ、試験機２からの入力信号により動
作し、デバイス１１からは基準となる出力信号がコンパ
レータ１２に出力される。この基準出力信号と出力期待
信号とをコンパレータ１２にて比較し、試験機２が正常
動作しているか否か判定回路１４にて判定する。両方の
出力を比較するタイミングはコンパレータイネイブル発
生回路１３にて適当なタイミングにて設定され発生され
る。この発生回路１３は試験機２の側に設けることもで
きる。
イス１１が設けられ、試験機２からの入力信号により動
作し、デバイス１１からは基準となる出力信号がコンパ
レータ１２に出力される。この基準出力信号と出力期待
信号とをコンパレータ１２にて比較し、試験機２が正常
動作しているか否か判定回路１４にて判定する。両方の
出力を比較するタイミングはコンパレータイネイブル発
生回路１３にて適当なタイミングにて設定され発生され
る。この発生回路１３は試験機２の側に設けることもで
きる。
第２図は本発明に係るチェック装置の他の実施例ブロッ
ク図である。この実施例はデバイスの入出力ピンが一体
の場合である。チェック装置１は入出力を選択するスリ
ーステートバッファ１０と、前述と同様に基準用ＩＣデ
バイスと、コンパレータ１２と、コンパレータイネイブ
ル発生回路１３と、判定回路１４を具備する。スリース
テートバッファ１０は、コンパレータ１２が両方の出力
を比較しているときは入力信号を遮断するために設けら
れる。これはそのまま入力信号を与えると正確な比較が
できないからである。試験機２には入出力信号発生回路
２３が設けられる。
ク図である。この実施例はデバイスの入出力ピンが一体
の場合である。チェック装置１は入出力を選択するスリ
ーステートバッファ１０と、前述と同様に基準用ＩＣデ
バイスと、コンパレータ１２と、コンパレータイネイブ
ル発生回路１３と、判定回路１４を具備する。スリース
テートバッファ１０は、コンパレータ１２が両方の出力
を比較しているときは入力信号を遮断するために設けら
れる。これはそのまま入力信号を与えると正確な比較が
できないからである。試験機２には入出力信号発生回路
２３が設けられる。
第３図は第２図装置の具体的回路例である。
試験機２には入出力信号発生回路２３に接続されたバー
ンインソケットアダプタ２４が設けられ被検査バーンイ
ン装置に装着できるようになっている。従って本発明に
よるチェック装置をバーンインソケットに順次装着する
ことにより実装状態で直接チェックすることができる。
ンインソケットアダプタ２４が設けられ被検査バーンイ
ン装置に装着できるようになっている。従って本発明に
よるチェック装置をバーンインソケットに順次装着する
ことにより実装状態で直接チェックすることができる。
スリーステートバッファ１０、コンパレータ１２、コン
パレータイネイブル発生回路１３、判定回路１４はいず
れも所定のＬＳＩによって構成されている。判定結果は
ＬＥＤにより表示されるようになっている。
パレータイネイブル発生回路１３、判定回路１４はいず
れも所定のＬＳＩによって構成されている。判定結果は
ＬＥＤにより表示されるようになっている。
第３図回路の動作を以下に詳細に説明する。
ＩＣデバイス１１にデータを入力する際はスリステート
コントロール信号Ｓ、がハイとなり、インバータ■ｖの
出力がローとなる。スリステートバッファ１０はそのイ
ネイブル端子Ｅの入力がローのときに動作する。従って
、バーンインソケットアダプタ２４側からの信号がスリ
ステートバッファ１０を介してＩＣデバイス１１に供給
される。
コントロール信号Ｓ、がハイとなり、インバータ■ｖの
出力がローとなる。スリステートバッファ１０はそのイ
ネイブル端子Ｅの入力がローのときに動作する。従って
、バーンインソケットアダプタ２４側からの信号がスリ
ステートバッファ１０を介してＩＣデバイス１１に供給
される。
コンパレータ１２で比較を行う場合には、スリーステー
トコントロール信号ＳＩはローとなり、その結果、スリ
ーステートバッファ１０のイネイブル端子Ｅはハイとな
り、その出力はハイインピーダンスとなる。従って、バ
ーンインソケットアダプタ２４側のデータ＆１８ビット
分（ＤＩ＋０２）と、ｔＣデバイス１１側のデータ線８
ビツト分（Ｄ３＋０４）のデータ線は切り離される。こ
れは、比較を行うときにはＩＣデバイス１１からデータ
が出力され、バーンインソケットアダプタ２４例の信号
と衝突するのを防止するためである。
トコントロール信号ＳＩはローとなり、その結果、スリ
ーステートバッファ１０のイネイブル端子Ｅはハイとな
り、その出力はハイインピーダンスとなる。従って、バ
ーンインソケットアダプタ２４側のデータ＆１８ビット
分（ＤＩ＋０２）と、ｔＣデバイス１１側のデータ線８
ビツト分（Ｄ３＋０４）のデータ線は切り離される。こ
れは、比較を行うときにはＩＣデバイス１１からデータ
が出力され、バーンインソケットアダプタ２４例の信号
と衝突するのを防止するためである。
コンパレータ１２内は２つの４ビツトマグニチエードコ
ンパレータ！２ａおよび１２ｂにより構成され、コンパ
レータ１２ａと１２ｂではそれぞれ、ソケットアダプタ
側の４ビットデータＡ０〜Ａ、とＩＣデバイス側のデー
タＢｏ＝Ｂａとを比較する。
ンパレータ！２ａおよび１２ｂにより構成され、コンパ
レータ１２ａと１２ｂではそれぞれ、ソケットアダプタ
側の４ビットデータＡ０〜Ａ、とＩＣデバイス側のデー
タＢｏ＝Ｂａとを比較する。
コンパレータ１２ｂにおいて Ａ＝Ｂ 、コンパレー
タ１２ａにおいて Ａ＝Ｂ ならばコンパレータ１２
ａの出力Ｏはローとなる。
タ１２ａにおいて Ａ＝Ｂ ならばコンパレータ１２
ａの出力Ｏはローとなる。
尚、ＮＯＲの出力は以下の条件が成立したときにハイと
なる。即ち、リセット信号Ｒ１が解除されたときにＩＣ
デバイスが動作モードであることを示す動作モード信号
Ｍ、がローであるとき、コンパレータイネイブル発生回
路１３のバイステーブルラッチＬＡはその出力をローと
する。即ち、スリーステート信号Ｓ＋がロー（即ち、バ
ッファ１０の出力がハイインピーダンス）で、コンパレ
ータ１２の出力がＡ＝Ｂを示しくローを示し）、かつ動
作モードでランチＬＡの出力がローであるときにＮＯＨ
の出力はハイとなる。ＮＯＨの出力は出力タイミング信
号に同期してＪ−にフリップフロップ（ＦＦ）に取り込
まれる。このＪ−Ｋ ＦＦのクリヤはクリヤスイッチＳ
Ｗをオンすることにより行われる。尚、１００〜１３９
はＩＣデバイスのアドレスを制御するアドレスコントロ
ール信号、Ｓ２は出力タイミング信号である。
なる。即ち、リセット信号Ｒ１が解除されたときにＩＣ
デバイスが動作モードであることを示す動作モード信号
Ｍ、がローであるとき、コンパレータイネイブル発生回
路１３のバイステーブルラッチＬＡはその出力をローと
する。即ち、スリーステート信号Ｓ＋がロー（即ち、バ
ッファ１０の出力がハイインピーダンス）で、コンパレ
ータ１２の出力がＡ＝Ｂを示しくローを示し）、かつ動
作モードでランチＬＡの出力がローであるときにＮＯＨ
の出力はハイとなる。ＮＯＨの出力は出力タイミング信
号に同期してＪ−にフリップフロップ（ＦＦ）に取り込
まれる。このＪ−Ｋ ＦＦのクリヤはクリヤスイッチＳ
Ｗをオンすることにより行われる。尚、１００〜１３９
はＩＣデバイスのアドレスを制御するアドレスコントロ
ール信号、Ｓ２は出力タイミング信号である。
本発明によれば、小型かつ簡素化された構成によりダイ
ナミックバーンイン試験機のバーンインソケットに装着
してチェックができるので、試験機の不具合によるＩＣ
デバイス不良選別もれを未然に防止することができる。
ナミックバーンイン試験機のバーンインソケットに装着
してチェックができるので、試験機の不具合によるＩＣ
デバイス不良選別もれを未然に防止することができる。
第１図は本発明に係るチェック装置の一実施例ブロック
図、 第２図は本発明に係るチェック装置の他の実施例フロッ
ク図、および 第３図は第２図装置の具体的回路例である。 （符号の説明） １・・・チェック装置、 ２・・・バーンイン試験機、 １０・・・スリーステートバッファ、 １１・・・基準用ＩＣデバイス、 １２・・・コンパレータ、 １３・・・コンパレータイネイブル発生回路、１４・・
・判定回路、 ２１・・・入力信号発生回路、 ２２・・・出力信号発生回路、 ２３・・・入出力信号発生回路、 ２４・・・バーンインソケットアダプタ。
図、 第２図は本発明に係るチェック装置の他の実施例フロッ
ク図、および 第３図は第２図装置の具体的回路例である。 （符号の説明） １・・・チェック装置、 ２・・・バーンイン試験機、 １０・・・スリーステートバッファ、 １１・・・基準用ＩＣデバイス、 １２・・・コンパレータ、 １３・・・コンパレータイネイブル発生回路、１４・・
・判定回路、 ２１・・・入力信号発生回路、 ２２・・・出力信号発生回路、 ２３・・・入出力信号発生回路、 ２４・・・バーンインソケットアダプタ。
Claims (1)
- １、被検査ＩＣデバイスを試験するバーンイン試験機用
のチェック装置であって、該バーンイン試験機から発生
される入力信号に基づいて、基準となる正常動作を示す
信号を出力する基準用ＩＣデバイスと、該バーンイン試
験機から発生される出力期待信号と該基準用ＩＣデバイ
スから発生される基準信号とを比較するコンパレータと
、該コンパレータの比較タイミングを設定するコンパレ
ータイネイブル発生回路と、該コンパレータの比較結果
に基づいて判定し表示する判定回路とを具備するバーン
イン試験機用チェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108334A JPS61266973A (ja) | 1985-05-22 | 1985-05-22 | バ−ンイン試験機用チエツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108334A JPS61266973A (ja) | 1985-05-22 | 1985-05-22 | バ−ンイン試験機用チエツク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61266973A true JPS61266973A (ja) | 1986-11-26 |
Family
ID=14482057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60108334A Pending JPS61266973A (ja) | 1985-05-22 | 1985-05-22 | バ−ンイン試験機用チエツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61266973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011247754A (ja) * | 2010-05-27 | 2011-12-08 | Advantest Corp | 試験装置及び診断方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58163048A (ja) * | 1982-03-23 | 1983-09-27 | Oki Electric Ind Co Ltd | 内部信号チエツク機能付集積回路 |
| JPS5914772A (ja) * | 1982-07-15 | 1984-01-25 | Nakagawa Tekkosho:Kk | 魚骨の精選方法及び装置 |
-
1985
- 1985-05-22 JP JP60108334A patent/JPS61266973A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58163048A (ja) * | 1982-03-23 | 1983-09-27 | Oki Electric Ind Co Ltd | 内部信号チエツク機能付集積回路 |
| JPS5914772A (ja) * | 1982-07-15 | 1984-01-25 | Nakagawa Tekkosho:Kk | 魚骨の精選方法及び装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011247754A (ja) * | 2010-05-27 | 2011-12-08 | Advantest Corp | 試験装置及び診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279996B2 (en) | Method of functionality testing for a ring oscillator | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| JPS61266973A (ja) | バ−ンイン試験機用チエツク装置 | |
| TWI612318B (zh) | 用以控制測試器之半導體檢驗裝置 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JPH0664125B2 (ja) | スプリアス信号の自動的抑制を伴う回路内検査方法 | |
| JP2006170663A (ja) | Ｌｓｉ、スキャンパステスト用テストパターン生成方法、ｌｓｉ検査方法およびマルチチップモジュール | |
| JP2002139551A (ja) | 半導体試験装置 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP4817646B2 (ja) | カスタムｉｃ検証装置および検証方法 | |
| JP3180108B2 (ja) | Ｉｃ評価装置 | |
| JPH06109809A (ja) | 半導体集積回路の試験装置 | |
| JP3187002B2 (ja) | 論理回路および論理回路の制御方法 | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| JP4644966B2 (ja) | 半導体試験方法 | |
| JP2006064607A (ja) | Ｉｃテスタ | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JPH11295389A (ja) | ディジタル部品実装試験装置 | |
| JPH07146330A (ja) | バーンイン試験装置 | |
| JPH05281307A (ja) | 半導体回路 | |
| JPH08313598A (ja) | Ｉｃ試験装置 | |
| JPH1090360A (ja) | Ｌｓｉ端子のショート／オープン検査装置 | |
| JPS6280568A (ja) | 印刷配線基板 |