JP2006170663A

JP2006170663A - Ｌｓｉ、スキャンパステスト用テストパターン生成方法、ｌｓｉ検査方法およびマルチチップモジュール

Info

Publication number: JP2006170663A
Application number: JP2004360180A
Authority: JP
Inventors: Takuya Kobayashi; 拓也小林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-12-13
Filing date: 2004-12-13
Publication date: 2006-06-29
Anticipated expiration: 2024-12-13
Also published as: US20060125466A1; US7263640B2; JP4167217B2

Abstract

【課題】電源制御機能や電源遮断機能を有するＬＳＩの電源制御機能や電源遮断機能も含めた検査を行うことができるＬＳＩ、スキャンパステスト用テストパターン生成方法、ＬＳＩ検査方法およびマルチチップモジュールを提供する。
【解決手段】ＬＳＩ中の電源制御または電源遮断信号用のレジスタ１１９，１２０を専用チェーンとし、制御信号を外部から任意に制御可能かつその状態を容易にモニター可能とした。また、スキャンパステスト用テストパターン生成方法では、電源制御用または電源遮断用のレジスタ１１９，１２０の制御をするために、電源制御用または電源遮断用のレジスタ値と制御される電源との関係をオプションとして入れることで、ＬＳＩの電源制御機能や電源遮断機能も考慮したパターンの作成を可能とした。
【選択図】図１

Description

本発明は、ＬＳＩ（Large Scale Integrated Circuit）、スキャンパステスト用テストパターン生成方法、ＬＳＩ検査方法およびマルチチップモジュール、特に、電源制御機能または電源遮断機能を有するＬＳＩの検査方法および構造化検査手法を用いた検査用パターンの自動生成方法に関する。

近年、ＬＳＩの検査は、パターン生成が容易なスキャンパステストやパターンをＬＳＩ内部で発生するＢＩＳＴ（Burn In Stress Test）等の構造化検査を用いることが一般的となっており、これらの手法は、例えば下記記載の非特許文献１等に記載されている。
Miron Abrabmovici、他２名、"DIGITAL SYSTEMS AND TESTABLE DESIGN"、IEEE Press

しかしながら、上記従来のＬＳＩの構造化テスト手法にあっては、ＬＳＩに供給される電源がテスト開始からテスト終了まで一定の電圧であることを前提としたものであり、近年増加してきた電源制御機能や電源遮断機能を有するＬＳＩの電源制御機能や電源遮断機能も含めた検査は行えないという事情があった。

本発明は、上記従来の事情に鑑みてなされたものであって、電源制御機能や電源遮断機能を有するＬＳＩの電源制御機能や電源遮断機能も含めた検査を行うことができるＬＳＩ、スキャンパステスト用テストパターン生成方法、ＬＳＩ検査方法およびマルチチップモジュールを提供することを目的としている。

本発明のＬＳＩは、電源端子と、グランド端子とを備え、電源制御機能または電源遮断機能を有するＬＳＩであって、スキャンチェーンとして接続され、電源制御情報を保持可能なレジスタと、前記レジスタに供給するクロック信号を制御可能なゲート回路と、前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、スキャン信号を入力可能なスキャンイン端子と、前記スキャン信号を出力可能なスキャンアウト端子とを備え、構造化テスト時、前記制御信号が外部から供給され、前記スキャン信号がモニターされること特徴とする。

この構成によれば、電源制御または電源遮断信号用のレジスタを専用チェーンとし、制御信号を外部から任意に制御してその状態をモニターすることにより、ＬＳＩの電源制御機能や電源遮断機能も含めた検査を行うことができる。

また、本発明のスキャンパステスト用テストパターン生成方法は、電源端子と、グランド端子とを備え、電源制御機能または電源遮断機能を有するＬＳＩのスキャンパステスト用テストパターン生成方法であって、電源制御用または電源遮断用レジスタに前記ＬＳＩの電源制御情報を格納させて前記電源制御機能または電源遮断機能をテストするテストパターンを作成することを特徴とする。

この構成によれば、電源制御用または電源遮断用レジスタを制御するために、電源制御用または電源遮断用のレジスタ値と制御される電源との関係をオプションとして入れることで、ＬＳＩの電源制御機能や電源遮断機能も考慮したパターンの作成が可能となる。

また、本発明のＬＳＩ検査方法は、電源端子と、グランド端子と、スキャンチェーンとして接続され電源制御情報を保持可能なレジスタと、前記レジスタに供給するクロック信号を制御可能なゲート回路と、前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、スキャン信号を入力可能なスキャンイン端子と、前記スキャン信号を出力可能なスキャンアウト端子とを備えるＬＳＩの検査方法であって、前記ＬＳＩの電源制御機能または電源遮断機能を検査するテストパターンに基づき、前記ＬＳＩを電源制御状態または電源遮断状態で検査することを特徴とする。

この構成によれば、上記のテストパターン生成方法で生成したテストパターンを用いることにより、電源制御状態または電源遮断状態のＬＳＩの検査を容易に行うことができる。

また、本発明のＬＳＩ検査方法は、構造化テスト時に、前記電源制御情報に対応する期待値を検出することにより前記ＬＳＩの検査を行うことを特徴とする。

この構成によれば、ＬＳＩ検査時、電源制御信号用レジスタを任意に制御してＬＳＩの電源への要求状態を設定し、ＬＳＩ外部からの電源供給をそのレジスタ値に応答させることにより、構造化テスト時に任意の電源供給を設定してＬＳＩの検査を実施することが可能となる。

また、本発明のＬＳＩ検査方法は、前記電源端子および前記グランド端子に接続され、前記ＬＳＩへ電源供給可能な電源と、前記スキャンイン端子に接続され、前記スキャン信号を供給可能な信号ドライバと、前記スキャンアウト端子に接続され、前記スキャン信号を検出可能な信号コンパレータとを備えるＬＳＩ検査装置を有することを特徴とする。

また、本発明のＬＳＩ検査方法は、前記電源端子および前記グランド端子に接続され、前記ＬＳＩへ電源供給可能な電源供給モジュールと、前記電源供給モジュールと前記ＬＳＩを実装するＬＳＩ検査用ボードと、前記電源供給モジュールへ電源供給可能な電源と、前記スキャンイン端子に接続され、前記スキャン信号を供給可能な信号ドライバと、前記スキャンアウト端子に接続され、前記スキャン信号を検出可能な信号コンパレータとを備えるＬＳＩ検査装置とを有することを特徴とする。

また、本発明のＬＳＩは、電源制御または電源遮断のための電源制御モジュールを備え、構造化テスト時に、前記電源制御モジュールを制御することにより、電源制御状態または電源遮断状態で検査可能なことを特徴とする。

また、本発明のマルチチップモジュールは、電源端子と、グランド端子と、スキャンチェーンとして接続され電源制御情報を保持可能なレジスタと、前記レジスタに供給するクロック信号を制御可能なゲート回路と、前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、スキャン信号を入力可能なスキャンイン端子と、前記スキャン信号を出力可能なスキャンアウト端子とを備えるＬＳＩと、前記ＬＳＩに対する電源制御または電源遮断のための電源供給モジュールとが一つのパッケージに実装されたマルチチップモジュールであって、構造化テスト時に、前記マルチチップモジュール内の前記電源制御モジュールを制御することにより、前記ＬＳＩを電源制御状態または電源遮断状態で検査可能なことを特徴とする。

以上説明したように、本発明のＬＳＩ、スキャンパステスト用テストパターン生成方法、ＬＳＩ検査方法およびマルチチップモジュールによれば、電源制御または電源遮断信号用のレジスタを専用チェーンとし、制御信号を外部から任意に制御してその状態をモニターすることにより、ＬＳＩの電源制御機能や電源遮断機能も含めた検査を行うことができる。

以下、本発明を実施するための最良の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１にかかるＬＳＩを表すブロック図である。同図において、１０１は電源制御機能または電源遮断機能を有するＬＳＩ、１０２は前記ＬＳＩ１０１中の第一のブロック、１０３は前記ＬＳＩ１０１中の第二のブロック、１０４は前記第一のブロック１０２に供給する電源の電源端子、１０５は前記第二のブロック１０３に供給する電源の電源端子、１０６はＬＳＩのグランド端子、１０７および１０８は前記ＬＳＩ１０１が、電源制御機能または電源遮断機能を用いた際に電源の異なる第一のブロック１０２と第二のブロック１０３との信号のやり取りを安定させるための第一の制御回路と第二の制御回路、１０９から１１１は前記第一のブロック１０２の回路の構造化テストのためのスキャンイン端子、１１２と１１３は前記第二のブロック１０３の回路の構造化テストのためのスキャンイン端子、１１４から１１６は前記第一のブロック１０２の回路の構造化テストのためのスキャンアウト端子、１１７と１１８は前記第二のブロック１０２の回路の構造化テストのためのスキャンアウト端子、１１９と１２０は電源制御や電源遮断機能を決定するためのレジスタ、１２１は前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の論理から前記第一の制御回路１０７と前記第二の制御回路１０８へ任意の信号値を伝播させるための組み合わせ回路、１２２は前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０を専用チェーンとしてスキャン化したときのスキャンイン端子、１２３は前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０を専用チェーンとしてスキャン化したときのスキャンアウト端子、１２４、１２５は前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の値を出力する出力端子、１２６は構造化テスト時のクロック端子、１２７は前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０へのクロック制御端子、１２８はクロック制御端子の値により、前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０へのクロックを停止するためのＡＮＤ回路である。

構造化テスト時、第一のブロック１０２および第二のブロック１０３はスキャンパステストにより検査が可能となる。このとき、電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０は他のレジスタとは別の専用のスキャンチェーンとして接続させる。これにより、前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０を外部から任意に制御する。また、他のフリップフロップが通常のスキャンパステストを行っているときにもデータを保持し、外部からクロック制御端子１２７を通してクロックを停止することができるようにＡＮＤ回路１２８を具備している。

図２は、本実施の形態におけるＬＳＩの構造化テスト時の状態を表すタイミングチャートである。構造化テスト用のクロック１２６は電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０以外のレジスタには常に入力される。クロック制御信号１２７が“１”の区間では、電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０にもクロックが入り、シフト動作によりレジスタ１１９および１２０に任意の値が設定される。クロック制御信号１２７を“０”にすると、電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０へのクロックが停止され、レジスタ１１９および１２０の値は保持され、その期間ＬＳＩは論理的に所望の電源制御状態または電源遮断状態に設定されることになる。この、レジスタ１１９および１２０の値が保持されている区間で、電源１０４および電源１０５をレジスタ１１９および１２０の値に応じた電圧に設定して検査を行えば、電源制御や電源遮断の状態にて検査を実施できる。

なお、本実施の形態では、ＬＳＩ１０１のブロックの数、電源の数、電源制御または電源遮断機能を決定するためのレジスタの数を２として説明したが、その数がいくつであっても本発明が有用であることはいうまでも無い。また、本実施の形態のタイミングチャートでは、レジスタ１１９，１２０の設定と状態保持がそれぞれ３通りある場合を示したが、何通りでも有用であることは言うまでも無い。また、ＡＮＤ回路１２７によりクロックを停止することができれば、ＯＲ回路等他の回路でも有用であることはいうまでもない。

（実施の形態２）
図３は、本発明の実施の形態２におけるスキャンパステスト用のテストパターン生成方法を示すフローチャートである。従来からテストパターン生成時に用いているネットリスト、テストモード、ライブラリといった回路情報（Ｓ３１）に加え、各ブロックの電源などの電源情報（Ｓ３２）や、電源制御や電源遮断機能を決定するためのレジスタのレジスタ値と電圧の関係、電源制御時の電圧、レジスタ値確定から電源制御電圧が安定するまでの時間（Ｓ３３）などのＬＳＩの電源制御情報を加味してテストパターンを生成（Ｓ３４）することで、同図のタイミングチャートのように電源制御または電源遮断機能を決定するためのレジスタのレジスタ値を設定および保持する制御を行い、各時間における電源電圧の情報を得ることで、電源遮断または電源制御を検査可能なテストパターンを生成することが可能となる（Ｓ３５）。

（実施の形態３）
図４は、本発明の実施の形態３における電源制御機能または電源遮断機能を持つＬＳＩの検査方法を示すブロック図である。同図のようにテストパターンは大きく入力パターンと期待値とに別れ、入力パターンには、電源電圧の情報も含まれている。このように、電源遮断や電源制御を検査可能なテストパターンを用い、各電源を制御しながらＬＳＩを検査することで、電源制御や電源遮断の状態でのＬＳＩの検査を実行できる。

（実施の形態４）
図５は、本発明の実施の形態４におけるＬＳＩ検査方法を示すブロック図である。同図では、前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０からの出力に応じて電圧を制御し印加する機構５０１を設ける。これにより、テストパターン中に電源等に関する情報が無くても、その時どきにレジスタ値、すなわちＬＳＩの要求する電源制御情報に応じて電源供給を行いながら検査を実施することができる。

（実施の形態５）
図６は、本発明の実施の形態５におけるＬＳＩ検査方法を表すブロック図である。同図において、６０１はＬＳＩ検査装置、６０２はＬＳＩ１０１をＬＳＩ検査装置６０１で測定するための検査ボードである。ＬＳＩ検査装置６０１の信号ドライバからＬＳＩ１０１への信号入力が行われ、ＬＳＩ１０１の信号出力はＬＳＩ検査装置６０１の信号コンパレータで比較される。ＬＳＩ１０１への電源供給はＬＳＩ検査装置６０１から行われ、グラウンドもＬＳＩ検査装置６０１に接続されている。ＬＳＩ１０１から出力される前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の値をＬＳＩ検査装置６０１にて判定し、その信号値に応答してＬＳＩ検査装置６０１からの供給電圧を行う。これにより、ＬＳＩ検査装置６０１を用いて構造化テストでの電源制御機能や電源遮断機能時の検査を実施することが可能となる。

（実施の形態６）
図７は、本発明の実施の形態６におけるＬＳＩ検査方法を表すブロック図である。同図において７０１は電源モジュールである。ここで、電源モジュール７０１は検査ボード６０２にＬＳＩ１０１と一緒に実装され、ＬＳＩ検査装置６０１から電源が供給されている。前記電源モジュール７０１からの電源出力はＬＳＩ１０１に供給されている。前記電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の出力が電源モジュール７０１に接続されており、レジスタ値により、所望の電源電圧をＬＳＩ１０１に供給することができる。これにより、ＬＳＩ検査装置を用いて構造化テストでの電源制御機能や電源遮断機能時の検査を実施することが可能となる。

なお、本実施の形態では電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の出力がダイレクトに電源モジュール７０１に取り込まれる場合について説明したが、ＬＳＩ１０１から電源モジュール７０１に対して、リードライト信号等のシーケンスを持った形でレジスタの情報が送られても構わないことは言うまでも無い。

（実施の形態７）
図８は、本発明の実施の形態７におけるＬＳＩを表すブロック図である。同図において、８０１はＬＳＩ、８０２はＬＳＩ８０１に具備された電源制御モジュールである。電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の出力が電源制御モジュール８０２に接続されており、そのレジスタ値から、各ブロックに所望の電源電圧が供給される。これにより、ＬＳＩ内部の電源制御モジュール８０２を制御して、構造化テストでの電源制御機能や電源遮断機能時の検査を実施することが可能となる。

なお、本実施の形態では電源制御モジュール８０２からＬＳＩ８０１の内部への電源供給はＬＳＩ内部の配線によるものとしているが、電源配線は一度ＬＳＩ８０１外部に出て、外部配線を介してから再びＬＳＩ８０１内部に入り、各ブロックに供給されても構わない。

また、本実施の形態では電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の出力がダイレクトに電源制御モジュール８０２に取り込まれる場合について説明したが、ＬＳＩ１０１から電源モジュールに対して、リードライト信号等のシーケンスを持った形でレジスタの情報が送られても構わないことは言うまでも無い。

（実施の形態８）
図９は、本発明の実施の形態８におけるマルチチップモジュールを表すブロック図である。同図において、９０１は本実施の形態におけるマルチチップモジュールである。マルチチップモジュール９０１は前記ＬＳＩ１０１と前記電源供給モジュール７０１とを同一のパッケージに実装している。ＬＳＩ１０１の電源制御や電源遮断機能を決定するためのレジスタ１１９、１２０の出力が電源供給モジュール７０１に接続されており電源供給モジュール７０１からＬＳＩ１０１の電源端子に、供給される電源が接続されている。

これにより、ＬＳＩ１０１と電源供給モジュール７０１とは実施の形態７と同様の動作が可能となり、電源供給モジュール７０１を制御しながら、ＬＳＩの電源制御機能や電源遮断機能を使用した検査が可能なマルチチップモジュール９０１を提供することが可能となる。

なお、本実施の形態ではマルチチップモジュール９０１はＬＳＩ１０１と電源供給モジュール７０１のみで構成されている例を説明したが、他のＬＳＩやモジュールが含まれるマルチチップモジュールでも有用なことは言うまでも無い。

本発明にかかるＬＳＩ、テストパターン生成方法、およびＬＳＩ検査方法は、電源制御または電源遮断信号用のレジスタを専用チェーンとし、制御信号を外部から任意に制御可能かつその状態を容易にモニター可能としたため、電源制御機能または電源遮断機能を有するＬＳＩの検査の際に、構造化テストを用いて、任意の電源制御や電源遮断を行いながら検査が可能となるため、従来準備していた電源制御機能や電源遮断機能を検査するための準備をなくすことができる。

本発明の実施の形態１における電源制御機能または電源遮断機能を持つＬＳＩの概略構成を示すブロック図本発明の実施の形態１におけるＬＳＩの構造化テスト時の状態を表すタイミングチャート本発明の実施の形態２におけるスキャンパステスト用のテストパターン生成方法を示すフローチャート本発明の実施の形態３における電源制御機能または電源遮断機能を持つＬＳＩの検査方法を示すブロック図本発明の実施の形態４における電源制御機能または電源遮断機能を持つＬＳＩの検査方法を示すブロック図本発明の実施の形態５において電源供給をＬＳＩ検査装置から行った場合の検査を示すブロック図本発明の実施の形態６において電源供給を検査ボードに実装した電源供給モジュールから行った場合の検査を示すブロック図本発明の実施の形態７における電源制御モジュールを具備したＬＳＩの検査を示すブロック図本発明の実施の形態８におけるマルチチップモジュールの検査を示すブロック図

符号の説明

１０１電源制御機能または電源遮断機能を有するＬＳＩ
１０２第一のブロック
１０３第二のブロック
１０４第一のブロックに供給する電源の電源端子
１０５第二のブロックに供給する電源の電源端子
１１９電源制御や電源遮断機能を決定するための第一のレジスタ
１２０電源制御や電源遮断機能を決定するための第二のレジスタ
６０１ＬＳＩ検査装置
６０２検査ボード
７０１電源供給モジュール
８０１電源制御モジュールを具備したＬＳＩ
８０２電源制御モジュール
９０１マルチチップモジュール

Claims

電源端子と、グランド端子とを備え、電源制御機能または電源遮断機能を有するＬＳＩであって、
スキャンチェーンとして接続され、電源制御情報を保持可能なレジスタと、
前記レジスタに供給するクロック信号を制御可能なゲート回路と、
前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、
スキャン信号を入力可能なスキャンイン端子と、
前記スキャン信号を出力可能なスキャンアウト端子とを備え、
構造化テスト時、前記制御信号が外部から供給され、前記スキャン信号がモニターされること特徴とするＬＳＩ。
電源端子と、グランド端子とを備え、電源制御機能または電源遮断機能を有するＬＳＩのスキャンパステスト用テストパターン生成方法であって、
電源制御用または電源遮断用レジスタに前記ＬＳＩの電源制御情報を格納させて前記電源制御機能または電源遮断機能をテストするテストパターンを作成することを特徴とするスキャンパステスト用テストパターン生成方法。
電源端子と、グランド端子と、スキャンチェーンとして接続され電源制御情報を保持可能なレジスタと、前記レジスタに供給するクロック信号を制御可能なゲート回路と、前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、スキャン信号を入力可能なスキャンイン端子と、前記スキャン信号を出力可能なスキャンアウト端子とを備えるＬＳＩの検査方法であって、
前記ＬＳＩの電源制御機能または電源遮断機能を検査するテストパターンに基づき、前記ＬＳＩを電源制御状態または電源遮断状態で検査することを特徴とするＬＳＩ検査方法。
請求項３記載のＬＳＩ検査方法であって、
構造化テスト時に、前記電源制御情報に対応する期待値を検出することにより前記ＬＳＩの検査を行うことを特徴とするＬＳＩ検査方法。
請求項４記載のＬＳＩ検査方法であって、
前記電源端子および前記グランド端子に接続され、前記ＬＳＩへ電源供給可能な電源と、
前記スキャンイン端子に接続され、前記スキャン信号を供給可能な信号ドライバと、
前記スキャンアウト端子に接続され、前記スキャン信号を検出可能な信号コンパレータとを備えるＬＳＩ検査装置を有することを特徴とするＬＳＩ検査方法。
請求項４記載のＬＳＩ検査方法において、
前記電源端子および前記グランド端子に接続され、前記ＬＳＩへ電源供給可能な電源供給モジュールと、
前記電源供給モジュールと前記ＬＳＩを実装するＬＳＩ検査用ボードと、
前記電源供給モジュールへ電源供給可能な電源と、
前記スキャンイン端子に接続され、前記スキャン信号を供給可能な信号ドライバと、
前記スキャンアウト端子に接続され、前記スキャン信号を検出可能な信号コンパレータとを備えるＬＳＩ検査装置とを有することを特徴とするＬＳＩ検査方法。
請求項１記載のＬＳＩであって、
電源制御または電源遮断のための電源制御モジュールを備え、
構造化テスト時に、前記電源制御モジュールを制御することにより、電源制御状態または電源遮断状態で検査可能なことを特徴とするＬＳＩ。
電源端子と、グランド端子と、スキャンチェーンとして接続され電源制御情報を保持可能なレジスタと、前記レジスタに供給するクロック信号を制御可能なゲート回路と、前記ゲート回路を制御する制御信号を入力可能なクロック制御端子と、スキャン信号を入力可能なスキャンイン端子と、前記スキャン信号を出力可能なスキャンアウト端子とを備えるＬＳＩと、前記ＬＳＩに対する電源制御または電源遮断のための電源供給モジュールとが一つのパッケージに実装されたマルチチップモジュールであって、
構造化テスト時に、前記マルチチップモジュール内の前記電源制御モジュールを制御することにより、前記ＬＳＩを電源制御状態又は電源遮断状態で検査可能なことを特徴とするマルチチップモジュール。