JPS6126478A - インバ−タのゲ−ト制御装置 - Google Patents
インバ−タのゲ−ト制御装置Info
- Publication number
- JPS6126478A JPS6126478A JP14716484A JP14716484A JPS6126478A JP S6126478 A JPS6126478 A JP S6126478A JP 14716484 A JP14716484 A JP 14716484A JP 14716484 A JP14716484 A JP 14716484A JP S6126478 A JPS6126478 A JP S6126478A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- interrupt
- inverter
- program
- gate control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術・分野〕
本発明は、マイクロコンピュータによりインバータのゲ
ート制御をおこなうインバータのゲート制御装置に関す
る。
ート制御をおこなうインバータのゲート制御装置に関す
る。
（発明の技術的背景とその問題点〕
近年、電力の相数または周波数を変える装置である交換
器の制御をマイクロコンピュータによりおこなうことが
多くなっている。特に電動機駆動用の可変電圧可変周波
数形インバータへのマイクロコンピュータの尋人は目ざ
ましいものがある。
器の制御をマイクロコンピュータによりおこなうことが
多くなっている。特に電動機駆動用の可変電圧可変周波
数形インバータへのマイクロコンピュータの尋人は目ざ
ましいものがある。
また、大型コンピュータ電源用の定電圧定周波数形イン
バータへのマイクロコンピュータの導入も行なわれつつ
あるが、このような定電圧定周波数形インバータのゲー
ト制御をマイクロコンピュータにて行なう場合には次の
ような問題が発生する。
バータへのマイクロコンピュータの導入も行なわれつつ
あるが、このような定電圧定周波数形インバータのゲー
ト制御をマイクロコンピュータにて行なう場合には次の
ような問題が発生する。
第５図にマイクロコンピュータによる、従来のインバー
タのゲート制御装置を示す。マイクロコンピュータ１に
発振器２から一定周波数のクロックパルスＣＰが与えら
れると、ゲート制御のためのプログラムがマイクロコン
ピュータ１により実行開始される。このゲート制御プロ
グラムの基本フローは、第６図に示すように、割込後所
定のゲートパターンをゲート回路３に出力する（ステン
プロ１）ものである。このようにゲート制御プログラム
はマイクロコンピュータ１への割込により動作するプロ
グラムである。−ｈ１マイクロコンピュータ１は他の処
理プログラムも実行するものであり、ゲート制御プログ
ラム以外に割込みプログラムがある。
タのゲート制御装置を示す。マイクロコンピュータ１に
発振器２から一定周波数のクロックパルスＣＰが与えら
れると、ゲート制御のためのプログラムがマイクロコン
ピュータ１により実行開始される。このゲート制御プロ
グラムの基本フローは、第６図に示すように、割込後所
定のゲートパターンをゲート回路３に出力する（ステン
プロ１）ものである。このようにゲート制御プログラム
はマイクロコンピュータ１への割込により動作するプロ
グラムである。−ｈ１マイクロコンピュータ１は他の処
理プログラムも実行するものであり、ゲート制御プログ
ラム以外に割込みプログラムがある。
一般に割込みプログラムは第８図に示すような動作をす
る。すなわち割込後、レジスタ類をレジスタブロックに
保存しくステップ８１）、その後割込許可しくステップ
８２）、ステップ８３で処理プログラムを実行した後、
レジスタ類をレジスタブロックから復帰させて（ステッ
プ８４）、割込みプログラムを終了する。このように割
込プログラムでは、割込みが受けつけられた後に割込ま
れた時点にお【ノるレジスタ類の内容をレジスタ保存ブ
ロックに保存して割込み許可されるまで他の割込みは受
けつけられない。このことは次のような問題を引き起こ
していた。
る。すなわち割込後、レジスタ類をレジスタブロックに
保存しくステップ８１）、その後割込許可しくステップ
８２）、ステップ８３で処理プログラムを実行した後、
レジスタ類をレジスタブロックから復帰させて（ステッ
プ８４）、割込みプログラムを終了する。このように割
込プログラムでは、割込みが受けつけられた後に割込ま
れた時点にお【ノるレジスタ類の内容をレジスタ保存ブ
ロックに保存して割込み許可されるまで他の割込みは受
けつけられない。このことは次のような問題を引き起こ
していた。
第９図に従来のゲート制御装置の動作タイムチャートを
示す。ここで第９図（Ａ）は発振器２の出力パルスＣＰ
を示し、第９図（Ｂ）は第７図のゲート制御プログラム
が実行処理中である期間を示し、第９図（Ｃ）は他の割
込みプログラムが実行処理中である期間を示している。
示す。ここで第９図（Ａ）は発振器２の出力パルスＣＰ
を示し、第９図（Ｂ）は第７図のゲート制御プログラム
が実行処理中である期間を示し、第９図（Ｃ）は他の割
込みプログラムが実行処理中である期間を示している。
なお、斜線部は割込み禁止期間を示し、この期間内に他
の割込みプログラムの割込みが入っても受は付【ノられ
ない。通常は発振器２の出力パルスＣＰがマイクロコン
ビ１−夕１に割込みパルスとして入ると、直ちにゲート
制御プｄグラムの実行が開始され、インバータ４のスイ
ッチングが行なわれる。ところが、時刻ｔ１１において
ゲート制御プログラム以外の割込みプログラムが先に受
けつけられたとすると、第９図（Ｃ）に示すようにこの
割込みプログラムの実行が開始される。したがって、こ
の割込みプログラムにより割込み許可される時刻ｔ１３
まで他の割込みが受けつけられない。このため、この割
込み禁止期間内の時刻ｔ１□において発振器２からクロ
ックパルスＣＰがマイクロコンピュータ１に入力された
としても受けつけられず、割込み許可される時刻ｔ１３
までゲート制御プログラムの実行が持たされることにな
る。割込み禁止区間の期間（１１３−１１１）はプロセ
ッサの処理速度やプログラムの構成によって異なるが最
大１００μｓ近くになることもある。ゲート制御プログ
ラムの実行が持たされるということはその時間だけイン
バータ４のスイッチング素子５ｕ−ｓｚのスイッチング
動作が遅れ、結果的には第１０図に示すよにインバータ
の出力電圧が一時的に変動することになり、問題であっ
た。特に、大型コンピュータの電源として使用される定
電圧定周波数形インバータの場合には大きな問題であっ
た。
の割込みプログラムの割込みが入っても受は付【ノられ
ない。通常は発振器２の出力パルスＣＰがマイクロコン
ビ１−夕１に割込みパルスとして入ると、直ちにゲート
制御プｄグラムの実行が開始され、インバータ４のスイ
ッチングが行なわれる。ところが、時刻ｔ１１において
ゲート制御プログラム以外の割込みプログラムが先に受
けつけられたとすると、第９図（Ｃ）に示すようにこの
割込みプログラムの実行が開始される。したがって、こ
の割込みプログラムにより割込み許可される時刻ｔ１３
まで他の割込みが受けつけられない。このため、この割
込み禁止期間内の時刻ｔ１□において発振器２からクロ
ックパルスＣＰがマイクロコンピュータ１に入力された
としても受けつけられず、割込み許可される時刻ｔ１３
までゲート制御プログラムの実行が持たされることにな
る。割込み禁止区間の期間（１１３−１１１）はプロセ
ッサの処理速度やプログラムの構成によって異なるが最
大１００μｓ近くになることもある。ゲート制御プログ
ラムの実行が持たされるということはその時間だけイン
バータ４のスイッチング素子５ｕ−ｓｚのスイッチング
動作が遅れ、結果的には第１０図に示すよにインバータ
の出力電圧が一時的に変動することになり、問題であっ
た。特に、大型コンピュータの電源として使用される定
電圧定周波数形インバータの場合には大きな問題であっ
た。
本発明は上記事情を考慮してなされたもので、マイクロ
コンピュータによりゲート制御をおこなう、インバータ
の制御装置において、インバータの出力電圧が変動する
ことのないインバータのゲート制御装置を提供すること
を目的とする。
コンピュータによりゲート制御をおこなう、インバータ
の制御装置において、インバータの出力電圧が変動する
ことのないインバータのゲート制御装置を提供すること
を目的とする。
この目的を達成するために本発明によるインバータのゲ
ート制御装置は、マイクロコンピュータへの基準パルス
により起動し、所定時間長のタイマ信号を出力するタイ
マ手段を備え、このタイマ信号に基づいて、前記マイク
ロコンピュータへの他の装置からの割込を所定期間禁止
することを特徴とする。
ート制御装置は、マイクロコンピュータへの基準パルス
により起動し、所定時間長のタイマ信号を出力するタイ
マ手段を備え、このタイマ信号に基づいて、前記マイク
ロコンピュータへの他の装置からの割込を所定期間禁止
することを特徴とする。
本発明の一実施例によるインバータのゲート制御装置を
第１図に示づ。マイクロコンピュータ１に発振器２から
一定周波数のクロックパルスＣＰが入力されると、ゲー
ト制御のためのプログラムがマイクロコンピュータ１に
より実行開始される。
第１図に示づ。マイクロコンピュータ１に発振器２から
一定周波数のクロックパルスＣＰが入力されると、ゲー
ト制御のためのプログラムがマイクロコンピュータ１に
より実行開始される。
このゲート制御プログラムは、ゲート回路３にゲートパ
ターンを出力し、インバータ４はこのゲートパターンに
より制御される。本実施例ではさらにタイマ５を有して
いる。このタイマ５は、マイクロコンピュータ１から、
プリセット値ＴＡＰが与えられると、計時を開始し、プ
リセット値ＴＡＰに相当する時間ＴＡ後にタイムアツプ
信号ＴＵを出力する。このタイムアツプ信号ＴＵはマイ
クロコンピュータ１に割込み信号として与えられる。
ターンを出力し、インバータ４はこのゲートパターンに
より制御される。本実施例ではさらにタイマ５を有して
いる。このタイマ５は、マイクロコンピュータ１から、
プリセット値ＴＡＰが与えられると、計時を開始し、プ
リセット値ＴＡＰに相当する時間ＴＡ後にタイムアツプ
信号ＴＵを出力する。このタイムアツプ信号ＴＵはマイ
クロコンピュータ１に割込み信号として与えられる。
ゲート回路３に与えられるゲートパターンは、第２図（
Ａ）に示すように、インバータ４のスイッチング素子５
ｕ−ｓｚのオンオフ状態をｒＯＪと「１」のパターンで
あられしたものである。ゲート回路３はこのゲートパタ
ーンに応じてスイッチング素子ＳＵ〜ＳＺに第２図（Ｂ
）のようなゲートパルスを出力する。この結果、第２図
（Ｃ）に示すように発振器２からクロックパルスＣＰが
発生ずる度にマイクロコンピュータ１からゲート回路３
に出力されるゲートパターンが第２図（Ａ）のように順
次変化していき、インバータ４のスイッチング素子ｓ
ｕ −’ｓ ｚが第２図（Ｂ）のようなスイッチングを
行なって、所望の出力電圧波形がインバータ４の出力に
得られる。
Ａ）に示すように、インバータ４のスイッチング素子５
ｕ−ｓｚのオンオフ状態をｒＯＪと「１」のパターンで
あられしたものである。ゲート回路３はこのゲートパタ
ーンに応じてスイッチング素子ＳＵ〜ＳＺに第２図（Ｂ
）のようなゲートパルスを出力する。この結果、第２図
（Ｃ）に示すように発振器２からクロックパルスＣＰが
発生ずる度にマイクロコンピュータ１からゲート回路３
に出力されるゲートパターンが第２図（Ａ）のように順
次変化していき、インバータ４のスイッチング素子ｓ
ｕ −’ｓ ｚが第２図（Ｂ）のようなスイッチングを
行なって、所望の出力電圧波形がインバータ４の出力に
得られる。
次に本実施例の動作を第３図、第４図、第５図を用いて
説明する。第３図は、ゲート制御プログラムのフローチ
ャートであり、第４図はマイクロコンピュータ１による
割込禁止プログラムのフローチャートであり、第５図（
Ａ）は発振器２の出力パルスＣＰを示し、第５図（Ｂ）
は第３図のゲート制御プログラムが実行処理中である期
間を示し、第５図（Ｃ）は他の割込みプログラムか実行
処理中である期間を示し、第５図（Ｄ）はゲート制御プ
ログラム以外の割込禁止期間を示している。
説明する。第３図は、ゲート制御プログラムのフローチ
ャートであり、第４図はマイクロコンピュータ１による
割込禁止プログラムのフローチャートであり、第５図（
Ａ）は発振器２の出力パルスＣＰを示し、第５図（Ｂ）
は第３図のゲート制御プログラムが実行処理中である期
間を示し、第５図（Ｃ）は他の割込みプログラムか実行
処理中である期間を示し、第５図（Ｄ）はゲート制御プ
ログラム以外の割込禁止期間を示している。
時刻ｔ。ｋＴおいて発振器２からクロックパルスＣＰが
マイクロコンピュータ１に出力されると、マイクロコン
ピュータ１は第３図のフローチャートに示すゲート制御
プログラムを実行開始する。
マイクロコンピュータ１に出力されると、マイクロコン
ピュータ１は第３図のフローチャートに示すゲート制御
プログラムを実行開始する。
まず、ステップ３１において、マイクロコンピュータ１
は第２図（Ａ）に示すようなゲートパターンをゲート回
路３に出力して、インバータ４のスイッチング素子５ｕ
−ｓｚをスイッチングさせる。次にステップ３２におい
てタイマ５に期間ＴＡに相当するプリセット値ＴＡＰを
出力する。このプリセット値ＴＡＰの出力に同期して、
タイマ５は計時を開始する。プリセット値ＴＡＰをタイ
マ５に出力するとその他の割込みプログラムの割込みを
許可する（ステップ３３）、これ以後は、他の割込みプ
グラムの割込みが入ると直ちに受は付けられ、実行さ、
れる。
は第２図（Ａ）に示すようなゲートパターンをゲート回
路３に出力して、インバータ４のスイッチング素子５ｕ
−ｓｚをスイッチングさせる。次にステップ３２におい
てタイマ５に期間ＴＡに相当するプリセット値ＴＡＰを
出力する。このプリセット値ＴＡＰの出力に同期して、
タイマ５は計時を開始する。プリセット値ＴＡＰをタイ
マ５に出力するとその他の割込みプログラムの割込みを
許可する（ステップ３３）、これ以後は、他の割込みプ
グラムの割込みが入ると直ちに受は付けられ、実行さ、
れる。
タイマ５にプリセット値ＴＡＰを出力してから時間ＴＡ
後の時刻ｔ２１において、タイマ５からタイムアツプ信
号ＴＵがマイクロコンピュータ１に割込み信号どして出
力される。すると、マイクロコンピュータ１は第４図の
フローチャートに示す割込み禁止プログラムを実行する
。割込み禁止プログラムではゲート制御プログラム以外
の割込みプログラムの割込みを禁止する。この結果、次
に発振器２からクロックパルスＣＰがマイクロコンピュ
ータ１に与えられ、再び第３図のプログラムが実行され
て他の割込みプログラムの割込みが許可されるまでの期
間、すなわち第５図（Ｄ）の斜線部の期間は他の割込み
プログラムの割込みは一切受けつけられない。したがっ
て、この割込み禁止期間内の例えば、第５図の時刻ｔ２
２に他の割込みプログラムの割込み信号が入力されても
受けつけられない。したがって時刻ｔ２３において発振
器２からクロックパルスＣＰがマイクロコンピュータ１
に入ると直ちにゲート制御プログラムが実行開始されて
、インバータ４のスイッチング素子５Ｕ−ＳＺのスイッ
チングが行なわれる。割込みが交番プつけられなかった
前述の割込みプログラムの実行処理はゲート制御プログ
ラムの実行後行なわれる。このように本実施例では、ゲ
ート制御プログラムが実行される予定の期間内は他のプ
ログラムの割込みが禁止され、ゲート制御プログラムが
割込後直ちに実行され遅れることはない。したがって出
力電圧が一時的に変動することはない。
後の時刻ｔ２１において、タイマ５からタイムアツプ信
号ＴＵがマイクロコンピュータ１に割込み信号どして出
力される。すると、マイクロコンピュータ１は第４図の
フローチャートに示す割込み禁止プログラムを実行する
。割込み禁止プログラムではゲート制御プログラム以外
の割込みプログラムの割込みを禁止する。この結果、次
に発振器２からクロックパルスＣＰがマイクロコンピュ
ータ１に与えられ、再び第３図のプログラムが実行され
て他の割込みプログラムの割込みが許可されるまでの期
間、すなわち第５図（Ｄ）の斜線部の期間は他の割込み
プログラムの割込みは一切受けつけられない。したがっ
て、この割込み禁止期間内の例えば、第５図の時刻ｔ２
２に他の割込みプログラムの割込み信号が入力されても
受けつけられない。したがって時刻ｔ２３において発振
器２からクロックパルスＣＰがマイクロコンピュータ１
に入ると直ちにゲート制御プログラムが実行開始されて
、インバータ４のスイッチング素子５Ｕ−ＳＺのスイッ
チングが行なわれる。割込みが交番プつけられなかった
前述の割込みプログラムの実行処理はゲート制御プログ
ラムの実行後行なわれる。このように本実施例では、ゲ
ート制御プログラムが実行される予定の期間内は他のプ
ログラムの割込みが禁止され、ゲート制御プログラムが
割込後直ちに実行され遅れることはない。したがって出
力電圧が一時的に変動することはない。
先の実施例では、タイマの計数期間中だけ他の割込みプ
ログラムの割込みを許可するようにしたが、タイマをク
ロックパルスが出力される直前から計数を開始するよう
にして、タイマの計数期間中地の割込みプログラムの割
込みを禁止するようにしてもよい。
ログラムの割込みを許可するようにしたが、タイマをク
ロックパルスが出力される直前から計数を開始するよう
にして、タイマの計数期間中地の割込みプログラムの割
込みを禁止するようにしてもよい。
なお、本発明は電動機駆動用のインバータにも適用可能
である。
である。
以上の通り本発明によればタイマ手段を付加することに
より、ゲート制御プログラムが持たされることなく寒行
でき、インバータ゛の出力電圧が変動ぜず一定電圧が実
現できる。
より、ゲート制御プログラムが持たされることなく寒行
でき、インバータ゛の出力電圧が変動ぜず一定電圧が実
現できる。
第１図は本発明の一実施例による、インバータのゲート
制ｉｌ＋装置のブロック図、 第２図は同ゲート制御装置のスイッチング動作を示すタ
イムチＶ−１−１ 第３図は同ゲート制御装置のゲート制御プログラムのフ
ローチャート、 第４図は同ゲート制御装置の割込み禁止プログラムのフ
ローチャート、 第５図は同ゲート制御装置の動作を示すタイムチャート
、 第６図は従来のインバータのゲート制御装置のブロック
図、 第７図は同ゲート制御装置のゲート制御プログラムのフ
ローチャート、 第８図一般の割込みプログラムのフローチャート、 第９図は同ゲート制御装置の動作を示すタイムチャート
・ 第１０図は同ゲート制御装置により制御されたインバー
タの出力電圧のタイムチャートである。 １・・・マイクロコンビコータ、２・・・発振器、３・
・・ゲート回路、４・・・インバータ、５・・・タイマ
、ＳＵ。 ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ・・・スイッチング素子
。 出願人代理人 猪 股 清 第１図 イ 党２区 嶌４図 尾５図
制ｉｌ＋装置のブロック図、 第２図は同ゲート制御装置のスイッチング動作を示すタ
イムチＶ−１−１ 第３図は同ゲート制御装置のゲート制御プログラムのフ
ローチャート、 第４図は同ゲート制御装置の割込み禁止プログラムのフ
ローチャート、 第５図は同ゲート制御装置の動作を示すタイムチャート
、 第６図は従来のインバータのゲート制御装置のブロック
図、 第７図は同ゲート制御装置のゲート制御プログラムのフ
ローチャート、 第８図一般の割込みプログラムのフローチャート、 第９図は同ゲート制御装置の動作を示すタイムチャート
・ 第１０図は同ゲート制御装置により制御されたインバー
タの出力電圧のタイムチャートである。 １・・・マイクロコンビコータ、２・・・発振器、３・
・・ゲート回路、４・・・インバータ、５・・・タイマ
、ＳＵ。 ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ・・・スイッチング素子
。 出願人代理人 猪 股 清 第１図 イ 党２区 嶌４図 尾５図
Claims (1)
- 【特許請求の範囲】 マイクロコンピュータにより、基準パルスに同期してゲ
ートパターンを変更し、インバータのゲート制御をおこ
なう、インバータのゲート制御装置において、 前記基準パルスにより起動し、所定時間長のタイマ信号
を出力するタイマ手段を備え、 このタイマ信号に基づいて、前記マイクロコンピュータ
への他の装置からの割込を所定期間禁止することを特徴
とする、インバータのゲート制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14716484A JPS6126478A (ja) | 1984-07-16 | 1984-07-16 | インバ−タのゲ−ト制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14716484A JPS6126478A (ja) | 1984-07-16 | 1984-07-16 | インバ−タのゲ−ト制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126478A true JPS6126478A (ja) | 1986-02-05 |
Family
ID=15424031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14716484A Pending JPS6126478A (ja) | 1984-07-16 | 1984-07-16 | インバ−タのゲ−ト制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126478A (ja) |
-
1984
- 1984-07-16 JP JP14716484A patent/JPS6126478A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005217B1 (ko) | 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 | |
| US5551044A (en) | Method and apparatus for interrupt/SMI# ordering | |
| JP3322893B2 (ja) | マイクロコンピュータ | |
| US5680593A (en) | Data processor having precise timer output | |
| JPS6126478A (ja) | インバ−タのゲ−ト制御装置 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JP2579081B2 (ja) | 禁止時間付競合調停方式 | |
| JPH08139575A (ja) | パルス出力回路 | |
| CN112416540A (zh) | 计时控制方法、装置及车辆 | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH07118926B2 (ja) | モ−タのデイジタル制御装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH09114540A (ja) | クロック発生装置 | |
| JPH0527991A (ja) | 電子処理装置 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP2903903B2 (ja) | マイクロコンピュータ | |
| JPS62285666A (ja) | 電力変換器の制御装置 | |
| JP2004055084A (ja) | メモリ制御回路 | |
| JPS6163111A (ja) | デイジタルｐｌｌ回路 | |
| JP3149864B2 (ja) | 処理回数保証回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPH0540642A (ja) | マイクロコンピユータ | |
| JPS59114644A (ja) | プログラム起動制御方式 |