JP2579081B2 - 禁止時間付競合調停方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、最優先の処理要求を処
理する禁止時間付競合調停方式に関するものである。

【０００２】

【従来の技術】従来、複数の処理要求を制御する回路
は、同時に処理要求が複数発生した場合、それぞれの要
求に対して優先順位を決めて処理を行ったり、あるいは
優先順位を順次変化させて処理を行うようにしていた。

【０００３】

【発明が解決しようとする課題】このため、例えば図３
の（イ）の回路構成のもとで、図３の（ロ）に示すよう
な処理を行った場合、定期的に発生する処理要求信号Ｒ
Ｑ Ａが不定期的な処理要求信号ＲＱ Ｂの処理が終了
していないうちに発生した場合、最優先の処理要求信号
ＲＱ Ａ（ここでは処理要求Ａ２）の処理を行えないと
いう問題があった。以下図３の回路および動作を説明す
る。

【０００４】図３の（イ）において、処理要求信号ＲＱ
Ａ、ＲＱ Ｂは処理を要求する信号であり、処理実行
中信号Ａ ＣＹＣ、Ｂ ＣＹＣは処理要求信号ＲＱ
Ａ、ＲＱ Ｂの処理を実行中の信号であり、リセット信
号−ＲＳＴ Ａ ＣＹＣ、−ＲＳＴ Ｂ ＣＹＣはリセ
ットする信号を表わす。

【０００５】この図３の（イ）の回路によれば、処理要
求信号ＲＱ Ａあるいは処理要求信号ＲＱ Ｂのうちの
速く処理要求したものの処理を開始して処理が終了する
まで、次の処理を受け付けない。

【０００６】図３の（ロ）において、処理要求信号ＲＱ
Ａは最優先の処理要求であって、定期的に発生する処
理であり、処理時間ｔＡを要するものである。処理要求
信号ＲＱ Ｂは不定期に発生する処理であり、処理時間
ｔＢを要するものである。

【０００７】今、図示タイミングで、最優先の定期的な
処理要求信号ＲＱ ＡがＡ１、Ａ２、Ａ３・・・という
ように発生し、不定期な処理要求信号ＲＱ ＢがＢ１とし
て発生する。第１番目に発生した定期的なＡ１を図３の
（イ）の処理要求信号ＲＱ Ａとして受け付けて処理時間
ｔＡを要して処理を行い、第２番目に発生した不定期の
Ｂ１を図３の（イ）の処理要求信号ＲＱ Ｂとして受け
付けて処理時間ｔＢを要して処理を行う。しかし、この
第２番目のＲＱ Ｂの処理を終了した時点では、既に最優
先のＡ２が発生しており、この最優先のＡ２を処理し得
ないという問題がある。

【０００８】本発明は、最優先に処理する処理要求の前
後に要求禁止時間ｔＮＢを設定し、他の処理要求をこの
時間帯で受け付けないようにし、定期的な最優先の処理
要求を確実に処理することを目的としている。

【０００９】

【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、処理実行
中信号発生回路１は、処理要求を受け付けて処理実行中
信号を送出するものである。

【００１０】禁止時間発生回路２は、最優先の定期的な
処理要求をもとに禁止時間２１を発生し、他の処理実行
中信号発生回路１が処理要求を受付けることを禁止する
ものである。

【００１１】

【作用】本発明は、図１に示すように、処理実行中信号
発生回路１が最優先の定期的な処理要求を受け付けて処
理実行中信号を送出したことに対応して、禁止時間発生
回路２がこの定期的な処理要求があった時間を基点に所
定時間前から所定時間後の禁止時間２１を発生して他の
処理実行中信号発生回路１に通知し、この他の処理実行
中信号発生回路１がこの禁止時間２１の間、他の処理要
求の受付を禁止するようにしている。

【００１２】従って、最優先に処理する処理要求の前後
に禁止時間ｔＮＢを設定し、他の処理要求をこの時間帯
で受け付けないようにすることにより、定期的な最優先
の処理要求を待ちなく、確実に最優先に処理することが
可能となる。

【００１３】

【実施例】次に、図１および図２を用いて本発明の実施
例の構成および動作を順次詳細に説明する。

【００１４】図１において、処理実行中信号発生回路１
は、処理要求に対応して設け、処理要求信号を排他的に
受け付けて処理実行中信号（例えばＡ ＣＹＣ）を発生
する回路である。この処理実行中信号発生回路１は、禁
止時間発生回路２から禁止時間２１の信号の通知を受け
たときは、処理要求信号の受付を禁止するようにしてい
る。

【００１５】禁止時間発生回路２は、最優先の定期的な
処理要求を確実に受け付けられるように禁止時間２１を
発生し、他の処理実行中信号発生回路１が処理要求を受
付けることを禁止するものである。この禁止時間２１
は、定期的な処理要求を受け付けた時間を基点に、他の
処理要求（例えばＲＱ Ｂ）が処理を行うに必要な時間
ｔＢだけ前の時間から、当該優先的に処理を行う処理要
求（例えばＲＱ Ａ）が処理を行うに必要な時間ｔＡ経
過までの時間である。

【００１６】処理要求信号は、処理を要求する信号であ
る。ここでは、ＲＱ Ａが最優先の定期的な処理要求で
あって、ＲＱ Ｂが不定期的な処理要求である。処理実
行中信号は、処理要求を受け付け、処理を実行中の信号
である。Ａ ＣＹＣが処理要求信号ＲＱ Ａ、Ｂ ＣＹ
Ｃが処理要求信号ＲＱ Ｂに対応するものである。

【００１７】リセット信号は、処理要求を受け付けて処
理を開始し、処理が終了したときに、処理実行中信号を
リセットするための信号である。次に、図１の（ロ）を
用いて、図１の（イ）の構成の動作を説明する。ここ
で、処理要求信号ＲＱ Ａが最優先の定期的な処理要求
信号であり、処理要求信号ＲＱ Ｂが非定期的な処理要
求信号である。また、処理要求信号ＲＱ Ａに対する処
理要求信号ＲＱ Ｂの禁止時間２１を図示ｔＮＢとす
る。

【００１８】（１） 処理要求信号ＲＱ Ａ（最優先の
定期的な信号）の第１番目のＡ１を、図１の処理実行中
信号発生回路（Ａ）１が受け付け、処理実行中信号Ａ
ＣＹＣを出力し、図示外の処理部が処理を開始する。所
定クロック数経過（例えば３クロック経過）後にリセッ
ト信号を処理実行中信号発生回路（Ａ）１に入力し、処
理実行中信号Ａ ＣＹＣをリセットする。これにより、
処理要求信号ＲＱ Ａの第１番目のＡ１の処理を終了す
る。

【００１９】（２） 続いて処理要求信号ＲＱ Ｂ（非
定期的な信号）を、ここでは禁止時間ｔＮＢを経過後し
ていたので図１の処理実行中信号発生回路（Ｂ）１が受
け付け、処理実行中信号Ｂ ＣＹＣを出力し、図示外の
処理部が処理を開始する。所定クロック数経過（例えば
３クロック経過）後にリセット信号を処理実行中信号発
生回路（Ｂ）１に入力し、処理実行中信号Ｂ ＣＹＣを
リセットする。これにより、処理要求信号ＲＱ Ｂの第
１番目のＢ１の処理を終了する。

【００２０】（３） この（２）の処理を開始する際
に、処理要求信号ＲＱ Ｂが禁止信号ｔＮＢ内であった
場合、即ち最優先の定期的な処理要求ＲＱ Ａの前にｔ
Ｂ（処理要求信号ＲＱ Ｂが処理を実行するために必要
な時間）だけの時間内から処理要求ＲＱ Ａの後にｔＡ
（処理要求信号ＲＱ Ａが処理を実行するために必要な
時間）内のときは、当該処理要求信号ＲＱ Ｂの処理開
始を禁止し、この禁止時間２１が経過した後に実行開始
する。

【００２１】以上のように、禁止時間２１として、最優
先の定期的な処理要求信号（ここではＲＱ Ａ）の前に
時間ｔＢから後に時間ｔＡを定め、この禁止時間２１内
のときに他の処理要求（ここではＲＱ Ｂ）の受付を禁
止することにより、最優先の定期的に処理要求を確実に
受け付けて処理を行うことが可能となる。

【００２２】図２は、本発明の１実施例構成・動作説明
図を示す。ここで、ＲＱ Ａは、最優先の定期的な処理
要求信号である。ＲＱ Ｂは、非定期的な処理要求信号
である。

【００２３】Ａ ＣＹＣはＲＱ Ａの処理実行中信号で
ある。Ｂ ＣＹＣはＲＱ Ｂの処理実行中信号である。
−ＲＳＴ Ａ ＣＹＣはＡ ＣＹＣのリセット信号であ
る。

【００２４】−ＲＳＴ Ｂ ＣＹＣはＢ ＣＹＣのリセ
ット信号である。禁止時間信号は、ＲＱ Ａが入力する
時間帯について他の処理要求信号、ここではＲＱ Ｂの
受け付けを禁止する信号である。

【００２５】プログラマブルカウンタ２２は、禁止時間
信号を生成するプログラマブルなカウンタである。禁止
時間信号は、最優先の定期的なＲＱ Ａが入力された時
間を基点に、この基点から前に他の処理要求であるＲＱ
Ｂの処理に必要な時間ｔＢから、この基点の後に当該
ＲＱ Ａの処理に必要な時間ｔＡまでの時間帯である。

【００２６】Ｄ−ＦＦ（１）は、ＲＱ−Ａをクロックに
同期して取込んで“１”のＡ ＣＹＣを出力し、処理終
了時に通知されたリセット信号−ＲＳＴ Ａ ＣＹＣで
リセットしてＡ ＣＹＣを“０”にするものである。

【００２７】Ｄ−ＦＦ（２）は、ＲＱ−Ｂをクロックに
同期して取込んで“１”のＢ ＣＹＣを出力し、処理終
了時に通知されたリセット信号−ＲＳＴ Ｂ ＣＹＣで
リセットしてＢ ＣＹＣを“０”にするものである。

【００２８】次に、図２の（ロ）のタイムチャートを用
いて図２の（イ）の回路の動作を説明する。 は、最優先の定期的な処理要求信号ＲＱ Ａが入力
（発生）発生する。

【００２９】は、で処理要求信号ＲＱ Ａが入力し
たことに対応して、図２の（イ）のＤ−ＦＦ（１）がこ
れを取り込み、“１”の処理実行中信号Ａ ＣＹＣを出力
し、図示外の処理部が処理を開始する。

【００３０】は、図示外の処理部から処理が次のクロ
ックで終了するので、リセットするためのリセット信号
−ＲＳＴ Ａ ＣＹＣをインバータを介して図２の
（イ）のＤ−ＦＦ（１）に入力する。

【００３１】は、でリセット信号−ＲＳＴ Ａ Ｃ
ＹＣが入力されたことに対応して、次のクロックで処理
実行中信号Ａ ＣＹＣを“０”にし、ＲＱ Ａに対する
一連の処理を終了する。

【００３２】は、非同期の処理要求信号ＲＱ Ｂが
の同じ時間に入力されたが、禁止時間であったため、待
たされ、処理要求信号ＲＱ Ａの処理が終了した時点の
当該のときに、図２の（イ）のＤ−ＦＦ（２）が処理
実行中信号Ｂ ＣＹＣを“１”にする。

【００３３】は、図示外の処理部から処理が次のクロ
ックで終了するので、リセットするためのリセット信号
−ＲＳＴ Ｂ ＣＹＣをインバータを介して図２の
（イ）のＤ−ＦＦ（２）に入力する。

【００３４】は、でリセット信号−ＲＳＴ Ｂ Ｃ
ＹＣが入力されたことに対応して、次のクロックで処理
実行中信号Ｂ ＣＹＣを“０”にし、ＲＱ Ｂに対する
一連の処理を終了する。

【００３５】以下同様に、’、’、’、’、
’、’、’の順序で次の処理要求を受け付けて処
理を行う。ここで、図２の（イ）のプログラマブルカウ
ンタ２２に最優先の定期的な処理要求（ここではＲＱ
Ａ）以外の処理要求（ここではＲＱ Ｂ）が処理を行う
に必要な時間ｔＢを設定することにより、任意の処理要
求に対応する禁止時間２１を生成し、最優先の定期的な
処理要求を確実に受け付けて処理を行うことが可能とな
る。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
最優先に処理する処理要求の前後に禁止時間ｔＮＢを設
定し、他の処理要求をこの時間帯で受け付けないように
する構成を採用しているため、定期的な最優先の処理要
求を待ちなく、確実に最優先に処理することができる。
これにより、 （１） 従来方式では定期的に処理要求を発生し、しか
もその要求を最優先に処理を実行するような制御ができ
なかったが、本発明により、その制御を行うことが可能
となった。

【００３７】（２） また、プログラマブルカウンタ２
２を用いることにより、多種多用な処理時間を要する処
理要求に対しても容易に対処することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の１実施例構成・動作説明図である。

【図３】従来技術の説明図である。

【符号の説明】 １：処理実行中信号発生回路 ２：禁止時間発生回路 ２１：禁止時間 ２２：プログラマブルカウンタ ｔＮＢ：禁止時間 ｔＡ：処理要求ＲＱ Ａの実行に要する時間 ｔＢ：処理要求ＲＱ Ｂの実行に要する時間

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 最優先の処理要求を処理する禁止時間付
   競合調停方式において、 処理要求を受け付けて処理実行中信号を送出する処理実
   行中信号発生回路（１）を、受け付ける処理要求の数だ
   け設けると共に、 最優先の処理要求をもとに禁止時間（２１）を発生し、
   他の処理実行中信号発生回路（１）が処理要求を受付け
   ることを禁止する禁止時間発生回路（２）とを備え、 最優先の定期的な処理要求を上記処理実行中信号発生回
   路（１）が受け付けて処理実行中信号を送出すると共
   に、禁止時間発生回路（２）がこの定期的な処理要求が
   あった時間を基点に所定時間前から所定時間後の禁止時
   間（２１）を発生して他の処理実行中信号発生回路
   （１）が他の処理要求の受付を禁止するように構成した
   ことを特徴とする禁止時間付競合調停方式。