JP2000076183A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JP2000076183A JP2000076183A JP10248455A JP24845598A JP2000076183A JP 2000076183 A JP2000076183 A JP 2000076183A JP 10248455 A JP10248455 A JP 10248455A JP 24845598 A JP24845598 A JP 24845598A JP 2000076183 A JP2000076183 A JP 2000076183A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic circuit
- request
- bus arbitration
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 複数の論理回路から同時にバス使用要求が発
生した場合でも、各論理回路の要求を順番に実行し、要
求が完全にアボートされることを防ぐことができるバス
調停回路を提供すること。 【解決手段】 アクセス権をどの論理回路に与えるかを
決定するステート選択回路５と、アクセス決定情報を格
納するステータスレジスタ６とを備え、複数の論理回路
からの同時要求に対しては、アクセス権を特定の論理回
路に連続して与えることなく、該アクセス権をどの論理
回路に与えるかを決定する。
生した場合でも、各論理回路の要求を順番に実行し、要
求が完全にアボートされることを防ぐことができるバス
調停回路を提供すること。 【解決手段】 アクセス権をどの論理回路に与えるかを
決定するステート選択回路５と、アクセス決定情報を格
納するステータスレジスタ６とを備え、複数の論理回路
からの同時要求に対しては、アクセス権を特定の論理回
路に連続して与えることなく、該アクセス権をどの論理
回路に与えるかを決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のバス使用要
求に対して、所定の優先順位による調停を行うバス調停
回路に関するものである。
求に対して、所定の優先順位による調停を行うバス調停
回路に関するものである。
【０００２】
【従来の技術】従来のバス調停回路は、複数の論理回路
から同時にバス使用要求が発生した場合には、所定の順
に設定されている優先順位に従ってアクセス権をどの論
理回路に与えるかを決定し、アクセス権を獲得すること
のできた論理回路が要求を完了してから、次の要求をし
ている論理回路にアクセス権が移行されていた。
から同時にバス使用要求が発生した場合には、所定の順
に設定されている優先順位に従ってアクセス権をどの論
理回路に与えるかを決定し、アクセス権を獲得すること
のできた論理回路が要求を完了してから、次の要求をし
ている論理回路にアクセス権が移行されていた。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
従来のバス調停回路では、優先順位の高い論理回路がバ
ス使用要求を出し続けている限り、その論理回路がバス
へのアクセス権を持ち続けるため、他の論理回路は、そ
の期間まったくバスへアクセスすることができず、アク
セス権が開放されるまで待たされることになるので、要
求からアクセスするまでの期間に制限がある論理回路
（例えば固定ウェイトアクセスマイコン）では要求がア
ボートされてしまい、再要求を行うという処理が必要と
なる。一般に再要求を行うという処理は、その論理回路
のシステムが無限ループに陥ることを回避するために回
数や、時間などで制限されており、この再要求の制限を
超えてアクセス権が獲得できなかった場合には、その要
求は処理されることなく完全にアボートされてしまうと
いう問題があった。
従来のバス調停回路では、優先順位の高い論理回路がバ
ス使用要求を出し続けている限り、その論理回路がバス
へのアクセス権を持ち続けるため、他の論理回路は、そ
の期間まったくバスへアクセスすることができず、アク
セス権が開放されるまで待たされることになるので、要
求からアクセスするまでの期間に制限がある論理回路
（例えば固定ウェイトアクセスマイコン）では要求がア
ボートされてしまい、再要求を行うという処理が必要と
なる。一般に再要求を行うという処理は、その論理回路
のシステムが無限ループに陥ることを回避するために回
数や、時間などで制限されており、この再要求の制限を
超えてアクセス権が獲得できなかった場合には、その要
求は処理されることなく完全にアボートされてしまうと
いう問題があった。
【０００４】本発明は、上記のような従来の問題点を解
決するためになされたもので、各論理回路から同時にバ
ス使用要求が発生した場合でも、各論理回路の要求を順
番に実行し、要求が完全にアボートされることを防ぐこ
とができるバス調停回路を提供することを目的とする。
決するためになされたもので、各論理回路から同時にバ
ス使用要求が発生した場合でも、各論理回路の要求を順
番に実行し、要求が完全にアボートされることを防ぐこ
とができるバス調停回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の請求項１にかか
るバス調停回路は、複数の論理回路からバス使用要求信
号が入力され、所定の優先順位によるバス使用の調停を
行なうバス調停回路において、上記複数の論理回路から
のバス使用要求信号と、ステータスレジスタの出力とに
基づいて、アクセス権をどの論理回路に与えるかを動作
クロック毎に決定し、アクセス決定情報を上記ステータ
スレジスタに出力するステート選択回路と、上記アクセ
ス決定情報を格納するステータスレジスタとを備え、上
記ステート選択回路が、上記複数の論理回路からの同時
要求に対しては、アクセス権を特定の論理回路に連続し
て与えることなく、該アクセス権をどの論理回路に与え
るかを決定するものとしたものである。
るバス調停回路は、複数の論理回路からバス使用要求信
号が入力され、所定の優先順位によるバス使用の調停を
行なうバス調停回路において、上記複数の論理回路から
のバス使用要求信号と、ステータスレジスタの出力とに
基づいて、アクセス権をどの論理回路に与えるかを動作
クロック毎に決定し、アクセス決定情報を上記ステータ
スレジスタに出力するステート選択回路と、上記アクセ
ス決定情報を格納するステータスレジスタとを備え、上
記ステート選択回路が、上記複数の論理回路からの同時
要求に対しては、アクセス権を特定の論理回路に連続し
て与えることなく、該アクセス権をどの論理回路に与え
るかを決定するものとしたものである。
【０００６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。 実施の形態１．図１は、本発明の実施の形態１によるバ
ス調停回路を含む装置の構成を示すブロック図である。
本装置は、バス調停回路１、論理回路２、論理回路３、
及びバス４から構成される。論理回路２、及び論理回路
３は、それぞれバス４に接続されている。また、バス調
停回路１は、論理回路２、及び論理回路３に接続されて
おり、各論理回路からの要求信号が入力され、アクセス
権を与える論理回路にアクセス許可信号を出力する。
いて説明する。 実施の形態１．図１は、本発明の実施の形態１によるバ
ス調停回路を含む装置の構成を示すブロック図である。
本装置は、バス調停回路１、論理回路２、論理回路３、
及びバス４から構成される。論理回路２、及び論理回路
３は、それぞれバス４に接続されている。また、バス調
停回路１は、論理回路２、及び論理回路３に接続されて
おり、各論理回路からの要求信号が入力され、アクセス
権を与える論理回路にアクセス許可信号を出力する。
【０００７】図２は、本発明の実施の形態１によるバス
調停回路１の内部ブロック図である。本実施の形態１に
よるバス調停回路１は、ステート選択回路５、及びステ
ータスレジスタ６から構成される。ステート選択回路５
は、要求信号２０、要求信号３０、クロック、及びステ
ータスレジスタ６からのアクセス決定情報である前処理
情報６０が入力され、これらの入力信号に基づいて決定
されるアクセス決定情報を現処理情報６１としてステー
タスレジスタ６に出力し、論理回路２にアクセス権を与
える場合にはアクセス許可信号２１を論理回路２に、論
理回路３にアクセス権を与える場合にはアクセス許可信
号３１を論理回路３に出力する。
調停回路１の内部ブロック図である。本実施の形態１に
よるバス調停回路１は、ステート選択回路５、及びステ
ータスレジスタ６から構成される。ステート選択回路５
は、要求信号２０、要求信号３０、クロック、及びステ
ータスレジスタ６からのアクセス決定情報である前処理
情報６０が入力され、これらの入力信号に基づいて決定
されるアクセス決定情報を現処理情報６１としてステー
タスレジスタ６に出力し、論理回路２にアクセス権を与
える場合にはアクセス許可信号２１を論理回路２に、論
理回路３にアクセス権を与える場合にはアクセス許可信
号３１を論理回路３に出力する。
【０００８】図３は、本発明の実施の形態１によるバス
調停回路１の動作を説明するための状態遷移図である。
状態遷移図では、状態の移行は矢印の方向に行われ、矢
印の上側に状態移行の要因を記載し、下側には状態移行
時に行う処理を記載する。
調停回路１の動作を説明するための状態遷移図である。
状態遷移図では、状態の移行は矢印の方向に行われ、矢
印の上側に状態移行の要因を記載し、下側には状態移行
時に行う処理を記載する。
【０００９】図４は、本発明の実施の形態１によるバス
調停回路１の動作を説明するためのタイミングチャート
である。
調停回路１の動作を説明するためのタイミングチャート
である。
【００１０】図３、及び図４において、ＩＤＬＥ、ＡＣ
ＣＥＳＳ１、及びＡＣＣＥＳＳ２は、バス調停回路１の
処理状態を示している。ＩＤＬＥは初期状態であり、Ａ
ＣＣＥＳＳ１は、論理回路２がアクセス権を有する状態
であり、ＡＣＣＥＳＳ２は、論理回路３がアクセス権を
有する状態である。また、図３において、２０＝Ｈは、
論理回路２が要求信号２０を出力することを示し、２１
＝Ｈは、バス調停回路１がアクセス許可信号２１を出力
することを示す。同様に、３０＝Ｈは、論理回路３が要
求信号３０を出力することを示し、３１＝Ｈは、バス調
停回路１がアクセス許可信号３１を出力することを示
す。また、２０＝Ｌは、論理回路２が要求信号２０を出
力しないことを示し、２１＝Ｌは、バス調停回路１がア
クセス許可信号２１を出力しないことを示す。同様に、
３０＝Ｌは、論理回路３が要求信号３０を出力しないこ
とを示し、３１＝Ｌは、バス調停回路１がアクセス許可
信号３１を出力しないことを示す。
ＣＥＳＳ１、及びＡＣＣＥＳＳ２は、バス調停回路１の
処理状態を示している。ＩＤＬＥは初期状態であり、Ａ
ＣＣＥＳＳ１は、論理回路２がアクセス権を有する状態
であり、ＡＣＣＥＳＳ２は、論理回路３がアクセス権を
有する状態である。また、図３において、２０＝Ｈは、
論理回路２が要求信号２０を出力することを示し、２１
＝Ｈは、バス調停回路１がアクセス許可信号２１を出力
することを示す。同様に、３０＝Ｈは、論理回路３が要
求信号３０を出力することを示し、３１＝Ｈは、バス調
停回路１がアクセス許可信号３１を出力することを示
す。また、２０＝Ｌは、論理回路２が要求信号２０を出
力しないことを示し、２１＝Ｌは、バス調停回路１がア
クセス許可信号２１を出力しないことを示す。同様に、
３０＝Ｌは、論理回路３が要求信号３０を出力しないこ
とを示し、３１＝Ｌは、バス調停回路１がアクセス許可
信号３１を出力しないことを示す。
【００１１】以下に、本装置の動作について説明する。
なお、本実施の形態１では、論理回路２，３のうち論理
回路２を優先してバス使用の調停を行うものとする。
なお、本実施の形態１では、論理回路２，３のうち論理
回路２を優先してバス使用の調停を行うものとする。
【００１２】論理回路２，３からのバス使用要求には、
論理回路２，３の双方がともに要求しない場合、論理回
路２のみが要求する場合、論理回路３のみが要求する場
合、論理回路２，３の双方がともに要求する場合、の４
つの場合がある。
論理回路２，３の双方がともに要求しない場合、論理回
路２のみが要求する場合、論理回路３のみが要求する場
合、論理回路２，３の双方がともに要求する場合、の４
つの場合がある。
【００１３】論理回路２，３の双方がともに要求しない
場合には、バス調停回路１の状態はＩＤＬＥのままで、
何も実行されない。
場合には、バス調停回路１の状態はＩＤＬＥのままで、
何も実行されない。
【００１４】論理回路２のみが要求する場合には、バス
調停回路１の状態はＩＤＬＥからＡＣＣＥＳＳ１へと移
行し、その移行の際に、バス調停回路１は論理回路２の
要求を受理して論理回路２にアクセス許可信号２１を出
力する。また、他の論理回路からの要求信号はないの
で、論理回路２の要求がある限り、バス調停回路１の状
態はＡＣＣＥＳＳ１に留まる。要求がなくなった時点
で、バス調停回路１の状態はＩＤＬＥへと移行し、アク
セス許可信号２１は停止される。
調停回路１の状態はＩＤＬＥからＡＣＣＥＳＳ１へと移
行し、その移行の際に、バス調停回路１は論理回路２の
要求を受理して論理回路２にアクセス許可信号２１を出
力する。また、他の論理回路からの要求信号はないの
で、論理回路２の要求がある限り、バス調停回路１の状
態はＡＣＣＥＳＳ１に留まる。要求がなくなった時点
で、バス調停回路１の状態はＩＤＬＥへと移行し、アク
セス許可信号２１は停止される。
【００１５】論理回路３のみが要求する場合は、上記論
理回路２のみが要求する場合とは回路が置き換わっただ
けであり、その動作は同様に、バス調停回路１の状態は
ＩＤＬＥからＡＣＣＥＳＳ２へと移行し、その移行の際
に、バス調停回路１は論理回路３の要求を受理して論理
回路３にアクセス許可信号３１を出力する。また、他の
論理回路からの要求信号はないので、論理回路３の要求
がある限り、バス調停回路１の状態はＡＣＣＥＳＳ２に
留まる。要求がなくなった時点で、バス調停回路１の状
態はＩＤＬＥへと移行し、アクセス許可信号３１は停止
される。
理回路２のみが要求する場合とは回路が置き換わっただ
けであり、その動作は同様に、バス調停回路１の状態は
ＩＤＬＥからＡＣＣＥＳＳ２へと移行し、その移行の際
に、バス調停回路１は論理回路３の要求を受理して論理
回路３にアクセス許可信号３１を出力する。また、他の
論理回路からの要求信号はないので、論理回路３の要求
がある限り、バス調停回路１の状態はＡＣＣＥＳＳ２に
留まる。要求がなくなった時点で、バス調停回路１の状
態はＩＤＬＥへと移行し、アクセス許可信号３１は停止
される。
【００１６】論理回路２，３の双方がともに要求する場
合には、所定の優先順位にしたがって要求が実行され
る。本実施の形態１では論理回路２を優先するので、バ
ス調停回路１の状態はＩＤＬＥからまずＡＣＣＥＳＳ１
へと移行し、バス調停回路１は論理回路２の要求を受理
して論理回路２にアクセス許可信号２１を出力する。そ
の後、ＡＣＣＥＳＳ１という状態はアクセス権が論理回
路２にある、すなわち先に論理回路２の要求は実行され
たということであるから、論理回路３の要求を実行する
ために状態をＡＣＣＥＳＳ２へと移行する。その際にバ
ス調停回路１は、論理回路２のアクセス許可信号２１を
停止し、論理回路３に対してアクセス許可信号３１を出
力する。また、ＡＣＣＥＳＳ２という状態はアクセス権
が論理回路３にある、すなわち先に論理回路３の要求は
実行されたということであり、論理回路３より優先順位
の低い論理回路の要求はないが高い論理回路（論理回路
２）からの要求がある場合には、バス調停回路１は、そ
のうち最も優先順位の高い要求を実行する状態であるＡ
ＣＣＥＳＳ１へと移行して、アクセス許可信号３１を停
止し、アクセス許可信号２１を出力する。
合には、所定の優先順位にしたがって要求が実行され
る。本実施の形態１では論理回路２を優先するので、バ
ス調停回路１の状態はＩＤＬＥからまずＡＣＣＥＳＳ１
へと移行し、バス調停回路１は論理回路２の要求を受理
して論理回路２にアクセス許可信号２１を出力する。そ
の後、ＡＣＣＥＳＳ１という状態はアクセス権が論理回
路２にある、すなわち先に論理回路２の要求は実行され
たということであるから、論理回路３の要求を実行する
ために状態をＡＣＣＥＳＳ２へと移行する。その際にバ
ス調停回路１は、論理回路２のアクセス許可信号２１を
停止し、論理回路３に対してアクセス許可信号３１を出
力する。また、ＡＣＣＥＳＳ２という状態はアクセス権
が論理回路３にある、すなわち先に論理回路３の要求は
実行されたということであり、論理回路３より優先順位
の低い論理回路の要求はないが高い論理回路（論理回路
２）からの要求がある場合には、バス調停回路１は、そ
のうち最も優先順位の高い要求を実行する状態であるＡ
ＣＣＥＳＳ１へと移行して、アクセス許可信号３１を停
止し、アクセス許可信号２１を出力する。
【００１７】また、バス調停回路１の状態がＡＣＣＥＳ
Ｓ１である場合において、新たに論理回路３の要求が発
生した場合には、直前に論理回路２の要求が実行されて
いるので、論理回路２の要求がある場合でも論理回路３
の要求を実行するためにＡＣＣＥＳＳ２へ移行する。同
様に、ＡＣＣＥＳＳ２の状態において、新たに論理回路
２の要求が発生した場合には、ＡＣＣＥＳＳ１へと移行
する。
Ｓ１である場合において、新たに論理回路３の要求が発
生した場合には、直前に論理回路２の要求が実行されて
いるので、論理回路２の要求がある場合でも論理回路３
の要求を実行するためにＡＣＣＥＳＳ２へ移行する。同
様に、ＡＣＣＥＳＳ２の状態において、新たに論理回路
２の要求が発生した場合には、ＡＣＣＥＳＳ１へと移行
する。
【００１８】以上のように、本実施の形態１におけるバ
ス調停回路によれば、各論理回路から同時に要求が発生
した場合においても、アクセス権を特定の論理回路に連
続して与えることなく、どの論理回路にアクセス権を与
えるかを決定するようにしたので、各論理回路の要求は
順番に実行されることになり、要求が完全にアボートさ
れることを防ぐことができる。
ス調停回路によれば、各論理回路から同時に要求が発生
した場合においても、アクセス権を特定の論理回路に連
続して与えることなく、どの論理回路にアクセス権を与
えるかを決定するようにしたので、各論理回路の要求は
順番に実行されることになり、要求が完全にアボートさ
れることを防ぐことができる。
【００１９】なお、本実施の形態１では、論理回路が２
つの場合について説明したが、３つ以上の場合について
も同様に動作し、上述の実施の形態１と同様の効果を得
ることができる。
つの場合について説明したが、３つ以上の場合について
も同様に動作し、上述の実施の形態１と同様の効果を得
ることができる。
【００２０】
【発明の効果】本発明によるバス調停回路によれば、ア
クセス権をどの論理回路に与えるかを決定するステート
選択回路と、アクセス決定情報を格納するステータスレ
ジスタとを備え、複数の論理回路からのバス使用要求の
状態に応じてアクセス権を動作クロック毎に切り替え、
複数の論理回路からの同時要求に対してはアクセス権を
特定の論理回路に連続して与えることなく、どの論理回
路にアクセス権を与えるかを決定するようにしたので、
各論理回路の要求を逐次実行することになり、要求が完
全にアボートされることを防ぐことができるという効果
がある。
クセス権をどの論理回路に与えるかを決定するステート
選択回路と、アクセス決定情報を格納するステータスレ
ジスタとを備え、複数の論理回路からのバス使用要求の
状態に応じてアクセス権を動作クロック毎に切り替え、
複数の論理回路からの同時要求に対してはアクセス権を
特定の論理回路に連続して与えることなく、どの論理回
路にアクセス権を与えるかを決定するようにしたので、
各論理回路の要求を逐次実行することになり、要求が完
全にアボートされることを防ぐことができるという効果
がある。
【図１】本発明の実施の形態１によるバス調停回路を含
む装置の構成を示すブロック図である。
む装置の構成を示すブロック図である。
【図２】本発明の実施の形態１によるバス調停回路の内
部構成を示す内部ブロック図である。
部構成を示す内部ブロック図である。
【図３】本発明の実施の形態１によるバス調停回路の動
作を説明するための状態遷移図である。
作を説明するための状態遷移図である。
【図４】本発明の実施の形態１によるバス調停回路の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
１ バス調停回路 ２ 論理回路 ２０ 要求信号 ２１ アクセス許可信号 ３ 論理回路 ３０ 要求信号 ３１ アクセス許可信号 ４ バス ５ ステート選択回路 ６ ステータスレジスタ ６０ 前処理情報 ６１ 現処理情報
Claims (1)
- 【請求項１】 複数の論理回路からバス使用要求信号が
入力され、所定の優先順位によるバス使用の調停を行な
うバス調停回路において、 上記複数の論理回路からのバス使用要求信号と、ステー
タスレジスタの出力とに基づいて、アクセス権をどの論
理回路に与えるかを動作クロック毎に決定し、アクセス
決定情報を上記ステータスレジスタに出力するステート
選択回路と、 上記アクセス決定情報を格納するステータスレジスタと
を備え、 上記ステート選択回路は、上記複数の論理回路からの同
時要求に対しては、アクセス権を特定の論理回路に連続
して与えることなく、該アクセス権をどの論理回路に与
えるかを決定するものであることを特徴とするバス調停
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248455A JP2000076183A (ja) | 1998-09-02 | 1998-09-02 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248455A JP2000076183A (ja) | 1998-09-02 | 1998-09-02 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000076183A true JP2000076183A (ja) | 2000-03-14 |
Family
ID=17178399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248455A Pending JP2000076183A (ja) | 1998-09-02 | 1998-09-02 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000076183A (ja) |
-
1998
- 1998-09-02 JP JP10248455A patent/JP2000076183A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710891A (en) | Pipelined distributed bus arbitration system | |
| JPH0773137A (ja) | 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム | |
| JPH10283310A (ja) | マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置 | |
| JP2000076183A (ja) | バス調停回路 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| US20040117530A1 (en) | Avoidance of extended bus occupancy through simple control operation | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| JPH02143363A (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JP2538874B2 (ja) | 共通バス調停方式 | |
| JP4190629B2 (ja) | マルチプロセッサシステム | |
| JP2004038767A (ja) | バス調停装置 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JP3667504B2 (ja) | 調停回路 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JP2000207352A (ja) | メモリアクセス競合制御方法とその回路、並びにデ―タ処理装置 | |
| JPH0353338A (ja) | 可変優先順位調停回路 | |
| JPS58217071A (ja) | 情報処理システム | |
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JPH01211161A (ja) | 情報処理装置 | |
| JPH0744491A (ja) | 競合調停装置 | |
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPH10105509A (ja) | メモリー制御方法及び装置 | |
| JPH08249266A (ja) | データ転送回路 | |
| JP2004062333A (ja) | 画像処理装置 | |
| JPH04178869A (ja) | マルチプロセッサシステムの割込み制御装置とその割込み通信方法 |