JPS61264333A - 半導体装置製造における回路パタ−ン作成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置（ＬＳＩ）製造における回路パ
ターン形成方法に関し、特に、下層ホリメチルメタクリ
レート（以下、ＰＭＭＡという）レジストの回路パター
ン形成時に生ずる寸法のバラツキを減少できるようにし
たものである。

（従来の技術） ＬＳＩ製造工程で配線材料に用いるＡ／、膜のホトリソ
グラフィの際、ポータプル・コンファーマル・マスク法
（Ｐｏｒｔａｂｌｅ　Ｃｏｍｆｏｒｍａｌ　Ｍａｓｋ法
（以下、ＰＣＭ法という））と表現される多層レジスト
技術がある。

第２図に従来のＰＣＭ法を示し説明する。第２図（ａ）
の１１は被エツチング膜であるＡｔ膜である。

１１′に示すようにさらに下地のパターンにニジ段差部
分を有する。１２は遠紫外光（以下Ｄ−ＵＶという）に
感光性を有するＰＨＭＡ　’に主成分とするレジストで
ある。

通常下地のＭ膜１１の段差部分（０，５〜１．０μｍ程
度）１１′を平担化するために、１．３μｍ以上の膜厚
で形成される。また後に述べる上層ポジレジストの露光
波長（４３６ｎｍ前後＞１吸収する染料をたとえばクマ
リンナ６（試薬名）を含有させる。

１３は、下層のＰＭＭＡレジスト１２上に形成される回
路パターン用マスクを形成する上層ポジレジストである
。

この第２図（ａ）は上層ボジレジス）１３（２）露光、
現像を終了し、実際の回路パターン用マスクツぐターン
が形成されている。最初に上層ポジレジスト１３ｆｔ露
光現像する際、下層ＰＭＭＡレジスト１２は上層ポジレ
ジスト１３の現像液には耐性であり残される。

次の第２ｌ６）においては、１４は下層ＰＭＭＡレジス
ト１２を露光するためのＤ−Ｔ７Ｖの全面露光を行って
いることを示している。

このＤ−ＶＶ１４を全面に照射し、下層ＰＭＭＡレジス
ト１２を露光感光させる。この際、上層ポジレジスト１
３の残されている部分は下地ＰＭＭＡレジスト１２は感
光されず上層ポジレジスト１３の残されていない部分の
下層ＰＭＭＡレジスト１２′のみが、全面露光の際１）
−ＶＶ１４に感光される。

さらに、第２図（Ｃ）に示すように］）−ＶＶ１４によ
り感光された下層ＰＭＭＡレジスト１２′を現像する。

この際上層ポジレジスト１３が耐性を有する現像液を用
いるので、下層ＰＭＭＡレジスト１２の現像後も上層ポ
ジレジスト１３は残される。

以上、第２図（ａ）〜第２図（ｃ）の手順で、被エツチ
ング膜であるＡｔ膜１１上に下層ＰＭＭＡレジスト１２
および上層ポジレジスト１３で回路パターンが形成され
る。

以上述べたＰＣＭ法は、単層レジストで紅膜工１上に回
路ノぐターン用マスクをホトリソした際に生ずる問題、
つまり、　Ａｔ膜１１表面での露光に用いる光の反射お
よびＭ膜１１表面に有する段差による影響を低減させる
ことが可能になる。

つまシＰＣＭ法では、回路ノＲターン形成の除行なう露
光時に下層ＰＨＭＡレジスト１２に内部に露光波長を吸
収する染料が含まれているため、Ｍ膜１１よシの反射が
低下し、上層ポジレジスト１３内部に生ずる定在波が低
下する。すなわち、第２図（ａ）で、下層ＰＭＭＡレジ
スト１２がない旧来法は上層ポジレジスト１３のノぞタ
ーニング時にＡｔ膜１１の反射により（約９０〜９０チ
）露光が打ち消され、なかなか露光できないが、第２図
に示す従来法ではＤ−ＶＶ１４の吸収材料が入った下層
ＰＭＭＡレジスト１２があるので、露光エネルギや露光
時間の設定自由度が高くなる。

したがって、上層ポジレジスト１３の膜厚のノ々ラツキ
（微小変化）に対しての上層ポ・クレジスト１３の表面
での反射率の変化は小さく、実効の（上層ポジレジスト
１３で作る回路）ぐターン用マスクの寸法を一定に仕上
げるのに必要となる）露光量（露光時間）のラチチュー
ド（１ａｔｉｔｔｕｄｅ（時間余裕））ヲ大きくとれる
。

さらに、下層ＰＭＭＡレジスト１２中に含有した染料に
より、下地の段差部分１１′で露光に用いるト１３の段
差部分１１′付近の上層ポジレジスト１３ａが部分的に
細ってしまう問題点も解決できる。

以上ＰＣＭ法多層レジスト技術を用いると、単層レジス
トで生ずる問題点、つまり下地反射の影響および下地段
差の影響を低減させることが可能となり、ＬＳＩ量産工
程にも応用されつつある。

しかし、従来のＰＣＭ法においてもいぜん次に述べるよ
うな問題点がある。

（発明が解決しようとする問題点） ＰＣＭ法は先に述べたように、上層ポジレジスト１３の
回路パターン形成時での下地反射および下地段差によっ
て生ずる問題点を解決しうる技術である。その効果は単
層レジストのみの場合と比較し着るしいが、第２ｌ６）
で示す下層Ｐ１’１４ｉＶＩＡレジスト１２を全面露光
する際での下地反射による影響を下層ＰＭＭＡレジスト
１２が依然受けて、下地Ａｔ膜１１の段差部分１１′に
より乱反射させるＤ−ＶＶ１４が、露光されない下層Ｐ
ＭＭＡレジスト１２内部に入シ、下層ＰＭＭＡレジスト
１２の現像後、下地Ａｔ膜１１の段差部分１１′の付近
で部分的にＰＭＭＡレジスト１２が細ってしまうような
問題点があった。

この発明は、前記従来の技術がもっている問題点のうち
、下地Ａｔ膜の段差部分付近でのＰＭＭＡレジストが細
くなるという点について解決した半導体装置製造におけ
る回路パターン作成方法を提供するものである。

（問題点を解決する几めの手段） この発明は、半導体装置製造における回路パターン作成
方法において、ホトリソグラフィ工程で露出光領域を吸
収する染料を含む有機物を被エツチング膜上に形成する
工程全導入したものでおる。

（作　用） この発明によれば、以上のように、半導体装置製造にお
ける回路ツクターン作成方法において上記工程を導入し
たので、有機物により、下層ＰＭＭＡレジストの露光の
際にその露出光を吸収して下地段差部分で生ずる下地の
Ａｔ表面からの反射光を防止し、下層ＰＭＭＡレジスト
を細くしないように作用し、したがって、前記問題点を
除去できる。

（実施例） 以下、この発明の半導体装置製造における回路パターン
作成方法の実施例について図面に基づき説明する。第１
図（ａ）〜第１図（ｃ）はその一実施例の工程説明図で
ある。

まず、第１図（ａ）〜第１図（ｃ）において、２１は下
地膜で、被エツチング膜＆Ａ１．−８ｉ膜であり。

２１′に示すような段差部分を有する。また、２２はこ
の発明による断念に加えられた有機物の下層ポリイミド
シラン樹脂であり、ポリイミドシランを主レジンとする
ｆｆｆｉｆ８ｔである。２３は従来のＰＣＭ法で下層に
用いられているＰＭＭＡレジスト、２４は回路パターン
形成に用いる上層ポジレジストであり、露光現像を施こ
し、回路ノぐターンが形成されている≠参ｍ。２５は中
間層ＰＭＭＡレジスト２３を露光するためのＤ−ＶＶ全
面露光のＤ−ＶＶ光を示す。

次に、回路パターン形成方法の工程について説明する。

第１図（ａ）に示すように、最初に上層ポジレジスト２
４の露光現像を行なう。第２図と同様中間層ＰＭＭＡ　
２３は残される。

次に、第１図缶）に示すように、Ｄ−ＶＶ２５を全面に
照射し、中間層ＰＭＭＡレジスト２３を露光する。この
際、上層ポジレジスト２４の残されている部分は中間層
ＰＭＭＡレジスト２３は感光されず、上層ポジレジスト
２４の残されてない部分の中間層ＰＭＭＡレジスト２３
′のみが感光される。

さらに、第１図（ｃ）に示すように、Ｄ−ＶＶ２５によ
り感光された中間層ＰＭＭＡレジスト２３”ｋ現像する
。ここまでは第２図に示す従来のＰＣＭ法多層レジスト
技術の応用である。この場合も、現像液を選択して、上
層レジスト２４および下層ポリイミドシラン樹脂２２は
残芒れている。

さらに、第１図（ｃ）より明らかなように、下地Ｍ膜２
１のエツチングを施こす。下地のＡｌ　−Ｓ　ｉ膜２１
のエツチングはドライ工程を用いる。この発明では、ポ
リイミドシラン内部にＤ−ＶＶ光２５を吸収する染料が
含まれている。また、膜厚が０．５μｍ前後で用いるこ
とが可能であり、その際、通常用いられているＡ７−８
ｔ膜のドライエツチング（ガス（ＣＦ４．　ＣｚＦａ・
・・多素系ガス））ヲ施こすことで自然にエツチングさ
れ、下地のＡｔ−８ｔ膜２１のエツチングが経続して行
なわれ、Ａｔ−８ｌの回路パターンの形成に何の支障を
きたすことなく行なわれる。

つまり、この発明は従来のＰＣＭ法の多層レジスト技術
を応用し、従来のＰＣＭ法の多層レジストの下層ポリイ
ミドシラン樹脂２２を形成する３層構造を有し、下層ポ
リイミドシラン樹脂２２の内部に、Ｄ−ＶＶ光を吸収す
る染料を含有させることで、従来ＰＣＭ法が有している
問題点つまり、下層ＰＭＭＡレジスト１２のＤ−ＶＶ露
光の際に、下地段差部分１１′で生ずる乱反射による影
響を低減させることが可脂ｔなる。

さらに、この発明は下層ポリイミドシラン樹脂２２がＡ
ｔ−８ｔ膜２１のドライエツチング工程で同時にと９除
くことができ、下層ポリイミドシラン樹脂２２を除去す
る特定の工程を追加する必要がない。

また、この下層ポリイミドシラン樹脂２２は染料の含有
がＰＭＭＡ樹脂と比べ容易であり、ＰＭＭＡと比べ多く
の染料を混合させることが可能となシ、Ｄ−ＶＶ光のみ
ならず■Ｖ光に対する染料も同時に含有させることも可
能である。

さらに、スピンコード法で形成することが可能であり、
工程も容易である利点がある。

この発明は上記からも明らかなように、微細化の進むＬ
ＳＩｆｉ造の際、配線層に用いられるＭ−８ｔ膜上　　
　　　　　−″にＤ−ＶＶ光を吸収する染料を含有した
ポリイミドシラン樹脂シ、従来のＰＣＭ法の問題点つま
り下層ＰＭＭＡレジストのＤ−ＭＶ露光時に、下地Ａｔ
膜からの反射を低減させるものである。

（発明の効果） 以上詳細に説明したようにこの発明によれば、Ａｔ−８
ｉ膜上のホトリングラフィ工程で下層にＤ−ｖｖ光を吸
収する染料を含むポリイミドシラン樹脂などの有機物の
層を形成したので、Ｄ−ＶＶ光の露光時に下地のＭ表面
から反射する光の影響を低減させることができる。

これにともない、下層ＰＭＭＡ　ｖ　、、ｙストの回路
ノぐターン形成時に生ずる寸法のノ々ラツキを減少させ
ることが可能となる。

さらに、この発明により新たに加えられたポリイミドシ
ラン樹脂などの有機物は、形成方法が容易（スピンコー
ド可）でＭ膜ドライエッチング工程で除去が可能なため
、工程が簡易でありＬＳＩの量産工程にも容易に応用で
きるものである。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｃ）はそれぞれこの発明の
半導体装置製造における回路パターン作成方法の一実施
例の工程説明図、第２図（ＪＬ）ないし第２図（ｃ）は
それぞれ従来のＰＣＭ法を説明するための図である。 ２１・・・Ａｔ−８ｔ膜、２１′・・・下地段差部分、
２２．・・下層ポリイミドシラン樹脂、２３　、２３’
・・・中間層ＰＭＭＡレジスト、２４・・・上層ポジレ
ジスト、２５・・・Ｄ−１７Ｖ光。 特許出願人　沖電気工業株式会社 ２２：下層ホ・ソイＳドンランオｆ↑ｌ１１２３：申間
１Ｆ’ＭＭＡレジ゛スト ２４：上層ホ゛ジルシスト ２５：　０ＩＪｖ光

Claims (2)

【特許請求の範囲】
1. （１）半導体装置製造におけるホトリソグラフィ工程で
   所定の波長領域の露光を吸収する染料を含むポリイミド
   シランなどの有機物を被エッチング膜上に形成すること
   を特徴とする半導体装置製造における回路パターン形成
   方法。
2. （２）前記被エツチング膜上の有機物はその上の中間層
   ポリメチルメタクリレートレジストとその上の上層ポジ
   レジストとともに３層の多層レジスト構造とし、上層ポ
   ジレジストを紫外光で露光し、現像により回路パターニ
   ングを行なつて上層ポジレジストで作られた回路パター
   ンをマスクにし遠紫外光の全面露光で中間層ポリメチル
   メタクリレートレジストを露光現像し、上層ポジレジス
   トで作られた回路パターンを中間層ポリメチルメタクリ
   レートレジストに転照し、上層ポジレジストおよび中間
   層ポリメチルメタクリレートレジストをマスクとして上
   記有機物の層およびその下地の被エッチング膜をドライ
   エッチング技術を用いて同時にエッチングすることを特
   徴とする特許請求の範囲第１項記載の半導体装置製造に
   おける回路パターン形成方法。