JPS61271837A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ２層の膜を塗布し、上層の膜に感光して光透過性の良く
なる感光剤を混合し、下層のレジスト膜と同時に露光、
現像してパターンニングする。

［燻業上の利用分野］ 本発明は半導体装置の製造方法に係り、特にレジスト膜
を用いたパターン形成方法（パターン形成方法）に関す
る。

ＩＣなど、半導体装置の製造方法において、最も重要な
プロセスの一つにパターンを写真食刻法で形成する、所
謂フォトプロセスがあり、現在、ＩＣが微細化され、高
集積化されてきた背景には、このフォトプロセスの進歩
が大きく貢献している。

一方、ＩＣは高集積化、高密度化する程、高速に動作す
る等、高性能化される利点があり、そのため、ＩＣを一
層高集積化する検討が続行されているが、そうすれば、
多層配線などで表面の凹凸が激しくなって段差ができ、
その段差上に微細パターンを形成しなければならないと
云う難かしい問題が生じてくる。

しかし、ＩＣの高集積化のためには、そのような段差上
のパターンニングが必要で、且つ、その容易なパターン
形成方法が望ましい。

［従来の技術と発明が解決しようとする問題点］従来、
段差部にレジスト膜パターンを形成すると、凹部と凸部
とではレジスト膜の膜厚が異なり、これを露光・現像す
れば凹部と凸部とのパターン幅が違ってくる等、高精度
にパターンニングできない問題があった。第４図（ａ）
および（ｂ）はそれを示した平面図と断面図で、段差の
ある半導体基板１上に形成したネガレジスト膜パターン
２を例示しており、一様に露光すれば、凹部上の膜厚の
厚いレジスト膜部分は露光不足になって、現像するとレ
ジスト膜パターンの幅が狭くなり、凸部上の膜厚の薄い
レジスト膜部分は露光過度になって、現像するとレジス
ト膜パターンの幅が広くなる。

詳しくは、露光波長とレジスト膜厚とが関連し、パター
ン幅は一定しないが、概念的には上記に説明したように
、レジスト膜パターンの幅がその膜厚に比例して変動し
、高精度にパターンニングできない。

そこで、段差のある部分には、複数種類の・レジスト膜
パターンを形成するパターンニング方法が提案されてお
り、第５図は２層からなるレジスト膜パターン３．４を
半導体基板１上に形成した例である。露光感度がやや劣
るレジスト膜３を平坦化するまで厚く塗布し、その上に
解像力が良く、高感度なレジスト膜４を塗布して、まず
、レジスト膜パターン４を露光、現像した後、そのレジ
スト膜パターン４をマスクにして、その下層のレジスト
膜パターン３を露光、現像する。そうすると、比較的高
精度な膜厚の厚いレジスト膜パターン３が形成され、こ
れをマスクにして半導体基板ｌをエツチングする。

また、第６図は３層からなるレジスト膜パターン５，６
．７を半導体基板１上に形成した例である。本例は解像
力が良く、高感度なレジスト膜７を露光、現像した後、
そのレジスト膜パターン７をマスクにしてレジスト膜パ
ターン６をエツチングし、更に、異なるエツチング剤を
用いて、レジスト膜パターン５をエツチングしてレジス
ト膜パターン５を形成すると云う方法である。この場合
、レジスト膜５はレジスト膜以外の材料を用いる場合も
ある。

しかし、これらの複数種類のレジスト膜パターンを形成
する方法は、２回の露光、現像をおこなったり、あるい
は、露光、現像の後、２回のエツチングをおこなったり
する方法で、工程が複雑になって、その処理時間が長く
かかると云う欠点がある。

本発明は、このような処理工程を簡単化し、且つ、段差
部分に高精度な微細パターンが形成されるパターンニン
グ方法を提案するものである。

［問題点を解決するための手段］ その目的は、被エツチング材料上に第１のレジスト膜を
塗布し、該第１のレジスト膜上に、感光して光透過性の
良くなる感光剤を混合した第２の膜を塗布し、前記第１
のレジスト膜と第２の膜とを同時に露光、現像してパタ
ーンニングするようにした半導体装置の製造方法によっ
て達成される。

［作用］ 即ち、本発明は被エツチング材料上に第１のレジスト膜
と第２の膜を塗布する。第２の膜には感光して光透過性
の良くなる感光剤を混合しておき、その上から同時に露
光、現像してパターンニングする。

そうすると、第２の膜は次第に光透過度が向上して、第
１のレジスト膜の膜厚の薄い部分の露光に要する時間と
、膜厚の厚い部分の露光に要する時間との差が縮まって
露光される。そのため、段差部分に形成された膜厚の差
があるレジスト膜を露光すると、膜厚の差による露光の
過不足が減少して、パターン精度が向上する。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図は本発明にかかるパターン形成のための露光工程
断面図を示しており、段差のある半導体基板ｌｌ上に紫
外線露光用ポジレジスト膜１２を厚く塗布して平坦化し
ており、その上に感光して光透過性の良くなる感光剤を
混合した第２の紫外線露光用ポジレジスト膜１３を塗布
しており、これをマスク１４を通して露光している工程
図である。Ｈはポジレジスト膜１２の膜厚の厚い部分、
Ｓは薄い部分を示している。

このような露光工程における露光強度を第２図（ａ）〜
（Ｃ）に図示しており、同図（ａｌはマスク１４の透光
部を透過した光強度である。この光が、ポジレジスト膜
１３を通ってポジレジスト膜１２を照射する露光強度を
同図（ｂ）および（Ｃ１に示しており、同図（ｂ）は露
光初期の露光強度である。即ち、露光初期にはポジレジ
スト膜１３に混合された感光剤によって光が吸収されて
、露光強度が同図（ａ）の光強度より低下している。

それが時間を経ると、ポジレジスト膜１２を照射する露
光強度は第２図（Ｃ１に示すように強くなる。

それは感光剤が光を受けて、次第に光の透過性が良くな
るからである。そうすると、ポジレジスト膜１２の膜厚
の厚い部分Ｈの露光に要する時間と膜厚の薄い部分Ｓの
露光に要する時間との差が縮まって露光でき、膜厚の差
による露光の過不足が軽減されて、パターン精度が改善
される。

第３図はその露光時間の差が縮まる状態を示す図表で、
横軸は露光時間、縦軸は露光総エネルギー量である。ま
ず、ポジレジスト膜１３が設けられていない場合、ポジ
レジスト膜１２の膜厚の薄い部分Ｓの露光に必要な総エ
ネルギー量はｔ１時間であるとし、ポジレジスト膜１２
の膜厚の厚い部分Ｈの露光に必要な総エネルギー量はｔ
２時間であるとすると、その露光時間差は（ｔ２　　　
ｔ＋）となる。

これに対し、ポジレジスト膜１３が設けられている場合
、初めは光を遮って段々と透光性が良くなるために、ポ
ジレジスト膜１２の膜厚の薄い部分Ｓの露光に要する総
エネルギー量はｔ３時間となり、ポジレジスト膜１２の
膜厚の厚い部分Ｈの露光に要する総エネルギー量は１４
時間となって、その露光時間差は（ｔ４　　　ｔ３）と
なり、（’２　　　ｔ＋）＞　（ｔ４　　ｔａ）となっ
て、ポジレジスト膜１３を設けた場合の方が時間差が縮
められる。それは、ポジレジスト膜１３が存在するため
に、露光量が時間に比例せずに、図のように、時間と共
に等止縁数的に露光量が増加するからである。

このように、ポジレジスト膜１２の膜厚の薄い部分Ｓと
膜厚の厚い部分Ｈとの露光に要する時間が縮まれば、そ
の両者の露光量の過不足が少なくなって、適性露光に近
づくため、パターン精度が向上する。且つ、感光剤を混
合したポジレジスト膜１３の存在は、露光部と未露光部
とのコントラストが高められる効果もあり、その点から
もパターン精度は向上する。

上記のような感光剤は既に市販されているものを使用す
ればよく、一定置光波長に対して感光することで透過率
が向上する染料が知られており、例えば、ＯＥＭ　（Ｃ
ｏｎｔａｃｔ　Ｅｎｈａｎｃｅｍｅｎｔ　Ｍａｔｅｒｉ
ａｌ）がある。

尚、上記はレジスト膜に感光剤を混合する実施例で説明
したが、必ずしもレジスト膜に限るものではなく、その
他の透光性膜を用いても良い。

［発明の効果］ 以上の説明から明らかなように、本発明によれば感光剤
を混入したレジスト膜を塗布するのみで１層のレジスト
膜パターンと同様に形成できて、しかも、段差部分が精
度良くパターン精度グされ、ＩＣなど、半導体装置の処
理工数の減少に役立つものである。

【図面の簡単な説明】

第１図は本発明にかかる露光工程の断面図、第２図（ａ
ｌ〜（Ｃ）は露光強度を示す図、第３図は露光総エネル
ギー量と時間との関係図、第４図（ａ）、　（ｂ）は従
来の１層のレジスト膜パターン形成の平面図と断面図、 第５図は従来の２層のレジスト膜パターン形成の断面図
、 第６図は従来の３層のレジスト膜パターン形成の断面図
である。 図において、 １１は半導体基板、 １２はポジレジスト膜 １３は感光剤を混入したポジレジスト膜、１４はマスク
、 Ｈはポジレジスト膜１２の厚い部分、 Ｓはポジレジスト膜１２の薄い部分 を示している。 （Ｑ）　　　　　　　　　　　（ｂ）　　　　　　　　
　　（ｃン第２聞 ｍ市 りにｘ４工午ルキ゛−ヒ吋用との南峰ｍ第３図 名垢ｊト哨　１）１弓　Ｌジ゛スト刷１ハ’７−＞１１
へ−ａ第　４　閏 ＠　５　閏 すル３眉すし５゛スト更ハ・７−〉ガ５八゛Ｇσ第６図

Claims (1)

【特許請求の範囲】
1. 被エッチング材料上に第１のレジスト膜を塗布し、該第
   １のレジスト膜上に、感光して光透過性の良くなる感光
   剤を混合した第２の膜を塗布し、前記第１のレジスト膜
   と第２の膜とを同時に露光、現像してパターンニングす
   るようにしたことを特徴とする半導体装置の製造方法。