JPS61263282A - 二次元電子電界効果型トランジスタの製造方法 - Google Patents

二次元電子電界効果型トランジスタの製造方法

Info

Publication number
JPS61263282A
JPS61263282A JP10369285A JP10369285A JPS61263282A JP S61263282 A JPS61263282 A JP S61263282A JP 10369285 A JP10369285 A JP 10369285A JP 10369285 A JP10369285 A JP 10369285A JP S61263282 A JPS61263282 A JP S61263282A
Authority
JP
Japan
Prior art keywords
layer
superlattice structure
gaas
field effect
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10369285A
Other languages
English (en)
Other versions
JPH0328064B2 (ja
Inventor
Yoko Uchida
陽子 内田
Toshiaki Fukunaga
敏明 福永
Keisuke Kobayashi
啓介 小林
Hisao Nakajima
尚男 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP10369285A priority Critical patent/JPS61263282A/ja
Publication of JPS61263282A publication Critical patent/JPS61263282A/ja
Publication of JPH0328064B2 publication Critical patent/JPH0328064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は高電子移動度を示す二次元電子電界効果型ト
ランジスタに関するものである。
(従来の技術) 廖7 二次元電子電界効果型トランジスタはn −AJGcL
AJの電子供給層と高純度GaAsの電子走行層が分け
て接合して!D、電子供給層で発生した電子は不純物無
添加電子走行層を走るため高移動度を示す。しかし、こ
のトランジスタは閾値電圧の温度の依存性及び光照射に
よる不安定性について問題がある。その理由は電子供給
層として用いられているAlGa〜中に添加したn型不
純物がつくる深い準位のためだとされている。−この問
題を解決するため、電子供給層を3−GaAsとAjA
#極薄膜を交互に積み重ねて構成した超格子構造とした
トランジスタが提案された。
このように電子供給層を超格子構造としてn型不純物を
一劾層のみに存在させることによシ、−これまでAlと
G、の中に混在していた外型不純物がG、だけに囲まれ
ることになってn型不純物のドナ一単位は深くならず、
閾値電圧の温度依存性及び光照射による不安定性の問題
が解消されるに至った。
(発明が解決しようとする問題点) 上述のトランジスタにおいて、超格子構造は基叡上のア
ンドープGcLAJ層の上にn型不純物としてSiを用
いて所定の厚さのS(ドープGaAj極薄膜とアンドー
プA4A3極薄膜を交互に分子線エビータキシキル法な
どくよって成長させて形成する。
またソース領域及びドレイン領域としてのn”GaAs
層は最上層にS<イオンを打込んで形成するが、この打
込んだSSイオンの活性化を高めるため熱処理を施す必
要がある。この熱処理温度が650℃以上を超えると、
電子供給層である超格子構造が崩れて構成しているn−
+4A5とAJAJの平均組成を持つAlGaAs層に
なることが知られておシ、s7を不純物として用いたA
tAs/GaAs超格子構造を有するトランジスタは上
記の如き熱処理を行うことは好ましくなかった。
この発明の目的は上述の如き打込んだ不純物イオンの熱
処理による活性化を行っても構成している超格子構造が
崩れないようなnfl不純物をドープした超格子構造層
を有する二次元電子電界効果型トランジスタを提供する
ことに6る。
(問題点を解決するための手段) 上記目的を達成のため、この発明は電子供給層としてA
lAs/n−GaAa超格子構造を用い灯次元電子電界
効果型トランジスタにおいて、超格子二次元電子電界効
果型トランジスタに係るものである。
(作用) 上述のようにklAs/n−GcAa超格子構造を成長
させる際に、n型不純物としてSn 、 S 、 Sg
またはT#を用いてn−aaAJmを形成させることに
よシ、650℃以上の温度の活性化のための熱処理を行
っても、Sイをn型不純物として用いた時に生ずるよう
な超格子構造の無秩序化は起らず、従って、確実に作動
する二次元電子電界効果型トランジスタが再現性良く製
造できることになる。
(実施例) 次にこの発明を添付の図面に示した一実施例により説明
すると、/は半絶縁性GaM基板であって、基板l上に
はアンドープGaAs層−を介してAJ A4/n−G
cLAJ超格子構造Nj3がある。
超格子構造層3の上には所定の間隔ざを保つて一対の7
11”GaAs層弘があシ、各n”GGAII層亭の上
にはソース電極jとドレイン電極6がアシ、二相エピタ
キシャル法を用いて成長させ、各電極は蒸着法などKよ
って所定の領域上に設ける。
超格子構造層3を構成するAlA6層とcGAa層の膜
厚は10〜100X程度の範囲とし、両層の膜厚の比は
超格子構造層の平均組成値によって設定されるが、少く
ともAlA5層の濃厚はトンネル効果で電子が移動可能
な厚さとする。また超格子構造層の厚さは合計で500
 X程度とする。GccAs層を外型とするための不純
物としてSn 、 S 、 SgまたはT−を用いる。
超格子構造層3における不純物の添加はGaAs層のみ
に行ない、その不純物添加領域はGcAJ層の上下のA
IAa層界面からそれぞれ2原子層離れた内側の部分と
するのが好ましい。この不純物添加領域の厚さはGaA
s層の膜厚!Lλ とすると、(r、 −10)λにな
る。不純物の添加濃度は超格子構造層3の平均濃度とし
て、1〜2 X 10”cps−’程度とする。Ga1
8層での実質的な添加濃度はGaln層とAlA1層の
膜厚!考慮して決める。
上述のようにして、外型不純物として8n、8゜S−ま
たはTaf用いたn −GaAs層とAlA8層により
除き、この間隔tの超格子構造層上にゲート電極り馨蒸
着する。また二つの外+GaAa層ys *にはそれぞ
れソース電極よ、ドレイン電極6v蒸着する。
しかる後に電極の確実な蒸着のために加熱処理7行う。
この加熱処理の温度は通常400〜450℃で5分程度
である。
また上述の二つのn十GaAa層亭、亭は超格子構造層
の上にGαAaf@f成長させ、しかる後に所定の領域
に外型不純物イオン馨打込んで形成させることか現在一
般的であるが、この場合は打込んだ外型不純物イオンの
活性化を図るために700〜850℃約20分の高温ア
ニール処理を行っているが、上述の高温加熱処理を行っ
ても、この発明によれば、理由は未だ検討中であるが、
超格子構造の無秩序化は起らない。
次にこの発明を実施例によシ説明する。
実施例l GaAs基板上に原料としてトリメチルガリウム(TM
G) 、)リメチルアルミニウム(TMA )、アルシ
ン(AJHI)、硫化セレン(HIS#)を用いてn型
不純物としてS−を用いたAlAs/n−GaAs超格
子構造層を有機金属気相エピタキシャル法によって成長
させた。成長温度は700℃、S#のドーピング濃度は
lX1051−’、AJAJ、トール層の膜厚はそれぞ
れ100Aで交互に合計12層形成した。
この多層構造体を、試験のため、  SOO℃のAa圧
雰囲気中で2時間加熱処理した。この熱処理後の多層構
造体の超格子構造層をオージェ電子。
分光法により測定した結果、第2図に示すようなオージ
ェ信号が得られた。即ち、第2図のグラフの縦軸はGα
からのオージェ信号強度を示し、横軸はスパッタリング
時間(試料表面からの深さに対応)を示し、グラフよシ
明らかなように気のオージェ信号はほぼ等間隔で強弱を
示し、加熱処理前に測定した信号と同じでおって、超格
子構造層は無秩序化を起していないことが判る。
実施例2 実施例1と同様に有機金属気相エピタキシャル法によっ
てGaAs基板上に原料としてTMG 。
TMA 、 kBH@ 、硫化水素(Has)を用いて
Sを外型不純物としたA4 As/n−GcLAs超格
子構造層を成長させた。Sのドーピング濃度はI X 
10”can−”であって、他は実施例1と同じであっ
た。
得られた多層構造体を800℃のAδ圧雰囲気中で2時
間加熱処理してオージェ電子分光法によシGaよシのオ
ージェ信号を測定した結果、加熱処理前に測定したオー
ジェ信号と同じで、等間隔で明確な強弱を示し、超格子
構造層は無秩序化を起していないことを示した。
実施例3 GaAs基板上に分子線エピタキシャル法によって8?
! t n 製不純物として用いたkl)−a/5−G
aAs超格子構造層を成長させた。V族元素(AI)と
■族元素(GcL、A?)の7ラツクス比は〜3、成長
を度は650℃、S九のドーピング濃度は3 X 10
’%lll ”であって、klAs 、外−GcLAs
の膜厚はそれぞれ100人で合計10層形成した。
この多層構造体を800℃のAaEE雰囲気中で2時間
加熱処理を行って、測定したオージェ信号を加熱処理前
に測定したオージェ信号と比較した結果、全く同じであ
って超格子構造層は崩れていないことを示していた。
(発明の効果) この発明は上記の説明で明らかなように、二次元電子電
界効果型トランジスタにおける超格子構造のn−GcL
AJI 層をsn 、 s 、 s、またはT#を外型
不純物として用いて成長させることKよシ高温熱処珈を
行っても超格子構造層の無秩序化が生じなくなったため
、電子供給層としてのAjAa/n−GcAs超格子の
特長を最大に生かすことがでじ閾値電圧で伝達コンダク
タンスを大きくできる。この伝達コンダクタンスが大き
ければトランジスタのスイッチング速度が大きくなる。
また?&聾不純物のドナー準位が深くならない丸め閾値
電圧の温度依存性は小さく、光照射による不安定性も解
消して確実に作動する二次元電子電界効果微トランジス
タを再現性よく提供することができるようになる。
【図面の簡単な説明】
第1図はこの発明による二次元電子電界効果型トランジ
スタの一実施例を示す概略構成図、第2図はこの発明の
トランジスタの超格子構造のオージェ分光測定の結果を
示すグラフである。 /・・・GaAa基板、コ・・・アンドープGeAa層
、J・・・超格子構造層、ダ・・・N(4As層、j・
・・ソース電極、6・・・ドレイン電極、7・・・ゲー
ト電極。 特許出願人  工 業 技 術 院 長第1聞

Claims (1)

    【特許請求の範囲】
  1. 電子供給層としてAlAs/n−GaAs超格子構造を
    用いた二次元電子電界効果型トランジスタにおいて、超
    格子構造のn−GaAs層はSn、S、S_6またはT
    _6をn型不純物として用いて構成したことを特徴とす
    る二次元電子電界効果型トランジスタ。
JP10369285A 1985-05-17 1985-05-17 二次元電子電界効果型トランジスタの製造方法 Granted JPS61263282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10369285A JPS61263282A (ja) 1985-05-17 1985-05-17 二次元電子電界効果型トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10369285A JPS61263282A (ja) 1985-05-17 1985-05-17 二次元電子電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS61263282A true JPS61263282A (ja) 1986-11-21
JPH0328064B2 JPH0328064B2 (ja) 1991-04-17

Family

ID=14360830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10369285A Granted JPS61263282A (ja) 1985-05-17 1985-05-17 二次元電子電界効果型トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS61263282A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607121A (ja) * 1983-06-24 1985-01-14 Nec Corp 超格子の構造
JPS6028274A (ja) * 1983-07-26 1985-02-13 Nec Corp 半導体装置
JPS6052062A (ja) * 1983-08-31 1985-03-23 Nec Corp 電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607121A (ja) * 1983-06-24 1985-01-14 Nec Corp 超格子の構造
JPS6028274A (ja) * 1983-07-26 1985-02-13 Nec Corp 半導体装置
JPS6052062A (ja) * 1983-08-31 1985-03-23 Nec Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
JPH0328064B2 (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
US4845049A (en) Doping III-V compound semiconductor devices with group VI monolayers using ALE
US4780748A (en) Field-effect transistor having a delta-doped ohmic contact
US5051786A (en) Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
CA1260626A (en) Delta-doped metal to semiconductor ohmic contacts
CA1098624A (en) Type of superlattice
EP0008898A1 (en) Method of forming an oxide layer on a group III-V compound
EP0045181B1 (en) High electron mobility heterojunction semiconductor device and method of manufacturing
US4559547A (en) Semiconductor device
JPS62262466A (ja) Mes fetの製造方法
JPH01175265A (ja) 電界効果トランジスタ及びその製造方法
JPS61263282A (ja) 二次元電子電界効果型トランジスタの製造方法
JPS6356710B2 (ja)
JPS6362313A (ja) 半導体装置の製造方法
JPS5853863A (ja) 半導体装置の製造方法
JPH0223626A (ja) 半導体装置の製造方法
JPS596054B2 (ja) 半導体素子の製造方法
JPH01154514A (ja) 分子線エピタキシャル成長法
KR920007344B1 (ko) 화합물반도체의 제조방법
JPH0226781B2 (ja)
JPS60263476A (ja) 半導体装置の製法
JP2614490B2 (ja) ヘテロ接合電界効果トランジスタ
JPH02224373A (ja) 化合物半導体素子の製造方法
JPH0272616A (ja) 分子線エピタキシャル成長法
JPS60167417A (ja) 半導体装置の製造方法
JPS6372168A (ja) 逆構造高移動度トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term