JPH01154514A - 分子線エピタキシャル成長法 - Google Patents
分子線エピタキシャル成長法Info
- Publication number
- JPH01154514A JPH01154514A JP31472487A JP31472487A JPH01154514A JP H01154514 A JPH01154514 A JP H01154514A JP 31472487 A JP31472487 A JP 31472487A JP 31472487 A JP31472487 A JP 31472487A JP H01154514 A JPH01154514 A JP H01154514A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- doped
- substrate
- molecular beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000001451 molecular beam epitaxy Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
分子線エピタキシャル成長法に関し。
一つのドーパントでｎ形半導体、ｐ形半導体及びｐ−ｎ
接合を得る方法を目的とし。
接合を得る方法を目的とし。
（１）半導体基板１上にＳｉドープＧａＡｓＳｂ層を成
長し、成長温度を変えることにより核層をｎ形ＧａＡｓ
５ｂＪｉ ２あるいはｐ形ＧａＡｓ５ｂＷＪ３とする分
子線エピタキシャル成長法と （２）半導体基板１の温度を所望の値に設定して該基板
１上にＳｉドープＧａＡｓＳｂ層を成長し、該基板１上
にｎ形ＧａＡｓ５ｂｉ ２あるいはｐ形ＧａＡｓＳｂ層
３を作り１次いで該基板１の温度を別の所望の値に設定
してＳｉドープＧａＡｓ５ｂｌｌを成長し、前記ｎ形Ｇ
ａＡｓＳｂ［２の上にｐ形ＧａＡｓＳｂ層４あるいは前
記ｐ形ＧａＡｓＳｂ層３の上にｎ形ＧａＡｓＳｂ層５を
作ることにより。
長し、成長温度を変えることにより核層をｎ形ＧａＡｓ
５ｂＪｉ ２あるいはｐ形ＧａＡｓ５ｂＷＪ３とする分
子線エピタキシャル成長法と （２）半導体基板１の温度を所望の値に設定して該基板
１上にＳｉドープＧａＡｓＳｂ層を成長し、該基板１上
にｎ形ＧａＡｓ５ｂｉ ２あるいはｐ形ＧａＡｓＳｂ層
３を作り１次いで該基板１の温度を別の所望の値に設定
してＳｉドープＧａＡｓ５ｂｌｌを成長し、前記ｎ形Ｇ
ａＡｓＳｂ［２の上にｐ形ＧａＡｓＳｂ層４あるいは前
記ｐ形ＧａＡｓＳｂ層３の上にｎ形ＧａＡｓＳｂ層５を
作ることにより。
ｐ−ｎ接合を形成する分子線エピタキシャル成長法をも
って構成とする。
って構成とする。
本発明は分子線エピタキシャル成長法に関し。
一つのドーパントでｎ形半導体、ｎ形半導体及びｐ−ｎ
接合を得る方法を提供するものである。
接合を得る方法を提供するものである。
従来、半導体結晶の分子線エピタキシャル成長において
、ｎ形層およびｐ形層を形成する場合。
、ｎ形層およびｐ形層を形成する場合。
それぞれ別個の不純物を必要とする。この場合各々のド
ーパントに対して制御すべき成長条件等は別々に設定し
なければならない。また２個の分子線源を必要とし、さ
らにｎ形とｐ形の二つのドーパント間の相互汚染も生じ
る。
ーパントに対して制御すべき成長条件等は別々に設定し
なければならない。また２個の分子線源を必要とし、さ
らにｎ形とｐ形の二つのドーパント間の相互汚染も生じ
る。
従って、一つのドーパントでｎ形層とｐ形層を形成でき
れば上で述べたような問題は取り除かれる。しかし、そ
のような例は二、三の場合を除いて知られていない。公
知例としてはＧｅ不純物があり、 ＧｅドープＧａＡｓ
の分子線エピタキシャル成長において、いわゆるＡｓ安
定化面の成長条件（面がＡｓリッチ）の時はＧｅは■族
すイトに入り易くｎ形ＧａＡｓ層を形成し、 Ｇａ安定
化面の成長条件（面がＧａリッチ）の時はＧｅは■族す
イトに入り易くｐ形ＧａＡｓ層を形成する。
れば上で述べたような問題は取り除かれる。しかし、そ
のような例は二、三の場合を除いて知られていない。公
知例としてはＧｅ不純物があり、 ＧｅドープＧａＡｓ
の分子線エピタキシャル成長において、いわゆるＡｓ安
定化面の成長条件（面がＡｓリッチ）の時はＧｅは■族
すイトに入り易くｎ形ＧａＡｓ層を形成し、 Ｇａ安定
化面の成長条件（面がＧａリッチ）の時はＧｅは■族す
イトに入り易くｐ形ＧａＡｓ層を形成する。
一方、ＳｉをドーパントとするＧａＡｓの分子線エピタ
キシャル成長では基板面方位を選択することによって、
ｎ形ＧａＡｓ層またはｐ形ＧａＡｓ層が形成できている
。ただし、この場合は一つの基板面方位に対してｎ形、
ｐ形どちらか一方に限定され、ｐ−ｎ接合を形成するこ
とはできない。
キシャル成長では基板面方位を選択することによって、
ｎ形ＧａＡｓ層またはｐ形ＧａＡｓ層が形成できている
。ただし、この場合は一つの基板面方位に対してｎ形、
ｐ形どちらか一方に限定され、ｐ−ｎ接合を形成するこ
とはできない。
本発明の目的はＳｉをドーパントとしてｎ形層。
ｐ形層及びｐ−ｎ接合を形成できる分子線エピタキシャ
ル成長法を提供することにある。
ル成長法を提供することにある。
第１図に本発明による層構成を示す。
（１）半導体基板１上にＳｉドープＧａＡｓＳｂ層を成
長し、成長温度を変えることにより核層をｎ形ＧａＡｓ
Ｓｂ層２（図ａ）あるいはｐ形ＧａＡｓＳｂ層３（図ｂ
）とする分子線エピタキシャル成長法と（２）半導体基
板１の温度を所望の値に設定して該基板１上にＳｉドー
プＧａＡｓＳｂ層を成長し、該基板１上にｎ形ＧａＡｓ
５ｂＪｉ ２あるいはｐ形ＧａＡｓＳｂ層３を作り１次
いで該基板１の温度を別の所望の値に設定してＳｉドー
プＧａＡｓ５ｂＪｌを成長し、前記ｎ形ＧａＡｓとによ
り、 ｐ−ｎ接合を形成する分子線エピタキシャル成
長法によって上記問題点は解決される。
長し、成長温度を変えることにより核層をｎ形ＧａＡｓ
Ｓｂ層２（図ａ）あるいはｐ形ＧａＡｓＳｂ層３（図ｂ
）とする分子線エピタキシャル成長法と（２）半導体基
板１の温度を所望の値に設定して該基板１上にＳｉドー
プＧａＡｓＳｂ層を成長し、該基板１上にｎ形ＧａＡｓ
５ｂＪｉ ２あるいはｐ形ＧａＡｓＳｂ層３を作り１次
いで該基板１の温度を別の所望の値に設定してＳｉドー
プＧａＡｓ５ｂＪｌを成長し、前記ｎ形ＧａＡｓとによ
り、 ｐ−ｎ接合を形成する分子線エピタキシャル成
長法によって上記問題点は解決される。
ｍ−ｖ族化合物半導体に対して■族元素は両性の不純物
である。その不純物が■族原子と置換しそのサイトに入
ればドナーとなり、ｎ形半導体ができる。一方、Ｖ族原
子と置換すればアクセプターとなりｎ形半導体ができる
。どちらのサイトに入るかは組成や成長条件の選択によ
って制御できる可能性が大きい。前述のＧｅドープＧａ
Ａｓの分子線エピタキシャル成長ではいわゆる牡安定化
面の成長条件を選択してｎ形ＧａＡｓ層とｐ形ＧａＡｓ
層を形成できている。
である。その不純物が■族原子と置換しそのサイトに入
ればドナーとなり、ｎ形半導体ができる。一方、Ｖ族原
子と置換すればアクセプターとなりｎ形半導体ができる
。どちらのサイトに入るかは組成や成長条件の選択によ
って制御できる可能性が大きい。前述のＧｅドープＧａ
Ａｓの分子線エピタキシャル成長ではいわゆる牡安定化
面の成長条件を選択してｎ形ＧａＡｓ層とｐ形ＧａＡｓ
層を形成できている。
一方、ＳｉをドーパントとするＧａＡｓの分子線エピタ
キシャル成長では基板面方位を選択することによって、
ｎ形ＧａＡｓＮまたはｐ形ＧａＡｓ層を形成できるが、
ある基板面方位に対してｎ形、ｐ形どしらか一方に限定
され、 ｐ−ｎ接合は形成できない。
キシャル成長では基板面方位を選択することによって、
ｎ形ＧａＡｓＮまたはｐ形ＧａＡｓ層を形成できるが、
ある基板面方位に対してｎ形、ｐ形どしらか一方に限定
され、 ｐ−ｎ接合は形成できない。
そこで本発明ではＧａＡｓ、、Ｓｂ、系にＳｉをドーパ
ントとして使い、成長条件を変えることにより■族すイ
トおよびＶ族すイトに制御性よ（Ｓｉを入れることを試
みた。その結果この系のｘ ＞０．２の組成で基板温度
を変化させることによってｎ−形半λ９体、ｐ−形半導
体及びｐ−ｎ接合を実現することができた。
ントとして使い、成長条件を変えることにより■族すイ
トおよびＶ族すイトに制御性よ（Ｓｉを入れることを試
みた。その結果この系のｘ ＞０．２の組成で基板温度
を変化させることによってｎ−形半λ９体、ｐ−形半導
体及びｐ−ｎ接合を実現することができた。
以下添付図により本発明の実施例について説明するが１
本発明はこれに限定されるものでない。
本発明はこれに限定されるものでない。
第２図は本発明の一実施例である。Ｓｎドープしたｎ”
１ｎｒｌＪ仮６に格子整合したＳｉドープＧａＡｓ、−
、Ｓｂ、 （Ｘ−０，４９）を分子線エピタキシャル
成長法により成長させる。分子線源温度は次の如くであ
る。
１ｎｒｌＪ仮６に格子整合したＳｉドープＧａＡｓ、−
、Ｓｂ、 （Ｘ−０，４９）を分子線エピタキシャル
成長法により成長させる。分子線源温度は次の如くであ
る。
Ｇａ １０５０°Ｃ
５ｂ ６５０℃
八Ｓ ３３０℃
Ｓｉ １３５０℃
基板温度は５３０℃に設定し、Ｓｉドープしたｎ −Ｇ
ａＡｓ、−ｘＳｂｘ （ｘ ＝０．４９） ７を１
μｍ成長させ。
ａＡｓ、−ｘＳｂｘ （ｘ ＝０．４９） ７を１
μｍ成長させ。
その後３０秒の成長中断を行い９次いで基板温度を５６
０℃に界温しＳｉドープしたｐ −ＧａＡｓ、Ｘ５ｂＸ
（ｘ ＝０．４９） ８を０．３μｍ成長させた。かく
してドナー濃度が約２Ｘ１０”ｃｍ−３のｎ −ＧａＡ
ｓ、−，５ｂｘ（ｘ＝０．４９） 、アクセプター濃度
が約８ Ｘ １０１７０−１のｐ −ＧａＡｓ ５ｘＳ
ｂｘ （ｘ−０，４９）のｐ−ｎ接合を形成した。
０℃に界温しＳｉドープしたｐ −ＧａＡｓ、Ｘ５ｂＸ
（ｘ ＝０．４９） ８を０．３μｍ成長させた。かく
してドナー濃度が約２Ｘ１０”ｃｍ−３のｎ −ＧａＡ
ｓ、−，５ｂｘ（ｘ＝０．４９） 、アクセプター濃度
が約８ Ｘ １０１７０−１のｐ −ＧａＡｓ ５ｘＳ
ｂｘ （ｘ−０，４９）のｐ−ｎ接合を形成した。
基板温度が５４５℃の上下数度の範囲ではｎ型ともｐ型
ともつかぬ高抵抗領域が存在し、基板温度がその範囲よ
り低い時はｎ型、高い時はｐ型が成長する。
ともつかぬ高抵抗領域が存在し、基板温度がその範囲よ
り低い時はｎ型、高い時はｐ型が成長する。
以上説明した様に１本発明によればＳｉドープ化合物半
導体でｎ形及びｐ形の両方を作ることができる。それ故
Ｓｉドーパントだけでｐ−ｎ接合が形成できる。本発明
によれば分子線エピタキシャル成長装置の分子線源数を
減らすことができるので成長装置の面素化に有効である
。更にドーパント間の相互汚染の影響を除くことができ
る。
導体でｎ形及びｐ形の両方を作ることができる。それ故
Ｓｉドーパントだけでｐ−ｎ接合が形成できる。本発明
によれば分子線エピタキシャル成長装置の分子線源数を
減らすことができるので成長装置の面素化に有効である
。更にドーパント間の相互汚染の影響を除くことができ
る。
第１図は本発明による層構成。
第２図は実施例
である。図において。
１は半導体基板。
２．５はｎ形ＧａＡｓ５ｂｉＪ。
３．４はｐ形ＧａＡｓＳｂ層。
６はｎ”ＩｎＰ基板。
７はｎ −ＧａＡｓ、−、Ｓｂ、 （ｘ ＝０．４９
） 。 ８ はｐ −ＧａＡｓ、−、Ｓｂ、ｔ （ｘ ＝
０．４９）（Ｃ） 第 １ 用
） 。 ８ はｐ −ＧａＡｓ、−、Ｓｂ、ｔ （ｘ ＝
０．４９）（Ｃ） 第 １ 用
Claims (2)
- （１）半導体基板１上にＳｉドープＧａＡｓＳｂ層を成
長し、成長温度を変えることにより該層をｎ形ＧａＡｓ
Ｓｂ層２あるいはｐ形ＧａＡｓＳｂ層３とすることを特
徴とする分子線エピタキシャル成長法。 - （２）半導体基板１の温度を所望の値に設定して該基板
１上にＳｉドープＧａＡｓＳｂ層を成長し、該基板１上
にｎ形ＧａＡｓＳｂ層２あるいはｐ形ＧａＡｓＳｂ層３
を作り、次いで該基板１の温度を別の所望の値に設定し
てＳｉドープＧａＡｓＳｂ層を成長し、前記ｎ形ＧａＡ
ｓＳｂ層２の上にｐ形ＧａＡｓＳｂ層４あるいは前記ｐ
形ＧａＡｓＳｂ層３の上にｎ形ＧａＡｓＳｂ層５を作る
ことにより、ｐ−ｎ接合を形成することを特徴とする分
子線エピタキシャル成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31472487A JPH01154514A (ja) | 1987-12-10 | 1987-12-10 | 分子線エピタキシャル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31472487A JPH01154514A (ja) | 1987-12-10 | 1987-12-10 | 分子線エピタキシャル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154514A true JPH01154514A (ja) | 1989-06-16 |
Family
ID=18056807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31472487A Pending JPH01154514A (ja) | 1987-12-10 | 1987-12-10 | 分子線エピタキシャル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154514A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171456A (ja) * | 2010-02-17 | 2011-09-01 | Shimane Univ | 半導体装置、および半導体装置の製造方法 |
| JP2014220464A (ja) * | 2013-05-10 | 2014-11-20 | 日本電信電話株式会社 | アンチモン系ｐ型化合物半導体の積層構造 |
| JP2017220648A (ja) * | 2016-06-10 | 2017-12-14 | 富士通株式会社 | 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 |
-
1987
- 1987-12-10 JP JP31472487A patent/JPH01154514A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171456A (ja) * | 2010-02-17 | 2011-09-01 | Shimane Univ | 半導体装置、および半導体装置の製造方法 |
| JP2014220464A (ja) * | 2013-05-10 | 2014-11-20 | 日本電信電話株式会社 | アンチモン系ｐ型化合物半導体の積層構造 |
| JP2017220648A (ja) * | 2016-06-10 | 2017-12-14 | 富士通株式会社 | 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769341A (en) | Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors | |
| JPH042699A (ja) | 結晶成長方法 | |
| JPS61172381A (ja) | ＩｎＰ系化合物半導体装置 | |
| JPH03236218A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH06204499A (ja) | ＩＶ族元素ドープＩＩＩ−Ｖ族化合物半導体を有するｐ−ｎ接合デバイス | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| GB1176691A (en) | High Resistivity Compounds and Alloys and Methods of Making Same. | |
| JPH01154514A (ja) | 分子線エピタキシャル成長法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
| US3793093A (en) | Method for producing a semiconductor device having a very small deviation in lattice constant | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JP2674043B2 (ja) | エピタキシャル成長法 | |
| JPH01179411A (ja) | ３−５族化合物半導体気相成長方法 | |
| JP2659872B2 (ja) | 歪量子井戸半導体レーザ素子および歪量子井戸構造の作製方法 | |
| JPH01296673A (ja) | ３−ｖ族化合物半導体装置 | |
| JPS61206216A (ja) | 化合物半導体からなる半導体装置の製造方法 | |
| JP3714486B2 (ja) | 化合物半導体の気相成長法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH0524117B2 (ja) | ||
| JPS632391A (ja) | 磁電変換素子 | |
| JP2679336B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPS63304617A (ja) | 化合物半導体結晶の成長方法 | |
| JPS632383A (ja) | 電界効果トランジスタ |