JPS61260645A - 半導体チツプの実装法 - Google Patents

半導体チツプの実装法

Info

Publication number
JPS61260645A
JPS61260645A JP60101613A JP10161385A JPS61260645A JP S61260645 A JPS61260645 A JP S61260645A JP 60101613 A JP60101613 A JP 60101613A JP 10161385 A JP10161385 A JP 10161385A JP S61260645 A JPS61260645 A JP S61260645A
Authority
JP
Japan
Prior art keywords
semiconductor chip
sub
substrate
die
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60101613A
Other languages
English (en)
Inventor
Masabumi Suzuki
正文 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60101613A priority Critical patent/JPS61260645A/ja
Publication of JPS61260645A publication Critical patent/JPS61260645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ＬＥＤヘッド、サーマルヘラ１’すどの機
能デバイスに利用される半導体チップの実装法に関する
。
（従来の技術） 半導体チップをワイヤーボンディング法で薄膜または厚
膜基板上に実装する場合、従来は、半導体チップを直接
基板にダイスボンディング、ワイヤーボンディングする
ダイレクトボンディング法と、簡易チップキャリアを用
いて実装する方法がとられている。
第９図は、例えばＩＣ化実装技術（１９８０−１−１５
）株式会社工業調査会Ｐ１０２に開示されるようなダイ
レクトボンディング法を具体的に示す断面図である。こ
の方法は、基板１上に半導体チップ２を直接ダイスボン
ディングした後、基板ｌ上の導体３に半導体チップ２の
電極をワイヤ４で直接配線する。
第１０図は、簡易チップキャリアを用いて実装する方法
を具体的に示す断面図である。この方法は、半導体チッ
プ２を簡易チップキャリア５にダイスボンディングした
後、この簡易チップキャリア５に半導体チップ２の電極
をワイヤ６を用いて配線し、しかる後、その簡易チップ
キャリア５を基板１にダイスボンディングするとともに
、その簡易チップキャリア５を基板ｌ上の導体３にワイ
ヤ７を用いて配線する。
（発明が解決しようとする問題点） しかるに、ダイレクトボンディング法では、半導体チッ
プ２が基板ｌに直接マウントされるため、ボンディング
ミスや不良半導体チップ混入時の半導体チップ交換・改
修が困難であるという欠点があった。また、簡易チップ
キャリアを用いる方法では、実装面積が大きく、小型・
高密度実装が不可能で、しかも、ダイスボンディングと
ワイヤーボンディングが二度手間という欠点があった。
さらに、この簡易チップキャリアを用いる方法では、自
動化が困難であった。
（問題点を解決するための手段） そこで、この発明では、半導体チップを金属板からなる
サブ基板にダイスボンディングした後、そのサブ基板を
メイン基板にダイスボンディングし、一方、ワイヤーボ
ンディングは、半導体チップの電極とメイン基板上の導
体との間で直接行う。
しかも、前記サブ基板は凸形に形成し、そのうち舌片部
を除く部分に半導体チップをダイスボンディングする。
（作用） このような方法によれば、メイン基板に対するダイスボ
ンディングミスや不良半導体チップ混入時の改修や交換
は、サブ基板ごと行える。その際、凸形のサブ基板は、
舌片部をビンセットで摘むなどして取扱うことができる
。また、サブ基板は、半導体チップをダイスボンディン
グするだけであるから、半導体チップとほぼ同一面積の
小さいものとすることができる。
（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の第１の実施例を示す断面図である。この
図において、１１はサブ基板で、銅板など金属板（厚み
は最大０．２１！ｌＩ程度）からなシ、第２図に取出し
て示すように凸形に形成される。この凸形のサブ基板１
１の舌片部１２を除く部分に第３図に示すように半導体
チップ１３をダイスボンディングする。そして、その後
、前記半導体チップ１３を搭載したサブ基板１１を、第
１図に示すように、メイン基板１４上のマウント部１５
にダイスボンディングし、さらに、メイン基板１４上の
導体１６に半導体チップ１３の電極をワイヤ１７を用い
て直接配線する。
このような実装法において、サブ基板１１と半導体チッ
プ１３からなるチップ部品は、打抜き加工あるいはエツ
チング加工された第４図に示す金属テープ２１を用いて
自動化して製造できる。すなわち、金属テープ２１は、
スプロケットホール２２を開けた一対の砕片２３ａ、２
３ｂ間に、長方形状のダイスボンディング部２４を、各
一対の帯状片２５ａ、２５ｂで両側の前記枠片２３ａ。
２３ｂに連結して並設するように形成される。このよう
な金属テープ２１のダイスボンディング部２４に第５図
に示すように半導体チップ１３を順次ダイスボンディン
グする。しかる後、半導体チップ１３の特性選別を行い
、不良半導体チップ１３については同第５図に示すよう
に不良マーク（小穴）２６を一方の枠片２３ｂに開ける
。他方、良品半導体チップ１３については、同第５図に
示すように、帯状片２５ａ、２５ｂを切断してダイスボ
ンディング部２４ごと金属テープ２１から打ち抜く。そ
の際、一方の帯状片２５ａＫついては、中間から切断す
る。すると、ダイスボンディング部２４に帯状片２５ａ
の一部が残った状態となシ、その残存帯状片２５ａとダ
イスボンディング部２４により凸形のサブ基板１１が得
られ、そのサブ基板１１の舌片部１２（残存帯状片２５
ａ部）を除く部分（ダイスボンディング部２４）に半導
体チップ１３が搭載されたチップ部品が得られる。
このようにして得られたチップ部品は、上述のようにメ
イン基板１４にダイスボンディングされる。その際、ビ
ンディングミスや不良半導体チップの混入が考えられる
。その場合、メイン基板１４に対するダイスボンディン
グ部分を加熱して剥離可能にして、ダイスボンディング
のし直し、半導体チップ１３の交換を行うが、これらは
、サブ基板ｌｌごと行う。その際、サブ基板１１および
半導体チップ１３からなるチップ部品は、サブ基板１１
の舌片部１２（残存帯状片２５ａ部）をビンセットなど
で摘んで取シ扱うことができる。
第６図はこの発明の第２の実施例を示す平面図である。
この第２の実施例は、メイン基板１４上に複数の半導体
チップ１３を実装する場合であシ、個々の半導体チップ
１３の実装に関しては第１図の第１の実施例と全く同様
である。したがって、詳細な説明は省略する。
第７図はこの発明の第３の実施例におけるチップ部品を
取出して示す平面図である。この例では、サブ基板１１
の舌片部１２を除く部分の横幅を半導体チップ１３の横
幅よシ少し小さくしている。
このようにすると、第８図に示すように、半導体チップ
１３を、隙間なく並べて実装することができる。
なお、第１および第２の実施例においては、図より明ら
かなように、サブ基板１１の舌片部１２を除く部分の大
きさは、半導体チップ１３よ９１回り大きく形成されて
いる。
また、以上の実施例において、メイン基板１４に対する
ダイスボンディングとワイヤーボンディングは、チップ
部品の製造と同様に自動化できる。
（発明の効果） 以上詳細に説明したように、この発明の実装法では、ダ
イスボンディングに関しては凸形の金属板からなるサブ
基板を用い、ワイヤーボンディングに関しては直接行う
もので、したがって、次のような効果を有する。
■　メイン基板に対するダイスボンディングミスや不良
半導体チップ混入時の改修や交換はサブ基板ごと行える
から、半導体チップの破片がメイン基板に残るなどのこ
とがなく、改修・交換時の合理化が図れる。特に、ＬＥ
ＤなどＧａ　Ａｓの半導体チップはもろい欠点があるた
め、この発明の方法は非常に有効である。
■　上記の改修・交換時、凸形のサブ基板の舌片部をピ
ンセットなどで摘むなどしてサブ基板と半導体チップを
取シ扱うことができるから、上記改修・交換作業が容易
になる。
■　サブ基板は、半導体チップをダイスボンディングす
るだけであるから、半導体チップとほぼ同一面積の小さ
いものとすることができ、その結果として簡易チップキ
ャリア法と比較して実装スペースが小さく、高密度実装
が可能である。また、ワイヤーメンディングは一度で済
み、安価になる。
■　サブ基板と半導体チップのチップ部品の製造から、
メイン基板に対するダイスボンディングおよびワイヤー
ボンディングまですべて自動化できる。
【図面の簡単な説明】
（図面） 第１図はこの発明の半導体チップの実装法の第１の実施
例を示す断面図、第２図は第１の実施例に使用されるサ
グ基板の平面図、第３図は半導体チップを搭載した上記
サブ基板の平面図、第４図は金属テープの平面図、第５
図は半導体チップを搭載し、かつ良品半導体チップを打
ち抜いた金属テープの平面図、第６図はこの発明の第２
の実施例を示す平面図、第７図はこの発明の第３の実施
例におけるチップ部品を取出して示す平面図、第８図は
第７図のチップ部品を並べて実装した状態を示す平面図
、第９図および第１Ｏ図は従来の半導体チップの実装法
を各々示す断面図である。 １１・・・サブ基板、１２・・・舌片部、１３・・・半
導体チップ、１４・・・メイン基板、１６・・・導体、
１７・・・ワイヤ。 木５し９月ｒ子七法の耐面図 第１図 サフ基オ反の千面図 第２図 第３図 第４図

Claims (1)

  1. 【特許請求の範囲】 （ａ）凸形金属板からなるサブ基板の舌片部を除く部分
    に半導体チップをダイスボンディングした後、（ｂ）そ
    のサブ基板をメイン基板にダイスボンディングし、 （ｃ）さらに、そのメイン基板上の導体に前記半導体チ
    ップの電極をワイヤーボンディングすることを特徴とす
    る半導体チップの実装法。
JP60101613A 1985-05-15 1985-05-15 半導体チツプの実装法 Pending JPS61260645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60101613A JPS61260645A (ja) 1985-05-15 1985-05-15 半導体チツプの実装法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60101613A JPS61260645A (ja) 1985-05-15 1985-05-15 半導体チツプの実装法

Publications (1)

Publication Number Publication Date
JPS61260645A true JPS61260645A (ja) 1986-11-18

Family

ID=14305250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60101613A Pending JPS61260645A (ja) 1985-05-15 1985-05-15 半導体チツプの実装法

Country Status (1)

Country Link
JP (1) JPS61260645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115707A (ja) * 1986-11-04 1988-05-20 株式会社大林組 コンクリ−トにおける混和剤の投入方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115707A (ja) * 1986-11-04 1988-05-20 株式会社大林組 コンクリ−トにおける混和剤の投入方法

Similar Documents

Publication Publication Date Title
US20050026323A1 (en) Method of manufacturing a semiconductor device
JPH06244360A (ja) 半導体装置
JPS61260645A (ja) 半導体チツプの実装法
JPS6190453A (ja) フイルムキャリヤーテープ
JP3164391B2 (ja) 垂直リードオンチップパッケージ
JP2000183218A (ja) Ｉｃパッケージの製造方法
US5270570A (en) Lead frame for a multiplicity of terminals
JP2002373950A (ja) 気密封止ｉｃパッケージの製造方法
JP2513724B2 (ja) 半導体装置用キヤリアテ―プ
US7276781B2 (en) Multichip module for LOC mounting and method for producing the multichip module
JP2002329813A (ja) 半導体装置の製造方法
JPH0514513Y2 (ja)
JP2002076068A (ja) 半導体装置の製造方法
JPH05160215A (ja) 半導体装置用評価装置
KR200243279Y1 (ko) 반도체장치용써킷테이프
US20030010812A1 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
JPH09219419A (ja) 半導体装置およびその製造方法
KR100244270B1 (ko) 반도체 패키지의 제조방법
JP2555916B2 (ja) フィルムキャリヤ半導体装置
KR100420433B1 (ko) 반도체패키지용 필름 접착제
JPH09181256A (ja) 半導体装置
JP2002289740A (ja) 半導体装置及びその製造方法
JP2002373953A (ja) 気密封止ｉｃパッケージの製造方法
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
JPH0834230B2 (ja) テープキヤリア型半導体装置