JPS6125255A - 簡易プロセストレ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、簡易な装置を用いたプロセストレーサに係り
ミ特にプログラム内蔵方式のシステムのテスト時、ソフ
トウェアのダイナミックな動作を、トレースする際に好
適なトレース装置に関する。

〔発明の背景〕

従来のダイナミックトレーサは、バス上に接続し各′バ
スサイクルをトレースすることによ暮か、または、プロ
セッサーを取除きエミ為レータを接続し、各命令をトレ
ースすることにより、各プロセスの動作を推ｆＡｌｌし
ていたので、プロセスのみトレースする場合でも、高価
で、かつ、大掛りな装置を必要とする欠点がありれ。

〔発明の目的〕

本発明の目的は、プログラム内蔵方式を用いたシステム
のテスト時に、容易で、かつ、安価なプロセストレーサ
を提供することにある。

〔発明の概要〕

′プログラム内蔵方式を用いたシステムにおいて、特に
応答性が強く要求される場合、ソフトウェアで実現して
いる内部ロジックの動作を実運用に近い形で確認する必
要が生ずる。一般にソフトウェアをいくつかのサブシス
テムに分け、マルチプログラミングとして動作させた場
合、【応答性に関しては当該プロセスのみならｆ、他プ
ロセスの動作時間が、当該プロセスの応答性を大きく左
右する場合がある。従“来のトレーサを用いた場合、装
置自体が大損りとなり、かつ高・画なものとなる。すな
わち本発明は、プログラム内蔵方式にてシステムを制御
するためのプロセッサと、プログラムを姶積するための
メモリと、プロセッサとメモリを接続するバスより成る
システムのソフトウェアサブシステムにおける各プロセ
スの実行時間の測定において、被測定各プロセスの入口
にて、特定プロセスコードな特定メモリ空間に書込み、
また該プロセスの出口にて同様の処理を行なうようにし
、バス上に該アドレスのデコードの認Ｒａ能と、タイマ
を設け、各プロセス毎に入口から出口までの実時間を表
示する機能を設けたことを特徴とするものである。

〔発明の実施例〕 以下、本発明の一実施例を第１図、第２図および第３図
により説明する。第１図は実施例を適用したシステムの
全体構成図であっモ、プロセス＋１と、プログラムを蓄
積するメモリ２と、他のデバイス４と、それらを接続す
るバス６より成り、簡易プロセストレーサ５はバス５に
接続され、プロセッサ１からバス６を通してアクセスさ
れる。第２図は一実施例の形状を具体的に図示しており
対象システム６内の空きスロットル１３へ、延長パッケ
ージ８を用いて、６のバス上に簡易プロセストレーサ５
を接続する。

本例では、５内に直接タイマを置かず外部にその代替と
して、測定器９を接続する形状を示している。５におい
て、各プロセスがアクセスするアドレスはアドレススイ
ッチ１０により設定する。また、各プロセス毎のプロセ
スコードは、コードスイッチ１１により設定する。対応
プロセス毎に実行時間に相当するレベル信号がテストビ
ン１２に出力されるので、これを９により測定し、各プ
ロセスの実行時間を知ることが出来る。５の具体的な実
現例を第３図により説明スル。バス６は、アドレスバス
１−４，７’−ｐバス１６アドレスストロープ信号１５
とデータストローブ信号１７を含んでいる。あるプロセ
スが、入口において対応するプロセスコードを６上に置
くと、１４上のデータと１０で設定されている値が一致
し、１５により一致判定回路１８が働らき１６の内容を
バッファ２１を開くことにより内部忙導ひく、データの
内容は最上位ピットのデータ２２を除き、１１で設定さ
′れている値と１７のタイミングで１８により比較され
、一致していわば２２の値を７リツプフロツプ２ｏでラ
ッチする。

ラッチされた値は１２に出力される。さらにプロセスの
出口において、対応するコードを３上に置くことにより
同様のシーケンスにて１２の出力が変化する。例えば、
プロセスＮ（Ｎは０〜７）が入口において！１α、出口
において８８Ｎ（Ｓはへキサを示す、）をプロセスコー
ドとすれば、１１をＮと設定することにより対応するプ
ロセスの実行時間は１２上でレベル信号とじて出力され
る。

〔発明の効果〕

本発明によれば、従来技術では、エミュレータや、ダイ
ナミックトレーサという大損りな装置を用いなければ実
現出来なかったプロセストレースを、パッケージ一枚適
度の簡単な装置を用いることにより実現することが出来
るので、経済性、簡略化の効果がある。

【図面の簡単な説明】

第１図は本発明を適用したシステムの構成図、第２図は
、第１図の具体的な見取図、第６図は第２図の中の本発
明部分の機能図である。 １・・・プロセッサ、　　２・・・メモリ、３００．バ
ス、　　　　　４０．Ｉｌデバイス、５・・・簡易フロ
セストレーサ、 ６・・・対象システム　８・・・延長パッケージ、９・
・・測定器、１０・・・アドレススイッチ、１１１・コ
ードスイッチ、 １２Φ１テストヒン、１４・・・アドレスバス、１５・
・・アドレスストローブ、 １６・・・データバス、 １７−−−データストローブ、 １８・・・一致判定回路、 ２０−−・フリツ７°７０ツフ、２１・・壷ノ（ツファ
、２２・・・デ゛−夕の最上位ビット、 ２５・Φ・２２以外のデータ、 １３・・−空キスロットル。 第　１　口 第２圀

Claims (1)

【特許請求の範囲】
1. １、プログラム内蔵方式にてシステムを制御するための
   プロセッサとプログラムを蓄積するためのメモリと、プ
   ロセッサとメモリを接続するバスより成るシステムのソ
   フトウェアサブシステムにおける各プロセスの実行時間
   の測定において、被測定各プロセスの入口にて、特定プ
   ロセスコードを特定メモリ空間に書込み、また該プロセ
   スの出口にて同様の処理を行なうようにし、バス上に該
   アドレスのデコード機能と、該プロセスコードの認識機
   能と、タイマを設け、各プロセス毎に入口から出口まで
   の実時間を表示する機能を設けたことを特徴とする簡易
   プロセストレーサ。