KR0155931B1 - 외부에서 억세스 가능한 온칩 캐시 메모리 시스템 - Google Patents

외부에서 억세스 가능한 온칩 캐시 메모리 시스템

Info

Publication number
KR0155931B1
KR0155931B1 KR1019950044278A KR19950044278A KR0155931B1 KR 0155931 B1 KR0155931 B1 KR 0155931B1 KR 1019950044278 A KR1019950044278 A KR 1019950044278A KR 19950044278 A KR19950044278 A KR 19950044278A KR 0155931 B1 KR0155931 B1 KR 0155931B1
Authority
KR
South Korea
Prior art keywords
cache
cache memory
test mode
test
memory
Prior art date
Application number
KR1019950044278A
Other languages
English (en)
Other versions
KR970029074A (ko
Inventor
서운식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044278A priority Critical patent/KR0155931B1/ko
Publication of KR970029074A publication Critical patent/KR970029074A/ko
Application granted granted Critical
Publication of KR0155931B1 publication Critical patent/KR0155931B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 외부 억세스가 가능한 온칩 캐시메모리 시스템에 관한 것으로서, 태그램과 데이터램을 포함하는 온칩 캐시메모리; 케시 메모리의 사용모드에 관한 정보를 표시하는 비트를 포함하는 특별레지스터; 테스트 모드 신호를 발생하는 테스트모드 신호발생기; 캐시메모리 사용모드 정보와 테스트모드 신호 및 CPU의 가상 어드레스를 입력으로 하여 테스트모드 요건을 만족하는지 판단하는 테스트모드 판단기; 및 정상모드일 경우에는 캐시히트/캐시미스를 판단하여 캐시히트이면 캐시메모리를 억세스하고 캐시미스이면 외부메모리를 억세스하고, 만일 캐시메모리가 테스트모드일 때는 어드레스를 디코딩하여 캐시 메모리를 외부에서 억세스 가능하게 하는 캐시 제어기를 포함함을 특징으로 한다.
본 발명에 의하면 EEPROM이나 EPROM 등을 사용하지 않고 퍼스널 컴퓨터나 엔지니어링 웍스테이션등으로 개발된 프로그램을 바로 캐시에 다운로딩하여 실행시킬 수 있다. 또한 칩 테스트시 캐시 메모리 자체의 테스트 뿐만 아니라 DMA 등의 마스터도 어드레싱 테스트가 가능하다.

Description

외부에서 억세스 가능한 온칩 캐시 메모리 시스템
제1도는 정상적인(normal) 모드에서 동작하는 본 발명에 따른 캐시 메모리 시스템의 블럭도이다.
제2도는 테스트 모드에서 동작하는 본 발명에 따른 캐시 메모리 시스템의 블럭도이다.
제3도는 캐시 히트, 캐시 미스, 테스트 사이클의 상태도를 도시한 것이다.
제4도는 제3도에서 설명한 테스트 모드로 들어가기 위한 회로를 도시한 것이다.
본 발명은 캐시 메모리 시스템에 관한 것으로서, 특히 마이크로프로세서나 마이크로 콘트롤러등에 내장된 외부 억세스가 가능한 온칩(on chip) 캐시 메모리 시스템에 관한 것이다.
컴퓨터 시스템으로 대표되는 정보처리기기의 처리속도는 메모리의 억세스(access) 속도에 의해 크게 영향을 받으므로 억세스 속도가 빠른 것이 요구된다. 그러나 고속 억세스 메모리는 값이 매우 비싸기 때문에 모든 메모리를 단지 고속 억세스 메모리만으로 구성하는 것은 경제적인 이유에서 곤란이 따른다. 따라서 억세스 속도를 높이기 위한 방법으로 메모리는 1차 메모리로서 고속 억세스인 저용량 메모리를 사용하고, 2차 메모리로서 저속 억세스인 고용량 메모리를 갖는 계층 구조 기억시스템을 사용하는 것이 일반화되어 있다.
이 같은 계층구조 기억시스템으로서 중앙연산 처리장치의 처리속도와 메인 메모리의 억세스 속도가 현저하게 차이가 있을 때 정보처리기기의 성능을 높이기 위하여 중앙연산 처리장치와 메인 메모리 사이에 억세스 속도가 중앙연산 처리 장치와 유사한 캐시 메모리가 사용된다.
상기 캐시 메모리는 메인 메모리보다 용량이 작아서 메인 메모리에 기억된 데이터의 일부분만을 가지고 있으므로 연산처리 수행시에 필요로 하는 명령어나 데이터를 캐시 메모리에서 찾을 수 없는 경우에는 메인 메모리에서 명령어나 데이터를 읽어 들여야만 한다. 연산처리시 원하는 명령어나 데이터를 캐시 메모리에서 찾을 수 있는 경우에는 캐시히트(cache hit)했다고 하며, 연산처리시 원하는 명령어나 데이터를 캐시메모리에서 찾을 수 없는 경우에는 캐시 미스(cache miss)했다고 한다. 캐시 메모리의 효율은 바로 히트율(hit rate)에 의해 좌우된다. 이와 같은 캐시 메모리는 정보처리기기에서 작동되는 프로그램이 억세스하게 되는 필요한정보의 국소성(locality)이라고 하는 특성을 이용함으로써 대부분의 메인 메모리의 억세스를 캐시 메모리 자체에서 처리시킬 수 있으므로 메인 메모리의 호출시간을 실질적으로 단축시키는 역할을 한다. 그런데, 일반적을 마이크로 프로세서나 마이크로 콘트롤러에 내장된 캐시 메모리는 DMA(Direct Memory Access)나 다른 CPU(Central Processing Unit)등 칩 외부의 다른 시스템에서의 액세스가 불가능하다.
따라서 본 발명은 상기의 문제점을 해결하기 위해 창안된 것으로서, 프로그램 개발시 EEPROM 등을 사용하지 않고도 크기가 작은 프로그램을 개발할 때에 개발된 프로그램을 로딩(loading) 및 수행할 수 있도록 하기 위해 캐시 메모리를 테스트 모드 또는 디버그(debug) 모드에서 마치 SRAM 처럼 사용할 수 있는 캐시 메모리 시스템을 제공함에 그 목적이 있다. 또한, 본 발명의 제2목적은 칩 테스트시 메모리를 사용하지 않고도 DMA 등의 시스템을 테스트 가능하고, 칩에서 캐시 메모리 자체를 테스트할 수 있는 캐시 메모리를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 마이크로 프로세서나 마이크로 콘트롤러등에 내장된 외부 억세스가 가능한 온 칩(on chip) 캐시 메모리 시스템은 태그 램과 데이터 램을 포함하고, 마이크로 프로세서나 마이크로 콘트롤러 등에 내장되어 있는 캐시 메모리; 상기 캐시 메모리의 사용모드에 관한 정보를 표시하는 소정의 비트를 포함하는 특별 레지스터; 캐시 메모리를 테스트 모드로 사용하고자 할 때 인에이블 되는 테스트 모드 신호를 발생하는 테스트 모드 신호 발생기; 상기 특별 레지스터의 캐시메모리 사용모드 정보와 상기 테스트 모드 신호 발생기의 테스트모드 신호 및 CPU의 가상 어드레스를 입력으로 하여 테스트 모드 요건을 만족하는지 판단하는 테스트 모드 판단기; 및 상기 캐시 메모리가 정상(normal) 모드일 경우에는 캐시히트/캐시미스를 판단하여 캐시히트이면 캐시 메모리를 억세스하여 데이터를 페치하고 캐시미스이면 외부 메모리에서 데이터를 페치하고, 만일 상기 테스트 모드 판단기에서 테스트 모드일 때는 어드레스를 디코딩하여 캐시 메모리를 외부에서 억세스 가능하게 하는 캐시 제어기를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 정상적인(normal)모드에서 동작하는 본 발명에 따른 캐시 메모리 시스템의 블럭도를 도시한 것으로서, 그 동작은 다음과 같다. CPU(100)가 출력하는 가상 어드레스(virtual address)를 캐시 제어기(110)가 받아 캐시 히트(hit), 미스(miss)를 판단하여, 히트일 때는 캐시 메모리(120)에서 CPU(100)로 데이터를 주고, 미스일 때는 시스템 어드레스 버스(system address bus)에 어드레스를 실어 보내어 외부 메모리(130)에서 데이터를 받아 캐시 메모리(120)에 쓰고, CPU(100)에도 데이터를 보낸다. 즉, 상기의 정상적인 모드는 일반적인 캐시를 갖는 시스템과 동일하다.
제2도는 테스트 모드에서 동작하는 본 발명에 따른 캐시 메모리 시스템의 블럭도를 도시한 것이다. 여기서 테스트 모드는 소프트웨어 테스트 모드로 프로그램 또는 칩(chip)상의 특정 핀에 의해서 테스트 모드로 세팅이 된다. 테스트 모드로 세팅이 되면 캐시 제어기(210)는 단지 캐시 메모리(220)를 데이터 메모리처럼 사용할 수 있도록 하기 위해 시스템 버스에서 어드레스를 받아 디코딩하여 읽기(read), 쓰기(write) 제어만 할 뿐 캐시히트/캐시미스 판단은 하지 않는다. 즉 테스트 모드시는 캐시 디스에이블 상태에서 읽기, 쓰기만 가능하게 된다. 이 때 다른 마스터, 예를들어 DMA(230)는 시스템 어드레스 버스를 통해 캐시 메모리(220)를 억세스할 수 있다.
제3도는 캐시 히트, 캐시 미스, 테스트 사이클의 상태도를 도시한 것이다. 테스트 모드로 접근할 때는 먼저 캐시 메모리에 데이터 또는 명령 코드(instruction code)를 로드해야 하므로 DMA(230)나 CPU(200)를 사용하여 캐시 인에이블 상태에서 처음에는 캐시미스(cache miss) 사이클(300)을 수행하게 된다. 이 때 칩 상의 데이터 핀에서 명령(instruction)을 주게 되면 테스트 사이클(310)로 들어가게 된다. 그리고 테스트가 끝나면 다시 처음의 캐시미스 사이클(300)로 돌아간다. 즉, 처음 부팅(booting)을 하여 테스트 모드로 진입할 때는 특별(special) 레지스터에 특정 값을 써야만이 테스트 모드로 진입할 수 있다.
제4도는 상기 제3도에서 설명한 테스트 모드로 들어가기 위한 회로를 도시한 것으로서, 테스트 모드로 들어가기 위해서는 먼저 가상 어드레스 버스에 특정 어드레스가 실려 있어야 하고, 테스트 모드 신호 발생기(430)에서 테스트 모드 신호가 인에이블 되어 있고, 또한 특별 레지스터(400)의 소정의 비트가 테스트 모드로 세팅되어 있는지 테스트 모드 판단기(440)을 통해 판단하여 테스트 모드 요건이 충족되면 캐시 메모리의 태그(410)를 통해 캐시 메모리(420)가 인에이블되며, 캐시메모리의 읽기 및 쓰기가 가능하게 된다. 그리고 DMA와 같이 어드레스 생성이 가능한 시스템에서도 가상 어드레스를 주면 어느 특정 영역에서 캐시 메모리를 액세스할 수 있다.
상술한 바와 같이 본 발명에 의하면 소프트웨어 개발시 EEPROM이나 EPROM 등을 사용하지 않고 퍼스널 컴퓨터나 엔지니어링 웍스테이션등으로 개발된 프로그램을 바로 캐시에 다운로딩하여 실행 시킬 수 있다. 이때 프로그램은 캐시 크기를 초과하지 않아야 하고 실행시 어드레스도 이 범위로 초과할 수 없다. 그리고, 칩 테스트시 캐시 메모리 자체의 테스트 뿐만 아니라 DMA등의 마스터도 어드레싱 테스트가 가능하다. 즉 별도의 메모리 소자 없이도 칩을 실행시킬 수 있는 장점도 있다.

Claims (1)

  1. 마이크로 프로세서나 마이크로 콘트롤러 등에 내장된 외부 억세스가 가능한 온 칩(on chip) 캐시 메모리 시스템에 있어서, 태그 램과 데이터 램을 포함하고, 마이크로 프로세서나 마이크로 콘트롤러 등에 내장되어 있는 캐시 메모리; 상기 캐시 메모리의 사용모드에 관한 정보를 표시하는 소정의 비트를 포함하는 특별 레지스터; 케시 메모리를 테스트 모드로 사용하고자 할 때 인에이블 되는 테스트 모드 신호를 발생하는 테스트 모드 신호 발생기; 상기 특별 레지스터의 캐시 메모리 사용모드 정보와 상기 테스트 모드 신호 발생기의 테스트모드 신호 및 CPU의 가상 어드레스를 입력으로 하여 테스트 모드 요건을 만족하는지 판단하는 테스트 모드 판단기; 및 상기 캐시 메모리가 정상(normal) 모드일 경우에는 캐시 히트/ 캐시미스를 판단하여 캐시히트이면 캐시 메모리를 억세스하여 데이터를 페치하고 캐시미스이면 외부 메모리에서 데이터를 페치하고, 만일 상기 테스트 모드 판단기에서 테스트 모드일 때는 어드레스를 디코딩하여 캐시 메모리를 외부에서 억세스 가능하게 하는 캐시 제어기를 포함함을 특징으로 하는 외부 억세스가 가능한 온칩 캐시 메모리 시스템.
KR1019950044278A 1995-11-28 1995-11-28 외부에서 억세스 가능한 온칩 캐시 메모리 시스템 KR0155931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044278A KR0155931B1 (ko) 1995-11-28 1995-11-28 외부에서 억세스 가능한 온칩 캐시 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044278A KR0155931B1 (ko) 1995-11-28 1995-11-28 외부에서 억세스 가능한 온칩 캐시 메모리 시스템

Publications (2)

Publication Number Publication Date
KR970029074A KR970029074A (ko) 1997-06-26
KR0155931B1 true KR0155931B1 (ko) 1998-11-16

Family

ID=19436068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044278A KR0155931B1 (ko) 1995-11-28 1995-11-28 외부에서 억세스 가능한 온칩 캐시 메모리 시스템

Country Status (1)

Country Link
KR (1) KR0155931B1 (ko)

Also Published As

Publication number Publication date
KR970029074A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR100403405B1 (ko) 분산형버스액세스및제어조정에따라다수개의내부신호버스를공유하는다수개의회로기능요소를갖는집적회로
US5247639A (en) Microprocessor having cache bypass signal terminal
US7840845B2 (en) Method and system for setting a breakpoint
US5664199A (en) Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU
US7299335B2 (en) Translation information retrieval transparent to processor core
US7296137B2 (en) Memory management circuitry translation information retrieval during debugging
US5671231A (en) Method and apparatus for performing cache snoop testing on a cache system
KR100309615B1 (ko) 고속프로그램가능로직컨트롤러(plc)
KR100421749B1 (ko) 비폴팅로드명령실행방법및그장치
US6925591B2 (en) Method and apparatus for providing full accessibility to instruction cache and microcode ROM
US6401197B1 (en) Microprocessor and multiprocessor system
US5987585A (en) One-chip microprocessor with error detection on the chip
US5497458A (en) Cache testability circuit for embedded diagnostics
JP2000231549A (ja) マイクロプロセッサ
TWI790350B (zh) 記憶體存取中的守衛標籤檢查的控制
US6775734B2 (en) Memory access using system management interrupt and associated computer system
JP2006228258A (ja) マイクロコード・キャッシュ・システム及び方法
TWI437488B (zh) 微處理器及適用於微處理器之操作方法
US6446164B1 (en) Test mode accessing of an internal cache memory
US5455925A (en) Data processing device for maintaining coherency of data stored in main memory, external cache memory and internal cache memory
US6014737A (en) Method and system for allowing a processor to perform read bypassing while automatically maintaining input/output data integrity
JPS63193239A (ja) 命令順序監視装置と方法
KR0155931B1 (ko) 외부에서 억세스 가능한 온칩 캐시 메모리 시스템
US5960456A (en) Method and apparatus for providing a readable and writable cache tag memory
US6694468B1 (en) Method and apparatus to test memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee