JPS61242159A

JPS61242159A - 駆動装置

Info

Publication number: JPS61242159A
Application number: JP60082492A
Authority: JP
Inventors: Hiroshi Totani; 戸谷　浩
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1985-04-19
Filing date: 1985-04-19
Publication date: 1986-10-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕本発明はファクシミリ、オフィスオートメイション機器
（以下においてＯＡ機器という）等の電子機器に用いて
好適な゛駆動装置に関し、特に感熱プリンタのサーマル
ヘッドを制御信号にもとづき選択的に駆動する際罠有効
な技術に関する。

〔背景技術〕

近年に至り、ＯＡ機器は著しい発展を遂げ、情報伝達や
事務処理の効率化に欠かせないものになっている。そし
て、伝達された情報やオフィス内における各糧データは
紙面に印刷されるのが通常であり、このためプリンタが
使用される。

上記プリンタにおける各種印刷方法は、「電子科学Ｊ　
（１９８４年７月号、発行所広済堂産報出版社、ＰＰ６
９〜７５）に記載されているが、種々の特徴から熱転写
プリンタ、或いは当業者間において感熱プリンタとして
呼ばれているものが多用されるよう虻なってきた。

上記感熱プリンタは、入力信号制御ゲート、シフトレジ
スタ、出力信号制御ゲート、出力回路等から構成されて
いて、上記シフトレジスタには工ＩＬ（Ｉｎｔｅｇｒｅ
ｔｅｄ　　Ｉｎｊｅｃｔｉｏｎ　　Ｌｏｇｉｃ　）回路
が用いられている。

一方、上記感熱プリンタに関する技術動向の一つに高分
解能があり、これを満足するには情報処理能力を例えば
３２ｂｉｔから６４　ｂｉｔ　Ｋ増加させる必要がある
。そして、プリント速度の高速化という要求もあり、上
記分解能の要求と相まってシフトレジスタを例えば５Ｍ
Ｈ２もの高周波信号にて駆動しなければならない。

しかし、本発明者の検討によると、シフトレジスタを構
成するＩＩＬ回路が高速度で動作すると、短時間のうち
にインジェクション電流が大量に流れることになり、消
費電力が増大することが明らかになった。

また、高分解能でプリントを行うためには、多数のサー
マルへノドを駆動せねばならず、このため複数の半導体
集積回路を並列に使用する必要があるが、全ての半導体
集積回路に同時に通電した場合、ダッシュカレントが増
大する。しかも、定常状態においても不要な半導体集積
回路に通電されることになり、無駄な電力が消費される
ことも明らかになった。

更に、上記感熱プリンタはもとより、電子機器は小型か
つ軽量化が望まれており、実装面積を小にするためには
半導体集積回路の高集積度化が必要であり、上述の如く
低消費電力でありながら負荷に対するドライバビリティ
は高くしたい、等の問題点が本発明者によって明らか圧
された。

〔発明の目的〕

本発明の目的は、低消費を力で動作可能な駆動装置を提
供することＫある。

本発明の上記ならびＫその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明の概要な簡単に述べれば、
下記の通りである。

すなわち、同一半導体基板上に低消費電力で動作可能な
０ＭＯ３によってシフトレジスタ等を含む信号処理回路
と、選択信号により上記信号処理回路の出力信号の伝達
を制御し、かつ他の半導体集積回路の回路動作を選択す
る選択回路を設けることＫより、低消費電力で動作可能
な駆動装置を得る、という本発明の目的を達成するもの
である。

〔実施例−１〕次に、本発明を適用した駆動装置の第１実施例を第１図
を参照して説明する。なお、第１図は半導体集積回路（
以下においてＩＣという）化された駆動装置の回路図を
示すものである。本実施例では単一のＩＣ上に６４個の
駆動装置が形成されているが、図示の便宜のため個数を
表わす小文字の数値は最初の部分と末尾の部分とに付す
。そして、中間部分には、フリップフロップ回路を表わ
すＦＦ％ＡＮＤゲートを表わすＡ、緩衝増幅器を表わす
Ｂ、トランジスタを表わすＱ等を共通に付すものとする
。

本実施例の特徴は、第１図に示す如く同一の半導体基板
上（以下において半導体チップという）ＫＣＭＯ８Ｋて
シフトレジスタ等を構成するとともに、バイポーラトラ
ンジスタにて出力回路を構成し、更に入力信号供給端子
を半導体チップの一側面にまとめて設け、他の三側面に
出力端子や出力回路用の電源端子及びＧＮＤ端子等を順
次配列して設けたことにある。

本実施例は、１２ドツトの感熱プリンタ用の駆動装置を
示すものであり、−個の半導体チップによって６４個の
サーマルヘッドを駆動、換言すれば駆動電流の供給によ
り発熱せしめるものである。

そして、上記駆動装置、すなわち半導体チップは実際に
は３４個が並列接続されるので、これらを同時通電する
ことなく動作せしめるためチップ選択回路（以下におい
て選択回路という）１００が設けられているが、選択回
路１０００回路動作については、第２実施例として後述
するものである。

１番端子からは文字や図形を表わすためのディジタル信
号Ｄｉｎが供給され、２番端子からは周波数５ＭＨ２の
クロック信号φ、が供給される。

フリップフロップ回路ＦＦ、〜ＦＦ、、は６４ｂｉｔの
シフトレジスタを構成し、そのＱ出力は上記クロック信
号φ、によって順次次段に移送される。

ＡＨ−に＠４はＡＮＤゲートであり、上記ＦＦ。

〜ＦＦ、４のＱ出力、選択回路ｌＯＯの出力信号Ｓ。

更に４番端子から供給されるＤｅｓｅｎａｂｌｅ信号（
以下においてＤＮという）がすべてハイレベルの時、後
述する出力回路に制御信号ＶＣＹ供給する。

そして、上記シフトレジスタＦＦ、〜ＦＦ’、４、ＡＮ
Ｄゲー）Ａｔ−Ａａａ−更に選択回路１００が本発明で
いう制御回路を構成し、この制御回路が０ＭＯ８にて形
成されている。従って、制御回路は低消費電力で回路動
作を行い得る。

一方、Ｂ、〜Ｂｏ４は緩衝増幅器であり、主としてイン
ピーダンス変換を行うものである。トランジスタＱｌ　
””Ｑ６４は出力トランジスタであり、緩衝増幅器Ｂ、
〜Ｂ６４を介して供給される制御信号Ｖｃにもとづきオ
ン、オフ状態に動作し、第２図について後述するサーマ
ルヘッドＴｈ、−Ｔｈｓ４４Ｃ駆動電流を供給し、かつ
遮断する。

そして、上記緩衝増幅器Ｂ、〜１３ｓａ、トランジスタ
Ｑ＋　−Ｑ６４が本発明！いう出力回路を構成し、この
出力回路がバイポーラトランジスタにて形成されている
。従って、出力回路の半導体チップに占める面積は小面
積でありながら、ドライバビリティは向上する。

ところで、０ＭＯ８で形成された制御回路は、半導体チ
ップの中央部に配置され、半導体チップの外周部の三側
面に出力回路が順次配置されている。そして、制御回路
は低消費電力であることから、半導体チップの一側面に
設けられた１１番端子（ＧＮＤ端子）と１２番＋１’ｍ
子（［源Ｖｄｄ端子）から電源Ｖｄｄが共通に供給され
る。しかも、電源供給ラインは制御回路の上記配置によ
り、短距離でよい。

一方、出力回路の電源供給については、複数の出力回路
毎に分離した状態でＶｃｃ電源を供給するように構成さ
れている。ちなみに、第１図には２個の出力回路を１ブ
ロツクとして７番端子及び８番端子から電源供給がなさ
れるよ５に図示されているが、出力回路の個数は上記に
限定されるものではない。

上記の注目すべき回路構成は、下記の如き理由によって
なされたものである。

すなわち、入力信号Ｄｉｎが供給され、トランジスタＱ
、がオン状態に動作した場合を想定すると、９番端子を
介してサーマルへッ）”ＴｈＩＫ６０ｍＡの電流が流れ
る。

一方、ＧＮＤラインを共通に設けるとインダクタンス分
が５ｍＨにもなる。

そして、トランジスタＱ＊”Ｑａ４のうちのオン状態に
動作した個数に対応した電流が一挙ＫＧＮＤラインを流
れるので、ＧＮＤラインの電圧レベルが上記インダクタ
ンスによって変動する。°しかも電圧レベルの変動【工
、オン状態に動作するトランジスタの個数によって変化
するので、その変化レベルは一様ではない。これを放置
すると、プリント時に色むら、色の濃淡が表れてしまい
、好ましくない。

しかし、本実施例の如く複数の出力回路毎に電源Ｖｃｃ
ラインとＧＮＤラインとを分割して接続すれば、インダ
クタンス分が大幅に減少するとともに、ＧＮＤラインを
流れる電流の最大値が出力回路の個数に対応して決定さ
れるので、ＧＮＤラインのレベル変動が大幅に低減され
、上記色むら、色の濃淡等の不都合な現象を低減するこ
とができる、〔実施例−２〕次に、本発明の第２笑施例を第２図〜第４図を参照して
説明する。

なお、第２図は選択回路１０ｏ及び駆動装置を示す回路
図であり、第３図、第４図は回路動作の一例を説明する
波形図である。なお、出力回路の電源ラインとＧＮＤラ
インとは上記第１実施例で述べた如く分割されているも
のとする。

本実施例の特徴は、各半導体チップ毎に選択回路１００
を設け、入力モードに対応してプリント動作に必要な半
導体チップのみを選択して動作せしめるよう忙構成した
こと忙ある。

５番端子には、第３装置に示す如きパルス状のイネーブ
ル信号ＥＮＥが供給され、３番端子には例えば周波数５
００ＫＨ２のクロック信号φ、が第３図の）に示すタイ
ミングで供給される。

上記イネーブル信号ＥＮＥは半導体チップを選択するも
のであり、そのパルス幅は所望のパルス幅に変換し得る
ものである。

インバータＩＶ、は、上記イネーブル信号ＥＮＥを位相
反転してフリップフロップＦＦ’＋ｎｓの入力端子りに
供給するものであり、インバータＩ−Ｖ、、ＩＶ、はク
ロック信号φ、を供給時と同位相のままフリップフロッ
プＦＦＩ。、のクロック端子φに供給するものである。

そして、フリップフロップＦＦ、。、は、入力端子りが
ハイレベルでクロック信号φ、が立ち下がりエツジの時
、そのＱ出力が第３図に１３時点で示す如くハイレベル
に変化する。この結果、ＩＣ。

として示した半導体チップのＡＮＤゲートＡＩ〜Ａ６４
０入力端子ａ１が全てノ為イレベルになる。

また、信号ＤＮがハイレベルに切り換えられると、ＡＮ
ＤゲートＡ、〜Ａ６４の入力端子ａ宜の全てがハイレベ
ルになる。この状態でディジタル信号Ｄｉｎに対応して
フリップフロップＦＦ、〜ＦＦ６４が順次動作し、例え
ばＦＦＩ　、ＦＦＩ、ＦＦ、ｔ、のＱ出力がハイレベル
に変化すると、ＡＮＤゲートＡ、、Ａ、　、Ａ、、の各
入力端子ａ３がハイレベルに変化する。

そして、各緩衝増幅器Ｂｌ、Ｂｔ　、Ｂ６４に制御信号
ＶＣが供給され、これＫよりトランジスタＱ１Ｑｔ、Ｑ
６４がオン状態に動作して、サーマルヘッドＴＴｈ＋、
Ｔｈ、、Ｔｈ、に駆動電流が流れ、上記サーマルヘッド
が発熱して感熱紙（図示せず）へのプリントが行われる
。

一方、上記ｔｉ時点では、ＦＦｚａ＋のＱ出力が移送さ
れていないので、第２の半導体チップＩＣ。

に設けられた選択回路１００ＯＦＦは動作しない。

以下、３３個の半導体チップ（Ｉｃｅ以下は図示せず）
についても同様である。従りて、１．時点においては、
第３図ＣＤＩの１（Ｆｌに示す如く、各ＦＦのＱ出力は
全てローレベルである。

故に、ｔ、〜ｔ！時点においては、電源を消費するのは
プリント動作を行う１個の半導体チップＩＣ１（Ｄみで
あり、他の３３個のＩＣは駆動電流の供給を行わず、電
源の消費が殆どない。

１２時点におｔゝては、ＦＦＩｏ監のＱ出力がＦＦｔｏ
ｔの移送されていて、クロック信号φ２がローレベルに
変化するのであるから、ＦＦＩ。、のＱ出力が〕為イレ
ベルに変化する一方、イネーブル信号ＥＮＥがローレベ
ルであるからＦＦ＋ｏ＋のＱ出力はローレベルに変化す
る◎ この際、半導体チップＩＣｓ以下に設けられた各選択回
路１００のＦＦは何れも動作せず、ｔ！〜ｔ１間におい
ては半導体チップＩＣ，のみが動作する◎そして、イネ
ーブル信号ＥＮＥが図示の如く順次レベル変化するにと
もない、上記同様の回路動作が順次行われ、ｔ、〜ｔ４
間においては半導体チッフーＩＣ，，ＩＣ，が動作し、
他の半導体チップは全てオフになる。また、ｔ４〜ｔｓ
間においては半導体チップＩＣ，、ＩＣ４が動作し。

他のＩＣは全てオフになる。

上記回路動作は、イネーブル信号ＥＮＥのレベル変化に
よって行われ、プリントに必要７．ｃＩＣが選択回路１
００によって選択されるので不ＩＩＩＣＫ通電すること
な（、低消費電力で所望のプリントを行うことができる
。

次に、第４図を参照して上記選択回路１００の他の動作
例を説明する。

本例においては、イネーブル信号ＥＮＥのハルス幅が上
記実施例に比較して大になされている。

従って、Ｌ　１１’＝　Ｌ　１４間に示す如くイネーブ
ル信号ＥＮＥのハイレベル間でクロック信号φ、が間欠
的にハイレベルとローレベルに変化する。そして、ハイ
レベルからローレベルに変化する時、すなわちｔ　１１
　”　ｔ　１４時点において各半導体チップＩＣ。

〜ＩＣａに設けられた選択口［１００が動作して、先ず
半導体チップＩＣ，が動作し、次に半導体チップＩＣ，
、ＩＣ，が動作し、次いで半導体チッ７’ＩＣ，〜ＩＣ
，、更に半導体チップＩＣ１〜ＩＣ４が同時に動作する
ようになる。

そして、本例においては、第３図について説明した場合
に比較し、多数のサーマルヘッドが発熱することになり
、プリント部分が広範囲になる。

以上に述べた如く、各半導体チップにそれぞれ選択回路
１００を設けることにより、イネーブル信号ＥＮＥの周
期を可変して、複数の半導体チップのうち任意の半導体
チップを選択的に動作状態になすことができる。

〔効果〕

（１１同一半導体基板上に、ＣＭＯ８で構成された制御
回路とバイポーラトランジスタで構成された出力回路と
を具備する駆動装置を一体に形成することにより、小面
積かつドライバビリティの優れたＩＣを得ることができ
る。

（２）　　上記（ＩＩＫより、駆動装置を含む各稲電子
機器の実装面積を低減することができる。

（３）上記（ＩＩＫより、低消費電力でありながら、負
荷を高効率で駆動することができる。

（４）複数の半導体チップに選択回路を設け、イネーブ
ル信号により複数の半導体チップを選択的に動作せしめ
ることにより、動作モードに対応して不要な半導体チッ
プを非動作となし、低消費電力で負荷を駆動することが
できる、（５）上記出力回路を所望の個数毎Ｋまとめ、１グルー
プの出力回路毎に独立して電源を供給することにより、
ＧＮＤラインのインダクタンスに起因するＧＮＤライン
のレベル変動を低減することができ、負荷の駆動が安定
化される。

以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で程々変更
可能であることは言うまでもない。

例えば、出力トランジスタＱについては、いわゆるプッ
シェプル回路に代えてもよい。

また、出力回路において電源を共通に供給する個数は、
図示の２個に限定されず、５個あるいは７個等、任意の
個数にすることができる。

〔利用分野〕

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるプリンタのサーマ
ルヘッドを発熱させるための駆動装置に適用した場合に
ついて説明したが、それに限定されるものではなく、例
えばモータの駆動装置として利用することができる。

更に、温度試験装置の如〈産業用電子機器等圧も利用す
ることができる。

【図面の簡単な説明】

第１図は本発明を適用した駆動装置の第１５ｊ！施例を
示す回路図、第２図は上記駆動装置の第２実施例を示す選択回路及び
駆動装置の回路図、第３図囚〜Ｃ）は上記選択回路の回路動作の第１例を説
明する波形図、第４図囚〜［Ｆ］は上記選択回路の回路動作の第２例を
説明する波形図。１００・・・選択（９）路、ＦＦ・・・フリップフロッ
プ、Ａ・・・ＡＮＤゲート、Ｂ・・・緩衝増幅器、Ｑ・
・・トランジスタ、ｔＩ−ｔＩ・・・動作時点、Ｄｉｎ
　　・・・ディジタル信号、φ８、φ、・・・クロック
信号、ＥＮＥ・・・イネーブル信号、Ｄｎ　・・・ＤＥ
ＳＥＮＥＢＬ信号、Ｖｃ・・・制御信号、Ｔｈ・・・サ
ーマルヘッド、ＩＶ・・・インバータ。

Claims

【特許請求の範囲】

１、選択信号として供給される入力信号のレベル変化と
クロック信号の周期とによって決定されるパルス信号を
得て、その半導体チップ内における信号通過を制御し、
かつ他の半導体チップの動作開始及び動作停止を選択的
に行う選択回路を具備したことを特徴とする駆動装置。