JPS61242097A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPS61242097A JPS61242097A JP8496985A JP8496985A JPS61242097A JP S61242097 A JPS61242097 A JP S61242097A JP 8496985 A JP8496985 A JP 8496985A JP 8496985 A JP8496985 A JP 8496985A JP S61242097 A JPS61242097 A JP S61242097A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- recess
- jig
- hole
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は回路基板への電子部品特にフリップチップＩ
Ｏの実装方法に関するものである。
Ｏの実装方法に関するものである。
近年電子機器の回路部には多くのＩＯが使用される。こ
れらのＩＣは、各種の形態で供給され、特に実装の高密
度化を達成するためにフリップチップＩＣの使用が増加
してきている。
れらのＩＣは、各種の形態で供給され、特に実装の高密
度化を達成するためにフリップチップＩＣの使用が増加
してきている。
フリップチップの半田付は方法としては、半田ペースト
の印刷、半田ボール等の成形半田の配置等により半田材
料を供給した後、ホットプレートにのせて加熱する方法
が広く行なわれていた。また、この方法に改良を加えた
方法として、第４図の断面図に示すリフロー装置による
方法が提案された。ｔ４４図において、銅製のヒートブ
ロック（ロ）にヒータ（６）が埋設てれておシ、その外
周にグラスファイバと耐熱性樹脂（例えばデュポン社の
テフロン）との複合材料でできたベルト（至）を配置し
たものである。このように構成することにより、ベルト
ａ場上の温度分布は、ヒータ＠に近い部分を最高に両′
端に行くに従って低くなる。このベルト（至）Ｋ半田付
けすべき基板（図示せず）を載せ、移動させることによ
り、基板は半田付は温度まで次第に昇温され、半田付け
が為され、引き続き徐々に冷やされる０ 〔発明が解決しようとする問題点〕 しかし、これらの方法は以下に述べる問題点があった。
の印刷、半田ボール等の成形半田の配置等により半田材
料を供給した後、ホットプレートにのせて加熱する方法
が広く行なわれていた。また、この方法に改良を加えた
方法として、第４図の断面図に示すリフロー装置による
方法が提案された。ｔ４４図において、銅製のヒートブ
ロック（ロ）にヒータ（６）が埋設てれておシ、その外
周にグラスファイバと耐熱性樹脂（例えばデュポン社の
テフロン）との複合材料でできたベルト（至）を配置し
たものである。このように構成することにより、ベルト
ａ場上の温度分布は、ヒータ＠に近い部分を最高に両′
端に行くに従って低くなる。このベルト（至）Ｋ半田付
けすべき基板（図示せず）を載せ、移動させることによ
り、基板は半田付は温度まで次第に昇温され、半田付け
が為され、引き続き徐々に冷やされる０ 〔発明が解決しようとする問題点〕 しかし、これらの方法は以下に述べる問題点があった。
基板は、その底面から全体が加熱されることＫなシ、上
記基板上に半田付は温度での耐熱性を持たない部品、樹
脂コーティング等が存在する場合には適用できない。
記基板上に半田付は温度での耐熱性を持たない部品、樹
脂コーティング等が存在する場合には適用できない。
また、例えばフリップチップＩＣの半田突起電極は微細
（例えば１５０μｍψ）で６Ｄかつピッチも小さい。（
例えば２５０μｍ）このため、基板側の電極部分と７リ
ツプチツプエ０の半田突起電極との位置合わせは精度良
く行なう必要があり、プリップチップＩＣを配置した基
板をホットプレート又はベルトまで搬送する必要のある
上記の方法では、搬送中に位置ずれを起こし半田付は不
良を発生する場合がある。
（例えば１５０μｍψ）で６Ｄかつピッチも小さい。（
例えば２５０μｍ）このため、基板側の電極部分と７リ
ツプチツプエ０の半田突起電極との位置合わせは精度良
く行なう必要があり、プリップチップＩＣを配置した基
板をホットプレート又はベルトまで搬送する必要のある
上記の方法では、搬送中に位置ずれを起こし半田付は不
良を発生する場合がある。
本発明はかかる問題点を解決するためになされたもので
、半田付は温度での耐熱性を持たない部分を有する基板
にも適用でき、かつ電子部品の位置合わせ後のずれを防
いで信頼性及び生意性高く基板に電子部品を実装する方
法を提供することを目的とする。
、半田付は温度での耐熱性を持たない部分を有する基板
にも適用でき、かつ電子部品の位置合わせ後のずれを防
いで信頼性及び生意性高く基板に電子部品を実装する方
法を提供することを目的とする。
また、本発明の別の発明は、上記目的に加えて電子部品
と基板の間隔を調整して、さらに接続の信頼性高く基板
に電子部品を実装する方法を提供することを目的とする
０ 〔問題点を解決するだめの手段〕 本発明の電子部品の実装方法は、凹部を有し、との凹部
に通じる貫通孔を有する治具を用いて、電子部品を上記
治具の凹部に貫通孔を通して真空吸引して基板上に位置
決めし、貫通孔を通して加熱気体を供給して上記基板上
に上記電子部品を半田付けするものである０ また、本発明の別の発明の電子部品の実装方法は、上記
のものにおいて電子部品を位置決め後、貫通孔を通して
加熱気体を供給して半田を溶融した状態で、上記電子部
品を上記治具の凹部に真空吸引して上記電子部品と上記
基板との間隔を調整して半田付けするものである。
と基板の間隔を調整して、さらに接続の信頼性高く基板
に電子部品を実装する方法を提供することを目的とする
０ 〔問題点を解決するだめの手段〕 本発明の電子部品の実装方法は、凹部を有し、との凹部
に通じる貫通孔を有する治具を用いて、電子部品を上記
治具の凹部に貫通孔を通して真空吸引して基板上に位置
決めし、貫通孔を通して加熱気体を供給して上記基板上
に上記電子部品を半田付けするものである０ また、本発明の別の発明の電子部品の実装方法は、上記
のものにおいて電子部品を位置決め後、貫通孔を通して
加熱気体を供給して半田を溶融した状態で、上記電子部
品を上記治具の凹部に真空吸引して上記電子部品と上記
基板との間隔を調整して半田付けするものである。
本発明においては、凹部を有する治具のとの凹部に通じ
る貫通孔から供給される加熱された気体によりフリップ
チップＩＣ及び回路基板を加熱し半田付けするので、他
の部分への熱の影響を小さく抑えることができる。また
、上記の治具の貫通孔を通して上記治具の凹部に真空吸
引することにより、７リツプチツプＩＣの搬送、位置合
わせを行ない、引き続き加熱工程となるので、生産性を
高めることができる。
る貫通孔から供給される加熱された気体によりフリップ
チップＩＣ及び回路基板を加熱し半田付けするので、他
の部分への熱の影響を小さく抑えることができる。また
、上記の治具の貫通孔を通して上記治具の凹部に真空吸
引することにより、７リツプチツプＩＣの搬送、位置合
わせを行ない、引き続き加熱工程となるので、生産性を
高めることができる。
また、本発明の別の発明においては、半田を溶融した状
態で電子部品を上記治具の凹部処真空吸引して上記電子
部品と基板との間隔を調整して半田付けするので、上記
間隔を容易に制御、接続の信頼性を高めることができる
。
態で電子部品を上記治具の凹部処真空吸引して上記電子
部品と基板との間隔を調整して半田付けするので、上記
間隔を容易に制御、接続の信頼性を高めることができる
。
以下、この発明の一実施例を第１図及び第２図について
説明する。第１図の断面構成図において、（１）は電子
部品で、この場合フリップチップＩ Ｏ，（２）はフリ
ップチップＩ Ｏ（１）の底面く形成された半田突起電
極、（３）はフリップチップエＯ（１）を塔載する回路
基板、（４）は治具、（５）は治具（４）に形成された
凹部、（６）は凹部（５）底面に形成された貫通孔、（
グａ）、（’７ｂ）はパルプ、（８）は真空吸引装置、
（９）は加熱気体供給装置を示している。
説明する。第１図の断面構成図において、（１）は電子
部品で、この場合フリップチップＩ Ｏ，（２）はフリ
ップチップＩ Ｏ（１）の底面く形成された半田突起電
極、（３）はフリップチップエＯ（１）を塔載する回路
基板、（４）は治具、（５）は治具（４）に形成された
凹部、（６）は凹部（５）底面に形成された貫通孔、（
グａ）、（’７ｂ）はパルプ、（８）は真空吸引装置、
（９）は加熱気体供給装置を示している。
第２図の断面図に訃いて、（１）〜（６）は上記第１図
′と同一である。まず、第２図に示すように、（７ａ）
のパルプを開き、（７ｂ）のパルプを閉じて、真空吸引
装置（８）により貫通孔（６）を通して７リツプチツプ
Ｉ Ｏ（１）を治具（４）の凹部（５）に真空吸引する
０この状態で７リツプチツプＩＯ（１）と回路基板（３
）の７リツプチツプＩＣ（１）の塔載部分との位置合わ
せを行なう０次に真空吸引を解除し、第１図に示すよう
に治具（４）の凹部（５）の底面と７リツプチツプＩ
Ｏ（１）との間に間隙を形成した状態とする。引き続き
（７ａ）のパルプを閉じ、（’７１））のパルプを開い
て、加熱気体供給装置（９）よシ買通孔（６）を通して
半田付は温度以上に加熱された気体、この場合は２５０
℃に加熱された空気を吹き出すととＫよシフリツプチツ
プエＣ（１）を加熱し、半田突起電極（２）、この場合
半田組成は錫／鉛＝６０／４０、を溶融させ半田付けを
達成する０この様にすることにより、同一の治具（４）
によシ搬送、位置合わせ、加熱工程を行なうことができ
るため、位置合わせ後のずれが生じＫくく、かつ生産性
も高めることができる。
′と同一である。まず、第２図に示すように、（７ａ）
のパルプを開き、（７ｂ）のパルプを閉じて、真空吸引
装置（８）により貫通孔（６）を通して７リツプチツプ
Ｉ Ｏ（１）を治具（４）の凹部（５）に真空吸引する
０この状態で７リツプチツプＩＯ（１）と回路基板（３
）の７リツプチツプＩＣ（１）の塔載部分との位置合わ
せを行なう０次に真空吸引を解除し、第１図に示すよう
に治具（４）の凹部（５）の底面と７リツプチツプＩ
Ｏ（１）との間に間隙を形成した状態とする。引き続き
（７ａ）のパルプを閉じ、（’７１））のパルプを開い
て、加熱気体供給装置（９）よシ買通孔（６）を通して
半田付は温度以上に加熱された気体、この場合は２５０
℃に加熱された空気を吹き出すととＫよシフリツプチツ
プエＣ（１）を加熱し、半田突起電極（２）、この場合
半田組成は錫／鉛＝６０／４０、を溶融させ半田付けを
達成する０この様にすることにより、同一の治具（４）
によシ搬送、位置合わせ、加熱工程を行なうことができ
るため、位置合わせ後のずれが生じＫくく、かつ生産性
も高めることができる。
まだ、加熱された気体の温度を変えることにより、半田
付は部分の温度コントロールは容易に達成できることは
言うまでも々い。このため、接続部分の信頼性を高める
ことができる０さらに、電子部品を半田付けする部分だ
けを加熱するためＫ。
付は部分の温度コントロールは容易に達成できることは
言うまでも々い。このため、接続部分の信頼性を高める
ことができる０さらに、電子部品を半田付けする部分だ
けを加熱するためＫ。
回路基板上に半田付は温度での耐熱性を持たない部品等
がある場合にも適用できる０また、電子部品は非接触で
加熱されるので、半田溶融時のセルフアライメント効果
を妨げることはない０また、本発明の他の実施例を第３
図に示す。第３図において（１）〜（６）は第１図と同
一である０上記実施例と同様にフリップチップＩ Ｃ（
１）の位置合わせ、半田突起電極（２）の加熱溶融を行
ない、引き続き治具（４）の貫通孔（６）を通して真空
吸引することにより、フリップチップＩ Ｏ＋１）と回
路基板（３）との間隔を調整大きくすることができ、半
田突起電極（２）の形状を第３図に示すような中央部の
くびれ丸形とすることができる。
がある場合にも適用できる０また、電子部品は非接触で
加熱されるので、半田溶融時のセルフアライメント効果
を妨げることはない０また、本発明の他の実施例を第３
図に示す。第３図において（１）〜（６）は第１図と同
一である０上記実施例と同様にフリップチップＩ Ｃ（
１）の位置合わせ、半田突起電極（２）の加熱溶融を行
ない、引き続き治具（４）の貫通孔（６）を通して真空
吸引することにより、フリップチップＩ Ｏ＋１）と回
路基板（３）との間隔を調整大きくすることができ、半
田突起電極（２）の形状を第３図に示すような中央部の
くびれ丸形とすることができる。
また、本発明の他の実施例として、半田溶融径治具によ
りフリップチップＩＣを押さえることによシ、フリップ
チップＩＣと回路基板との間隔を小さくすることもでき
る。
りフリップチップＩＣを押さえることによシ、フリップ
チップＩＣと回路基板との間隔を小さくすることもでき
る。
以上の様に、本発明によれば電子部品と回路基板との間
隔を容易に調整制御でき、接続の信頼性を高めることが
できる。さらに本発明の他の実施例として、加熱された
気体として窒素を用いることにより、加熱中の半田及び
回路基板上の電極部分の酸化が防止でき、半田付は用フ
ラックスが不要となる。このため、半田付は後に残って
いる７ラツクスによる絶縁不良等の故障発生を防ぐこと
ができる。また参考として本発明を適用して、半田溶融
径電子部品を真空吸引し、治具を移動することにより、
該電子部品を回路基板から容易に取シはずすことができ
る。以上、電子部品としてフリップチップＩＣの場合を
主として述べてきたが、チップコンデンサ、チップ抵抗
等の電子部品に対しても同様の効果を奏する０ なお、上記実施例においては貫通孔を１つ設けたものに
ついて述べたが、２つ以上設けたものでも良く、さらに
複数個の貫通孔をそれぞれ真空吸引用、加熱気体供給用
と分けても同様の効果を奏する。
隔を容易に調整制御でき、接続の信頼性を高めることが
できる。さらに本発明の他の実施例として、加熱された
気体として窒素を用いることにより、加熱中の半田及び
回路基板上の電極部分の酸化が防止でき、半田付は用フ
ラックスが不要となる。このため、半田付は後に残って
いる７ラツクスによる絶縁不良等の故障発生を防ぐこと
ができる。また参考として本発明を適用して、半田溶融
径電子部品を真空吸引し、治具を移動することにより、
該電子部品を回路基板から容易に取シはずすことができ
る。以上、電子部品としてフリップチップＩＣの場合を
主として述べてきたが、チップコンデンサ、チップ抵抗
等の電子部品に対しても同様の効果を奏する０ なお、上記実施例においては貫通孔を１つ設けたものに
ついて述べたが、２つ以上設けたものでも良く、さらに
複数個の貫通孔をそれぞれ真空吸引用、加熱気体供給用
と分けても同様の効果を奏する。
本発明は以上説明したとおり、凹部を有し、との凹部に
通じる貫通孔を有する治具を用いて、電子部品を上記治
具の凹部に貫通孔を通して真空吸引して基板上に位置決
めし、貫通孔を通して加熱気体を供給して上記基板上に
上記電子部品を半田付けすることにより、半田付は温度
での耐熱性を持たない部分を有する基板にも適用でき、
電子部品の位置ずれを防止し生産性高く電子部品を基板
に実装できる効果がある。
通じる貫通孔を有する治具を用いて、電子部品を上記治
具の凹部に貫通孔を通して真空吸引して基板上に位置決
めし、貫通孔を通して加熱気体を供給して上記基板上に
上記電子部品を半田付けすることにより、半田付は温度
での耐熱性を持たない部分を有する基板にも適用でき、
電子部品の位置ずれを防止し生産性高く電子部品を基板
に実装できる効果がある。
また、本発明の別の発明は上記に加えさらに半田を溶融
した状態で、電子部品を治具の凹部に吸引して上記電子
部品と基板との間隔を調整することにより、さらに電子
部品と基板との間隔、半田形状を容易に制御することが
できるので接続の信頼性を高めることができる。
した状態で、電子部品を治具の凹部に吸引して上記電子
部品と基板との間隔を調整することにより、さらに電子
部品と基板との間隔、半田形状を容易に制御することが
できるので接続の信頼性を高めることができる。
第１．２図は本発明の一実施例による電子部品の実装方
法を示すもので、第１図は断面構成図、第２図は断面図
、第３図は本発明の他の実施例による実装方法を示す断
面図、第４図は従来の実装方法に用いるリフロー装置を
示す断面図である。 （１）・・・電子部品、（３）・・・基板、（４）・・
・治具、（５）・・・凹部、（６）・・・貫通孔、（８
）・・・真空吸引装置、（９）・・・加熱気体供給装置 なお、図中、同一符号は同−又は相当部分を示す０
法を示すもので、第１図は断面構成図、第２図は断面図
、第３図は本発明の他の実施例による実装方法を示す断
面図、第４図は従来の実装方法に用いるリフロー装置を
示す断面図である。 （１）・・・電子部品、（３）・・・基板、（４）・・
・治具、（５）・・・凹部、（６）・・・貫通孔、（８
）・・・真空吸引装置、（９）・・・加熱気体供給装置 なお、図中、同一符号は同−又は相当部分を示す０
Claims (2)
- （１）凹部を有し、この凹部に通じる貫通孔を有する治
具を用いて、電子部品を上記治具の凹部に貫通孔を通し
て真空吸引して基板上に位置決めし、貫通孔を通して加
熱気体を供給して上記基板上に上記電子部品を半田付け
するようにした電子部品の実装方法。 - （２）凹部を有し、この凹部に通じる貫通孔を有する治
具を用いて、電子部品を上記凹部に貫通孔を通して真空
吸引して基板上に位置決めし、貫通孔を通して加熱気体
を供給して半田を溶融した状態で、上記電子部品を上記
治具の凹部に真空吸引して上記電子部品と上記基板との
間隔を調整して半田付けするようにした電子部品の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8496985A JPS61242097A (ja) | 1985-04-19 | 1985-04-19 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8496985A JPS61242097A (ja) | 1985-04-19 | 1985-04-19 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242097A true JPS61242097A (ja) | 1986-10-28 |
Family
ID=13845451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8496985A Pending JPS61242097A (ja) | 1985-04-19 | 1985-04-19 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242097A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154438A (ja) * | 1988-12-06 | 1990-06-13 | Seiko Instr Inc | フリップチップボンディング方法 |
| JPH043950A (ja) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | 半導体装置のはんだ付け方法および装置 |
| JP2002151552A (ja) * | 2000-11-13 | 2002-05-24 | Nec Corp | 半導体製造装置 |
| JP2010141131A (ja) * | 2008-12-11 | 2010-06-24 | Panasonic Electric Works Co Ltd | 吸着コレットおよび実装方法 |
-
1985
- 1985-04-19 JP JP8496985A patent/JPS61242097A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154438A (ja) * | 1988-12-06 | 1990-06-13 | Seiko Instr Inc | フリップチップボンディング方法 |
| JPH043950A (ja) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | 半導体装置のはんだ付け方法および装置 |
| JP2002151552A (ja) * | 2000-11-13 | 2002-05-24 | Nec Corp | 半導体製造装置 |
| JP2010141131A (ja) * | 2008-12-11 | 2010-06-24 | Panasonic Electric Works Co Ltd | 吸着コレットおよび実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072874A (en) | Method and apparatus for using desoldering material | |
| US5878942A (en) | Soldering method and soldering apparatus | |
| JPH09326419A (ja) | 半導体素子の実装方法 | |
| JPS58132941A (ja) | 部品搭載基板のリ−ド接続方法 | |
| JPS61242097A (ja) | 電子部品の実装方法 | |
| CN101193498B (zh) | 印刷电路板、印刷电路板组件的制造方法和翘曲校正方法 | |
| JPH04314355A (ja) | チップキャリア及びその半田付け方法 | |
| JPH01118369A (ja) | ハンダ付けリフロー炉 | |
| US20040222271A1 (en) | Method and pallet assembly for reflow soldering of interconnections between printed circuits having low-temperature substrates | |
| JP2697987B2 (ja) | 接続用端子付き電子部品およびその実装方法 | |
| JPS61141199A (ja) | チツプ部品の実装方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
| KR20070044552A (ko) | 연성인쇄회로기판용 리플로우 장치 | |
| JP2002368044A (ja) | はんだボール付電子部品の組立方法及び電子部品 | |
| JPH10275965A (ja) | 電子部品組立体およびその製造方法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2005203664A (ja) | 半導体装置の実装方法 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPH10189666A (ja) | 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JP2021114495A (ja) | モジュール及びその製造方法 | |
| JPH02306693A (ja) | 電子部品の実装半田付け方法 | |
| JPH08222845A (ja) | 半導体装置の実装方法 |