JPS61237564A

JPS61237564A - 画情報読取装置

Info

Publication number: JPS61237564A
Application number: JP60078456A
Authority: JP
Inventors: Kenji Kamiya; 賢治神谷
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-04-15
Filing date: 1985-04-15
Publication date: 1986-10-22
Anticipated expiration: 2010-04-19
Also published as: JPH0736602B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明はファクシミリやディジタルコピア、計算機等の
画像データ入力装置として好適な画情報読取装置に関す
る。

［従来技術］この種の画情報読取装置においては、画像データのホス
トへの送信やデータ圧縮などの次段の処理に応じて副走
査の速度を変え、次段に合わせて読取走査をする必要が
ある。このため、従来は起動、停止を繰り返して副走査
速度を調整していたが、このような方法でば、速い走査
速度が要求される場合に急激な起動、停止が繰り返され
ることとなり、駆動系の負荷が大きくなって結果的に副
走査の乱れから画質が劣化する。

そこで最近は、次段の処理速度に応じて滑らかに副走査
を可変にする方式が高速画情報読取装置用に開発されて
いる。その−例を第４図に示す。

同図において、１はＣＣＤ等の受光素子、２は可変利得
ビデオアンプ、３は次段処理回路４に対するインターフ
ェース回路、４は例えばデータ圧縮回路のような次段処
理回路である。５は副走査駆動モータ、６はタイミング
発生器である。

今、次段処理回路４から現在処理中であるというステー
タス信害ｅｕｓｖがインターフェース回路３に加えられ
ると、インターフェース回路３はタイミング発生器６に
対し、タイミングの発生を遅らせるように指令する。こ
の結果、副走査駆動モータ５はゆっくりと回るようにな
り、副走査は遅くなる。また、これと同時に受光素子１
に対する同期信号Ｓ’／ＮＣも遅くなる。受光素子１は
例えばＣＣＤを用いるが、この結果、ＣＣＤの露光時間
が長くなり、同一の原稿濃度であってもＣＣＤ出力は増
加する。

これを補償するためタイミング発生器６から利得制御信
号ＣＣを可変利得ビデオアンプ２に加えて、原稿濃度が
一定であればビデオアンプ２の出力が副走査の速度に関
わらず一定となるようにしている。

この方式によれば、ＩＩＩ走査駆動モータ５は急激な起
動、停止を繰り返すことなく、滑らかに駆動し、従って
副走査の乱れもなく画情報の読み取りが可能となる。

しかしながら、上記従来方式においては、副走査速度に
応じてビデオアンプ２の利得を正確に制御しなければな
らず、精度の維持が困難な上、もともとＣＣＤ出力がラ
イン毎に大きく変化するため、ダイナミックレンジの確
保が難かしく高品質の画情報が得られない欠点があった
。

［目的］本発明は、副走査速度を滑らかに可変にして駆動機構の
負荷を軽減することにより、副走査の乱れをなくすと共
に、可変速時の画質の劣化を防ぎ高品質の画情報が得ら
れる画情報読取装置を提供することを目的とする。

［構成］この目的を達成するため本発明は、バッファを設けて、
そのバッファへの画データの溜り具合によって副走査速
度を調整する一方、受光素子には常に一定のタイミング
で同期信号を与えて１画データを取り出し、これを副走
査速度に応じた割合でバッファへ書き込むようにしたこ
とを特徴としている。

以下１本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る画情報読取装置のブロ
ック構成図を示したもので、１１はＣＣＤ等の受光素子
、１２はＡ／Ｄ変換器、１３はバッフ７り−ド／ライト
コントローラ、１４はデータ圧縮処理回路等の次段処理
回路である。１５は数ライン分のバッファ、１６は副走
査駆動モータ、１７はタイミング発生器である。

バッファ１５は本実施例の場合、複数本のラインバッフ
ァから成るがラインバッファに限らないことは言う迄も
ない。

バッフ７リード／ライトコントローラ１３はタイミング
発生器１７からのゲート制御信号ＧがｒＨＪレベルであ
れば現在割付けているラインバッファにＡ／Ｄ変換器１
２からのデータを書き込み、ゲート制御信号Ｇが「Ｌ」
レベルであれば書き込みをしない。

また１次段処理回路１４からデータの要求があって。

しかもそのとき既に書き込まれているラインバッファが
あるときには、古い方のラインバッファから順次データ
を次段処理回路１４に送出する。既にデータの書き込ま
れたラインバッファがないときにはデータの送出を中止
する。また、バッファリード／ライトコントローラ１３
は現在既に書き込まれているバッファの数Ｎ（０≦Ｎ≦
４）をタイミング発生器１７に通知する。

タイミング発生器１７はバッフ７リード／ライトコント
ローラ１３からのＮの値に基づいた可変速のモータ駆動
パルスＰを副走査駆動モータ１６に出力し、副走査の速
度制御を行なう。また、ゲート制御信号Ｇを発生してＡ
／Ｄ変換器１２からバッファ１５へのデータの転送を許
可する。更に、タイミング発生器１７は、常に一定の周
期の同期信号Ｓを受光素子１１に出力する。

以上の構成で、副走査駆動モータ１６をステップモータ
とし、４ステップ単位で速度を変えるものとし、バッフ
ァ１５のライン数を４とすれば１画情報の読取走査は以
下のように行なわれる。

先ず、タイミング発生器１７はバッファ１５に現在記憶
済みのライン数Ｎに応じて副走査駆動モータ１６の副走
査送り速度Ｆを第２図に示すように決める。

即ち、読取走査開始時、バッファ１５に記憶済みのライ
ン数はＮ＝０で副走査送り速度はＦ＝１の低速から入る
。その副走査送り速度Ｆ＝１で読取走査を行なったｌラ
イン分の画データをバッファ１５に貯えるが、その記憶
済みライン数がＮ≦２の場合は、副走査送り速度をＦ＝
２の中速とする。Ｆ＝２としても１ラインの画データが
次段処理回路１４に出力されてＮ≦１となれば、Ｆ＝３
の高速とする。一方、Ｎ＝２でバランスしていればＦ＝
２を保つ、しかし。

Ｆ＝２とした結果、記憶済ライン数が増してＮ１３とな
れば、再びＦ＝１の低速に戻す。更に、Ｆ＝２とした結
果、Ｎ＝４となればＦ＝０で副走査送りを停止する。

このように、タイミング発生器１７は、副走査駆動モー
タ１６の副走査送り速度Ｆをバッファ１５の記憶済みラ
イン数Ｎと前回の副走査送り速度Ｆとにより決定し、Ｆ
＝１の場合は一定周期（同期信号周期）に２個のモータ
駆動パルスＰを、Ｆ＝２の場合は３個のモータ駆動パル
スＰを、Ｆ＝３の場合は４個のモータ駆動パルスＰを副
走査駆動モータ１６に与える。

副走査駆動モータ１６はこのパルスＰを１個受ける、１
ステップ回転する。

今、第３図のタイムチャートで示すように、画情報の読
取走査が行なわれて、バッファ１５の記憶済みライン数
がＮ＝２．副走査送り速度がＦ＝２の状態、従って、同
期信号周期に３パルスで８ライン目の読取走査が実行さ
れたものとする。このとき。

Ｎ＝２であることから、タイミング発生器１７は、同期
信号Ｓ！の発生とモータ駆動パルスＰのｒＱＪステップ
目に同期してバッファリードｌライトコントローラ１３
に出力するゲート制御信号ＧをｒｌＪレベルとし、バッ
ファ１５への画データの書き込みを許可する。

また、タイミング発生器１７は同期信号Ｓｓ’こ同期し
てＦの値を決め、１周期信号周期に出力するモータ駆動
パルスＰの個数を決める。

バッファリードｌライトコントローラ１３は、ゲート制
御信号ＧがｒＨＪのときで、書き込み要求信号ＶがｒＨ
Ｊとなるタイミングで１画データＡをＡ／Ｄ変換器１２
からバッファ１５に書き込む、更に、タイミング発生器
１７は、一旦、バッファリードｌライトコントローラ１
３が画データＡの書き込みを開始すると同時に、書き込
み要求償号讐をｒＬＪレベルに下げる。

これにより、受光素子１１が８ライン目を読取走査して
いる間に、それ以前に読み取られたＡライン目の画デー
タがバッファ１５に書き込まれる。

Ｎは書き込みが終了すると＋１され、読み出しが終了す
ると−１される。＋１されるのは必ず同期信号Ｓの発生
時点である。ただし、−１される時期は次段処理回路１
４の処理タイミングで決められる。

Ｂライン目の読取走査が終了したとき、Ａライン目の画
データがバッファ１５に貯えられたことにより、次の同
期信号Ｓ２の発生に同期してＮ＝３となる。これにより
Ｆ＝１となり、同期信号周期に２個のパルスＰを発生す
る。また、同期信号Ｓ２の発生時パルスＰの「３」ステ
ップ目の発生により書き込み要求信号すはｒｌＪとなり
、バッファ１５へのＢライン目の画データの書き込みが
開始される。この書き込み開始と同時に書き込み要求信
号Ｖは直ちにｒＬＪに落ちる。

次に、同期信号Ｓ３の発生に同期して、バッファ１５に
は前回の走査時にＢライン目の画データが貯えられ、こ
のとき次段処理回路１４への出力が無いものとするとＮ
＝４となる。この結果、Ｆ＝０となるが、同期信号３３
発生時、パルスＰは「１」ステップ目のため「２」ステ
ップ、「３」ステップと同じ速度でパルスＰが発生する
。また、Ｎ＝４となることにより、同期信号３３発生時
ゲート制御信号ＧがｒｌＪに落ちる。

同期信号Ｓ４の発生に同期してパルスＰの「３」ステッ
プ目が発生する。これにより書き込み要求信号Ｖが「旧
となると共に、このとき依然Ｎ＝４．Ｆ＝０であること
からパルスＰの発生が停止即ち副走査送りが停止する。

その間、バッファ１５の画データが次段処理回路１４へ
読み出されてＮ＝３になったものとする。

同期信号Ｓｓの発生に同期して、ゲート制御信号Ｇが「
旧となり、このとき書き込み要求信号ＶがｒｌＪである
ことから、前回読み取ったＣライン目の画データをバッ
ファ１５へ書き込み、これと同時に書き込み要求信号Ｖ
をｒＬＪとする。また、このときＮ＝３であることがら
Ｆ＝１とし、同期信号周期に２個のパルスＰを発生する
。

以下、同様にしてタイミング発生器１７はバッファ１５
の画データの記憶状態を監視してＮの値に応じて副走査
送り速度を滑らかに変化させる。一方。

同期信号は一定周期で発生して読取走査を行なうことに
より、ＣＣＩ）の蓄積時間を一定にして画データの読み
取りが行なわれる。読み取った画データはＮ＜４であれ
ばバッファ１５へ書き込まれるが、この書き込みも副走
査送り速度つまりパルスＰの発生率に応じて実行される
。これにより、従来のような副走査送り速度に応じてビ
デオアンプの利得を制御する如き複雑な制御が不要とな
り、常に一定のＣＣＤ蓄積時間で画情報の読取走査を行
なうことが可能となり、この結果、高品質の画データが
得られるようになる。なお１本実施例においてはバッフ
ァ１５が一杯になると、読み取った画データを捨てるこ
とになるが、このときには副走査送り速度も遅くなって
、抜は落ちる画情報は高々４ステップ分に過ぎず、画像
品質には殆んど影響を及ぼさない。

［効果］以上のように本発明によれば、副走査送り速度変化が滑
らかになり、副走査の乱れがなくなると共に、読取走査
時間を一定に保つことができる結果、高品質の画データ
が得られるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す画情報読取装置のブロ
ック構成図、第２図は第１図の副走査送り速度の状態遷
移図、第３図は第１図の動作を説明するためのタイムチ
ャート、第４図は従来の画情報読取装置のブロック構成
図である。１１・・・受光素子、１２・・・Ａ／Ｄ変換器、１３・
・・バッファリード／ライトコントローラ、１４・・・
次段処理回路、　１５・・・バッファ、　１６・・・副
走査駆動モータ、１７・・・タイミング発生器。゛又−ノ第１図第２図第３図第４図

Claims

【特許請求の範囲】

次段の処理状況に応じて副走査送り速度を可変にして画
情報の読取走査を行なう画情報読取装置において、次段
へ渡す画情報を貯えるバッファ、副走査送り速度を前記
バッファの画情報蓄積量に応じて可変にする手段と、主
走査方向の読取走査を一定周期で行なう手段と、一定周
期毎に読取走査を行なって得られる画情報の前記バッフ
アへの書き込みを副走査送り速度に応じた頻度で実行す
る手段とを備えていることを特徴とする画情報読取装置
。