JPS61235895A - 直線表示装置 - Google Patents
直線表示装置Info
- Publication number
- JPS61235895A JPS61235895A JP60077388A JP7738885A JPS61235895A JP S61235895 A JPS61235895 A JP S61235895A JP 60077388 A JP60077388 A JP 60077388A JP 7738885 A JP7738885 A JP 7738885A JP S61235895 A JPS61235895 A JP S61235895A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- offset
- storage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、水平及び垂直方向に規則的に配列された複数
の画素（ビクセル）を有する表示器に、斜めの直線を滑
らかに表示する直線表示装置に関する。
の画素（ビクセル）を有する表示器に、斜めの直線を滑
らかに表示する直線表示装置に関する。
テスク走査型陰極線管表示器、並びに液晶及びプラズマ
等の平面表示器は、複数の画素が水平及び垂直方向に規
則的に配列している。また表示情報を記憶する画像記憶
回路（フレーム・メモリ）の各記憶場所は表示器の各画
素と１対１に対応しているので、この記憶回路の記憶内
容に応じて表示器の対応画素を輝度変調して、表示を行
なっている。ところで、これら表示器では画素の総数が
例えば１２８０ｘ１０２４個というように限定されてい
るため、輝点の計算上の表示位置と実際の表示位置とが
ずれ、斜めの直線、がキザキザに表示される。これを一
般にジャギーという。
等の平面表示器は、複数の画素が水平及び垂直方向に規
則的に配列している。また表示情報を記憶する画像記憶
回路（フレーム・メモリ）の各記憶場所は表示器の各画
素と１対１に対応しているので、この記憶回路の記憶内
容に応じて表示器の対応画素を輝度変調して、表示を行
なっている。ところで、これら表示器では画素の総数が
例えば１２８０ｘ１０２４個というように限定されてい
るため、輝点の計算上の表示位置と実際の表示位置とが
ずれ、斜めの直線、がキザキザに表示される。これを一
般にジャギーという。
このジャギーを改善するため、従来からいくつかの提案
が行なわれている。その内、第１の従来技術は、特開昭
５５−９５９８６号及び特開昭５６−１５６８７３号公
報に開示されている如く、計算上の表示位置とこの表示
位置を挾む２つの画素との距離に応じて、これら２つの
画素を輝度変調している。第２の従来技術は、特開昭５
８−３７６８５号公報に開示されている如く、陰極線管
に主偏向回路の外に副偏向回路を設け、陰極線管上の輝
点を計算上の表示位置に近づけている。特開昭５９−９
９４８６号公報に開示された第３の従来技術は、ラスク
走査に同期して画像記憶回路から記憶内容を読出して輝
度制御信号を発生する際、記憶回路からの読出し信号を
２分１画素分だけ遅延したものと、遅延しないものとを
合成して輝度制御信号としている。また、特開昭６０−
２９８７号公報に開示された第４の従来技術は、表示器
がインターレス表示を行ない、画像記憶回路が色データ
領域及びこの領域に対応した発光制御データ領域に分か
れている。そして、これら領域の記憶内容を同時に読出
し、発光制御データに応じて、フィールド１及び２で色
データを選択的に表示器に供給すると共に、選択的に色
データを遅延して水平方向に画素をシフトしている。
が行なわれている。その内、第１の従来技術は、特開昭
５５−９５９８６号及び特開昭５６−１５６８７３号公
報に開示されている如く、計算上の表示位置とこの表示
位置を挾む２つの画素との距離に応じて、これら２つの
画素を輝度変調している。第２の従来技術は、特開昭５
８−３７６８５号公報に開示されている如く、陰極線管
に主偏向回路の外に副偏向回路を設け、陰極線管上の輝
点を計算上の表示位置に近づけている。特開昭５９−９
９４８６号公報に開示された第３の従来技術は、ラスク
走査に同期して画像記憶回路から記憶内容を読出して輝
度制御信号を発生する際、記憶回路からの読出し信号を
２分１画素分だけ遅延したものと、遅延しないものとを
合成して輝度制御信号としている。また、特開昭６０−
２９８７号公報に開示された第４の従来技術は、表示器
がインターレス表示を行ない、画像記憶回路が色データ
領域及びこの領域に対応した発光制御データ領域に分か
れている。そして、これら領域の記憶内容を同時に読出
し、発光制御データに応じて、フィールド１及び２で色
データを選択的に表示器に供給すると共に、選択的に色
データを遅延して水平方向に画素をシフトしている。
上述の第１の従来技術では輝度の比例配分を行なうため
、演算処理が複雑であり、回路構成が複雑になるか、中
央処理装置（ＣＰＵ）の演算時間が長くなった。また、
第２の従来技術では高精度の偏向回路が要求され、回路
構成が複雑かつ高価であった。更に第３の従来技術では
、記憶回路からの読出し信号の遅延は、表示器の画素を
水平方向にしかシフトできないため、水平に対し直線の
傾きが４５度以上の場合に、ジャギーを改善できなかっ
た。また第４の従来技術では、画像記憶回路の記憶容量
が余分に必要となった。
、演算処理が複雑であり、回路構成が複雑になるか、中
央処理装置（ＣＰＵ）の演算時間が長くなった。また、
第２の従来技術では高精度の偏向回路が要求され、回路
構成が複雑かつ高価であった。更に第３の従来技術では
、記憶回路からの読出し信号の遅延は、表示器の画素を
水平方向にしかシフトできないため、水平に対し直線の
傾きが４５度以上の場合に、ジャギーを改善できなかっ
た。また第４の従来技術では、画像記憶回路の記憶容量
が余分に必要となった。
したがって本発明の目的は、簡単な回路構成及び容易な
制御によシジャギーを改善した斜めの直線を表示する直
線表示装置の提供にある。
制御によシジャギーを改善した斜めの直線を表示する直
線表示装置の提供にある。
本発明は、水平及び垂直方向に規則的に配列された複数
の画素を有する表示器と、この表示器の各画素に対応す
る記憶場所を有する記憶回路とを含み、この記憶回路の
各記憶場所の記憶内容に応じて、表示器の画素を選択的
に輝度変調して表示を行なう表示装置において、輝度信
号を発生する輝度制御回路と、直線の始点及び終点デー
タに応じてこれら始点及び終点を結ぶ記憶回路の記憶場
所を順次指定するベクトル発生器と、このベクトル発生
器が指定した記憶回路の記憶場所の記憶内容よシも輝度
制御回路からの輝度信号の値が大きい場合にこの輝度信
号を記憶回路の記憶場所に書込む比較制御回路と、直線
の水平成分及び垂直成分の大小に応じてベクトル発生器
の出力信号の水平成分又は垂直成分を選択的にオフセッ
トするオフセット回路とを具え、輝度制御回路からの輝
度信号はベクトル発生器の出力信号がオフセットされな
いときの方がオフセットされたときよりも大きな値であ
ることを特徴としている。
の画素を有する表示器と、この表示器の各画素に対応す
る記憶場所を有する記憶回路とを含み、この記憶回路の
各記憶場所の記憶内容に応じて、表示器の画素を選択的
に輝度変調して表示を行なう表示装置において、輝度信
号を発生する輝度制御回路と、直線の始点及び終点デー
タに応じてこれら始点及び終点を結ぶ記憶回路の記憶場
所を順次指定するベクトル発生器と、このベクトル発生
器が指定した記憶回路の記憶場所の記憶内容よシも輝度
制御回路からの輝度信号の値が大きい場合にこの輝度信
号を記憶回路の記憶場所に書込む比較制御回路と、直線
の水平成分及び垂直成分の大小に応じてベクトル発生器
の出力信号の水平成分又は垂直成分を選択的にオフセッ
トするオフセット回路とを具え、輝度制御回路からの輝
度信号はベクトル発生器の出力信号がオフセットされな
いときの方がオフセットされたときよりも大きな値であ
ることを特徴としている。
本発明によれば、まず直線の始点及び終点間の各記憶場
所を順次指定し、例えば２進「１１」の値の輝度信号を
書込む。次に直線の水平成分及び垂直成分の大小に応じ
て、「１１」の輝度信号を書込んだ記憶場所を水平又は
垂直方向にシフトして、例えば２進「０１」の値の輝度
信号を書込む。
所を順次指定し、例えば２進「１１」の値の輝度信号を
書込む。次に直線の水平成分及び垂直成分の大小に応じ
て、「１１」の輝度信号を書込んだ記憶場所を水平又は
垂直方向にシフトして、例えば２進「０１」の値の輝度
信号を書込む。
この際、既に「１１」の値が書込まれている記憶場所は
、そのままにしておく。これらの処理が終了した後、各
記憶場所の記憶内容に応じて表示器に直線を表示してい
るので、「１１」の輝度信号のみではジャギーが生じて
いた部分が「０１」の輝度信号により補償される。
、そのままにしておく。これらの処理が終了した後、各
記憶場所の記憶内容に応じて表示器に直線を表示してい
るので、「１１」の輝度信号のみではジャギーが生じて
いた部分が「０１」の輝度信号により補償される。
第１図は本発明の好適な第１実施例のブロック図である
。ベクトル・データ発生器１００は、例えばコンピュー
タであり、表示する直線の始点アドレス・データ（ＸＳ
、ＹＳ）、終点アドレス・データ（ＸＥ、 ＹＥ）及び
輝度データ（Ｚ）を発生し、保持回路１２０はこれら始
点及び終点アドレス、データを保持するラッチ回路であ
る。ベクトル発生器１４０は、始点及び終点アドレス・
データに応じて、始点及び終点を結ぶ各点のアドレス・
データを３回繰返して発生する回路である。このベクト
ル発生器１４は上述した従来技術の特許公開公報に記載
された回路でもよく、例えば次のように構成されている
。すなわち、ベクトル発生器の水平及び垂直発生部分は
同じ構成であり、レジスタと、カウンタと、これらレジ
スタ及びカウンタの内容を加算し、カウンタにロードす
る加算器とを具えている。また直線の水平成分ΔＸ（＝
ＸＥ−ＸＳ）及び垂直成分ΔＹ（＝ＹＥ−ＹＳ）を求め
る回路と、これらΔＸ及びΔＹの大小関係及び比を求め
る回路も具えている。まず、始点アドレス・データＸＳ
及びＹＳを夫々のカウンタにロードする。ΔＸがΔＹよ
りも大きい場合は、水平成分のレジスタにｒｌＪ（１画
素に対応）をロードし、垂直成分のレジスタに△Ｙ／△
Ｘをロードする。また、ΔＹがΔＸ以上の場合は、垂直
及び水平成分のレジスタに「１」及びΔＸ／ΔＹを夫々
ロードする。次にクロック毎に加算器及びカウンタが動
作し、夫々のカウンタの整数部分がアドレス・データ（
ＸＤ、ＹＤ）となる。この動作は、アドレス・データ（
ＸＤ、ＹＤ）が終点データ（ＸＥ、 ＹＥ）になるまで
繰返し、アドレス・データが終点データになるとベクト
ル終了信号ＥＳを発生する。なお、ΔＸ及びΔＹの大小
比較結果は、オフセット制御信号Ｏ８になる。
。ベクトル・データ発生器１００は、例えばコンピュー
タであり、表示する直線の始点アドレス・データ（ＸＳ
、ＹＳ）、終点アドレス・データ（ＸＥ、 ＹＥ）及び
輝度データ（Ｚ）を発生し、保持回路１２０はこれら始
点及び終点アドレス、データを保持するラッチ回路であ
る。ベクトル発生器１４０は、始点及び終点アドレス・
データに応じて、始点及び終点を結ぶ各点のアドレス・
データを３回繰返して発生する回路である。このベクト
ル発生器１４は上述した従来技術の特許公開公報に記載
された回路でもよく、例えば次のように構成されている
。すなわち、ベクトル発生器の水平及び垂直発生部分は
同じ構成であり、レジスタと、カウンタと、これらレジ
スタ及びカウンタの内容を加算し、カウンタにロードす
る加算器とを具えている。また直線の水平成分ΔＸ（＝
ＸＥ−ＸＳ）及び垂直成分ΔＹ（＝ＹＥ−ＹＳ）を求め
る回路と、これらΔＸ及びΔＹの大小関係及び比を求め
る回路も具えている。まず、始点アドレス・データＸＳ
及びＹＳを夫々のカウンタにロードする。ΔＸがΔＹよ
りも大きい場合は、水平成分のレジスタにｒｌＪ（１画
素に対応）をロードし、垂直成分のレジスタに△Ｙ／△
Ｘをロードする。また、ΔＹがΔＸ以上の場合は、垂直
及び水平成分のレジスタに「１」及びΔＸ／ΔＹを夫々
ロードする。次にクロック毎に加算器及びカウンタが動
作し、夫々のカウンタの整数部分がアドレス・データ（
ＸＤ、ＹＤ）となる。この動作は、アドレス・データ（
ＸＤ、ＹＤ）が終点データ（ＸＥ、 ＹＥ）になるまで
繰返し、アドレス・データが終点データになるとベクト
ル終了信号ＥＳを発生する。なお、ΔＸ及びΔＹの大小
比較結果は、オフセット制御信号Ｏ８になる。
オフセット回路１６０は、ベクトル発生器１４０からの
オフセット制御信号Ｏ８に応じて、ΔＸがΔＹより大き
い場合にアドレス・データＸＤを選択し、ΔＹがΔＸよ
シ大きい場合にアドレス会データＹＤを選択する。そし
て、１回目のベクトル発生ではＸＤ及びＹＤをそのまま
通過させ、２回目のベクトル発生（第１回目のベクトル
終了信号ＥＳを受けたとき）ではＸＤ及びＹＤＯ内選択
した方を＋１だけオフセットする。３回目のベクトル発
生（第２回目のベクトル終了信号ＥＳを受けたとき）で
は、選択したＸＤ又はＹＤを牛１だけオフセットし、３
回目のベクトル終了信号ＥＳを受けたときにオフセット
を中止する。ΔＸとΔＹが等しいとき、この回路１６は
オフセットを行なわない。よって、オフセット回路１６
０は、ベクトル終了信号ＥＳを計数する３進カウンタと
、オフセット制御信号Ｏ８によシＸＤ又はＹＤを選択す
るマルチプレクサと、３進カウンタの計数内容によシマ
ルチプレクサの出力を＋１．−１又は＋０する加算器と
から構成できる。なお、この実施例では、ベクトル発生
器１４０がベクトル終了信号ＥＳを３回発生するまで、
即ち、同じアドレス・データを３回発生するまで、保持
回路１２０は新たな始点及び終点アドレス・デー′を受
″ｆ′けな“・ ＋００輝度制
御回路１８０はベクトル・データ発生器柱からの輝度デ
ータ及びベクトル発生器１４０からのベクトル終了信号
ＥＳに応じて輝度信号ｚＣを発生する。この輝度信号ｚ
Ｃは、まず輝度データ２と同じ値であるが、１回目のベ
クトル終了信号ＥＳによりその値が２分の２となり、３
回目のベクトル終了信号によシ、新たな輝度データＺを
受けつける。よって、輝度制御回路１８０は、ベクトル
終了信号ＥＳを計数する３進カウンタと、この３進カウ
ンタの計数内容により、輝度データ２をロードしたり、
シフトするシフト・レジスタかう構成できる。
オフセット制御信号Ｏ８に応じて、ΔＸがΔＹより大き
い場合にアドレス・データＸＤを選択し、ΔＹがΔＸよ
シ大きい場合にアドレス会データＹＤを選択する。そし
て、１回目のベクトル発生ではＸＤ及びＹＤをそのまま
通過させ、２回目のベクトル発生（第１回目のベクトル
終了信号ＥＳを受けたとき）ではＸＤ及びＹＤＯ内選択
した方を＋１だけオフセットする。３回目のベクトル発
生（第２回目のベクトル終了信号ＥＳを受けたとき）で
は、選択したＸＤ又はＹＤを牛１だけオフセットし、３
回目のベクトル終了信号ＥＳを受けたときにオフセット
を中止する。ΔＸとΔＹが等しいとき、この回路１６は
オフセットを行なわない。よって、オフセット回路１６
０は、ベクトル終了信号ＥＳを計数する３進カウンタと
、オフセット制御信号Ｏ８によシＸＤ又はＹＤを選択す
るマルチプレクサと、３進カウンタの計数内容によシマ
ルチプレクサの出力を＋１．−１又は＋０する加算器と
から構成できる。なお、この実施例では、ベクトル発生
器１４０がベクトル終了信号ＥＳを３回発生するまで、
即ち、同じアドレス・データを３回発生するまで、保持
回路１２０は新たな始点及び終点アドレス・デー′を受
″ｆ′けな“・ ＋００輝度制
御回路１８０はベクトル・データ発生器柱からの輝度デ
ータ及びベクトル発生器１４０からのベクトル終了信号
ＥＳに応じて輝度信号ｚＣを発生する。この輝度信号ｚ
Ｃは、まず輝度データ２と同じ値であるが、１回目のベ
クトル終了信号ＥＳによりその値が２分の２となり、３
回目のベクトル終了信号によシ、新たな輝度データＺを
受けつける。よって、輝度制御回路１８０は、ベクトル
終了信号ＥＳを計数する３進カウンタと、この３進カウ
ンタの計数内容により、輝度データ２をロードしたり、
シフトするシフト・レジスタかう構成できる。
フレーム・メモリである画像記憶回路２００は例えばラ
ンダム・アクセス・メモリであり、表示器の各画素に対
応する記憶場所を有し、各記憶場所の記憶容量は２ピツ
トである。オフセット回路１６０からのアドレス・デー
タ（ＸＯ，ＹＯ）により記憶回路２００の記憶場所をア
ドレス指定し、読出し信号ＺＦを比較制御回路２２０に
供給する。この比較制御回路２２０は輝度信号ＺＣと読
出し信号ＺＦとを比較し、輝度信号ＺＣの値が読出し信
号ＺＦよりも大きい場合に、輝度信号ＺＣをｚＯとして
現在指定されている記憶回路２００の記憶場所に書込む
。
ンダム・アクセス・メモリであり、表示器の各画素に対
応する記憶場所を有し、各記憶場所の記憶容量は２ピツ
トである。オフセット回路１６０からのアドレス・デー
タ（ＸＯ，ＹＯ）により記憶回路２００の記憶場所をア
ドレス指定し、読出し信号ＺＦを比較制御回路２２０に
供給する。この比較制御回路２２０は輝度信号ＺＣと読
出し信号ＺＦとを比較し、輝度信号ＺＣの値が読出し信
号ＺＦよりも大きい場合に、輝度信号ＺＣをｚＯとして
現在指定されている記憶回路２００の記憶場所に書込む
。
記憶回路２００及び比較制御回路２２の組合せは、従来
のディプス・バッファ法で用いる回路と類似した従来回
路である。
のディプス・バッファ法で用いる回路と類似した従来回
路である。
表示制御回路２４０は表示器２６０の表示位置指定に対
応する記憶回路２０の記憶場所をアドレス指定し、デジ
タル・アナログ（Ｄ／Ａ ）変換器２８０は記憶回路２
００からの読出し信号ＺＦをアナログ信号に変換する。
応する記憶回路２０の記憶場所をアドレス指定し、デジ
タル・アナログ（Ｄ／Ａ ）変換器２８０は記憶回路２
００からの読出し信号ＺＦをアナログ信号に変換する。
そして、Ｄ／Ａ変換器２８０の出力信号により表示器２
６０の輝度を制御する。表示器２６０がテスク走査型陰
極線管の場合、表示制御回路２４０はラスク走査の同期
を制御する同期回路と、この同期回路に関連したクロッ
クを計数して記憶回路２００用のアドレス信号を発生す
るカウンタとを具えている。
６０の輝度を制御する。表示器２６０がテスク走査型陰
極線管の場合、表示制御回路２４０はラスク走査の同期
を制御する同期回路と、この同期回路に関連したクロッ
クを計数して記憶回路２００用のアドレス信号を発生す
るカウンタとを具えている。
次に、第２〜第４図を参照して、第１図の動作を具体的
に説明する。第２図は記憶回路２００及び表示器２６０
の画素の一部を示す図であシ、各日が１つの画素に対応
する。ベクトル・データ発生器１００が発生した始点ア
ドレス・データ（ＸＳ、 ＹＳ）及び終点アドレス拳デ
ータ（ＸＥ、 ＹＥ）が夫々画素２及び２５に対応する
場合を説明する。これらアドレス・データは保持回路１
，２０に記憶され、ベクトル発生器１４０が第１回目の
ベクトルを発生する０上述の如く、第１回目のベクトル
発生では、オフセット回路１６０がオフセットを行なわ
ないので、アドレス・データ（ＸＯ，ＹＯ）は、画素２
．５．６゜９．１０，１３，１４，１７，１８，２１．
２２及び２５を指定する。記憶回路２００は初めにリセ
ットされているので、比較制御回路２２０はこれら画素
に対応する記憶回路２００の記憶場所に輝度信号ｚＯを
書込む。ベクトル・データ発生器１００の輝度データ２
が「１１」ならば、輝度信号２０も「１１」である。
に説明する。第２図は記憶回路２００及び表示器２６０
の画素の一部を示す図であシ、各日が１つの画素に対応
する。ベクトル・データ発生器１００が発生した始点ア
ドレス・データ（ＸＳ、 ＹＳ）及び終点アドレス拳デ
ータ（ＸＥ、 ＹＥ）が夫々画素２及び２５に対応する
場合を説明する。これらアドレス・データは保持回路１
，２０に記憶され、ベクトル発生器１４０が第１回目の
ベクトルを発生する０上述の如く、第１回目のベクトル
発生では、オフセット回路１６０がオフセットを行なわ
ないので、アドレス・データ（ＸＯ，ＹＯ）は、画素２
．５．６゜９．１０，１３，１４，１７，１８，２１．
２２及び２５を指定する。記憶回路２００は初めにリセ
ットされているので、比較制御回路２２０はこれら画素
に対応する記憶回路２００の記憶場所に輝度信号ｚＯを
書込む。ベクトル・データ発生器１００の輝度データ２
が「１１」ならば、輝度信号２０も「１１」である。
１回目のベクトル発生が終了すると、輝度信号ＺＣは「
０１」となる。また、ΔＸがΔＹより大きいので、２回
目のベクトル発生では、オフセット回路１６０がＸＤの
みを＋１する。よって、２回目のベクトル発生における
アドレス・データ（ＸＯ，ＹＯ）は、画素３．６．７．
１０．１１．１４．１５．１８．１９゜及び２２であり
、比較制御回路２２０の動作によシこれら画素の記憶内
容は書替えられず、その他の画素３．７．１１．１５．
宇も２３及び２６に「０１」が書込まれる。
０１」となる。また、ΔＸがΔＹより大きいので、２回
目のベクトル発生では、オフセット回路１６０がＸＤの
みを＋１する。よって、２回目のベクトル発生における
アドレス・データ（ＸＯ，ＹＯ）は、画素３．６．７．
１０．１１．１４．１５．１８．１９゜及び２２であり
、比較制御回路２２０の動作によシこれら画素の記憶内
容は書替えられず、その他の画素３．７．１１．１５．
宇も２３及び２６に「０１」が書込まれる。
２回目のベクトル発生が終了すると、ベクトル発生器１
４０は３回目のベクトル発生を行なうが、この際、オフ
セット回路１６０はＸＤのみを一１オフセットする。よ
ってアドレス・データ（ＸＯ，ＹＯ）は、画素１．４．
５．８．９．１２．１３．１６．１７．２０゜２１及び
２４を指定する。一部の画素が１回目のベクトル発生時
の画素と重なるが、画素１．４．８゜１２．１６．２０
及び２４は重ならないのでこれらの画素に輝度信号「０
１」を書込む。よって、表示器２６０の表示は第３図の
ようになる。ここで、交差した斜線の部分が輝度「１１
」の画素であり、単一の斜線の部分が輝度「０１」の画
素である。ジャギーを補償しない直線は輝度「１１」の
画素で表わされるが、本発明では、輝度ｒ０４．Ｊの画
素でこのジャギーを補償している。
４０は３回目のベクトル発生を行なうが、この際、オフ
セット回路１６０はＸＤのみを一１オフセットする。よ
ってアドレス・データ（ＸＯ，ＹＯ）は、画素１．４．
５．８．９．１２．１３．１６．１７．２０゜２１及び
２４を指定する。一部の画素が１回目のベクトル発生時
の画素と重なるが、画素１．４．８゜１２．１６．２０
及び２４は重ならないのでこれらの画素に輝度信号「０
１」を書込む。よって、表示器２６０の表示は第３図の
ようになる。ここで、交差した斜線の部分が輝度「１１
」の画素であり、単一の斜線の部分が輝度「０１」の画
素である。ジャギーを補償しない直線は輝度「１１」の
画素で表わされるが、本発明では、輝度ｒ０４．Ｊの画
素でこのジャギーを補償している。
第２図及び第３図は△ＸがΔＹよシ大きい場合であるが
、ΔＹがΔＸより大きい場合は、表示器２６０の表示は
第４図に示すようになる。この場合、オフセット回路１
６０はアドレス・データＹＤに対し、選択的に＋０．＋
１又は−１のシフトを行なう。なお、ΔＸとΔＹが等し
い場合は、オフセット回路１６０のオフセット動作が中
止する。この場合、ベクトル発生器１４０は同じベクト
ルのアドレス・データを１回発生するのみでよい。
、ΔＹがΔＸより大きい場合は、表示器２６０の表示は
第４図に示すようになる。この場合、オフセット回路１
６０はアドレス・データＹＤに対し、選択的に＋０．＋
１又は−１のシフトを行なう。なお、ΔＸとΔＹが等し
い場合は、オフセット回路１６０のオフセット動作が中
止する。この場合、ベクトル発生器１４０は同じベクト
ルのアドレス・データを１回発生するのみでよい。
第５図は本発明の好適な第２実施例のブロック図である
。この実施例は、第１図の実施例と比較して、ベクトル
発生器１４０及びオフセット回路１６０の接続位置が逆
になっている点のみが異なる。
。この実施例は、第１図の実施例と比較して、ベクトル
発生器１４０及びオフセット回路１６０の接続位置が逆
になっている点のみが異なる。
すなわち、オフセット回路１６０は、１回目のベクトル
発生のときには始点及び終点アドレス・データのオフセ
ットを行なわず、２回及び３回目のベクトル発生のとき
にオフセット制御信号Ｏ８によシ選択された水平又は垂
直成分の始点及び終点アドレス・データ＋１及び−１に
オフセットして、第１図の実施例と同じ効果を得る。
発生のときには始点及び終点アドレス・データのオフセ
ットを行なわず、２回及び３回目のベクトル発生のとき
にオフセット制御信号Ｏ８によシ選択された水平又は垂
直成分の始点及び終点アドレス・データ＋１及び−１に
オフセットして、第１図の実施例と同じ効果を得る。
上述の実施例では、ジャギーを補償する際に、ベクトル
発生器１４０が３回ベクトルを発生したが、この回数は
２回（＋１又は−１のみのオフセット）又は４回以上で
もよい。同一ベクトルを４回以上発生する場合は、オフ
セットの量が増えるに従い、輝度信号を下げる必要があ
る。しかし、オフセット量が増え過ぎると、表示した直
線が太くなり、解像度が低下する点に留意しなければな
らない。
発生器１４０が３回ベクトルを発生したが、この回数は
２回（＋１又は−１のみのオフセット）又は４回以上で
もよい。同一ベクトルを４回以上発生する場合は、オフ
セットの量が増えるに従い、輝度信号を下げる必要があ
る。しかし、オフセット量が増え過ぎると、表示した直
線が太くなり、解像度が低下する点に留意しなければな
らない。
上述の如く本発明によれば、ベクトル発生器が発生する
アドレス・データをオフセットし、輝度信号を変化させ
るのみでジャギーが補償されるため１回路構成が簡単か
つ安価となる。また、これらをソフトウェアによりＣＰ
Ｕで制御したとしても、制御は簡単に行なえる。更に、
比較制御回路２２０はディブス・バッファ法による陰面
処理等にも兼用できる。
アドレス・データをオフセットし、輝度信号を変化させ
るのみでジャギーが補償されるため１回路構成が簡単か
つ安価となる。また、これらをソフトウェアによりＣＰ
Ｕで制御したとしても、制御は簡単に行なえる。更に、
比較制御回路２２０はディブス・バッファ法による陰面
処理等にも兼用できる。
第１図は本発明の好適な第１実施例のブロック図、第２
図は画素を示す図、第３図及び第４図は表示例を示す図
、第５図は本発明の好適な第２実施例のブロック図であ
る。 図において、１４０はベクトル発生器、１６０はオフセ
ット回路、１８０は輝度制御回路、２００は記憶回路、
２２０は比較制御回路、２６０は表示器である。 特許出願人 ソニー・テクトロニクス株式会社（ＸＥ、
’／Ｅ） 昂２図 （ＸＥ、Ｙε） ′°゛“′ 第３図
図は画素を示す図、第３図及び第４図は表示例を示す図
、第５図は本発明の好適な第２実施例のブロック図であ
る。 図において、１４０はベクトル発生器、１６０はオフセ
ット回路、１８０は輝度制御回路、２００は記憶回路、
２２０は比較制御回路、２６０は表示器である。 特許出願人 ソニー・テクトロニクス株式会社（ＸＥ、
’／Ｅ） 昂２図 （ＸＥ、Ｙε） ′°゛“′ 第３図
Claims (1)
- 水平及び垂直方向に規則的に配列された複数の画素を有
する表示器と、該表示器の各画素に対応する記憶場所を
有する記憶回路とを含み、該記憶回路の各記憶場所の記
憶内容に応じて上記表示器の画素を選択的に輝度変調し
て表示を行なう表示装置において、輝度信号を発生する
輝度制御回路と、直線の始点及び終点データに応じて上
記始点及び終点を結ぶ上記記憶回路の記憶場所を順次指
定するベクトル発生器と、該ベクトル発生器が指定した
上記記憶回路の記憶場所の記憶内容よりも上記輝度制御
回路からの上記輝度信号の値が大きい場合に該輝度信号
を上記記憶回路の記憶場所に書込む比較制御回路と、上
記直線の水平成分及び垂直成分の大小に応じて上記ベク
トル発生器の出力信号の水平成分又は垂直成分を選択的
にオフセットするオフセット回路とを具え、上記輝度制
御回路からの上記輝度信号は上記ベクトル発生器の出力
信号がオフセットされないときの方がオフセットされた
ときよりも大きな値であることを特徴とする直線表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077388A JPS61235895A (ja) | 1985-04-11 | 1985-04-11 | 直線表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077388A JPS61235895A (ja) | 1985-04-11 | 1985-04-11 | 直線表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61235895A true JPS61235895A (ja) | 1986-10-21 |
| JPH0337194B2 JPH0337194B2 (ja) | 1991-06-04 |
Family
ID=13632506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077388A Granted JPS61235895A (ja) | 1985-04-11 | 1985-04-11 | 直線表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61235895A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328983A (ja) * | 1989-06-27 | 1991-02-07 | Fukuda Denshi Co Ltd | 表示装置及び表示方式 |
-
1985
- 1985-04-11 JP JP60077388A patent/JPS61235895A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328983A (ja) * | 1989-06-27 | 1991-02-07 | Fukuda Denshi Co Ltd | 表示装置及び表示方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337194B2 (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4630039A (en) | Display processing apparatus | |
| WO1983002510A1 (en) | Method and apparatus for filling polygons displayed by a raster graphic system | |
| US4663619A (en) | Memory access modes for a video display generator | |
| JP2817111B2 (ja) | 高解像度ビデオ出力フレーム生成方法及び装置 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| EP0951694B1 (en) | Method and apparatus for using interpolation line buffers as pixel look up tables | |
| JPS59159196A (ja) | グラフイツク・デイスプレイ・システム | |
| JPS61235895A (ja) | 直線表示装置 | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPS6150318B2 (ja) | ||
| US6002391A (en) | Display control device and a method for controlling display | |
| JPS61190387A (ja) | フレーム・バツフア・メモリ用制御器 | |
| JPS62168280A (ja) | ベクトル描画装置 | |
| JPS623295A (ja) | 表示画像補償方法 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS62127792A (ja) | マルチウインドウ画像表示方法 | |
| JP2000125222A (ja) | オンスクリーンディスプレイ装置 | |
| JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
| JPS616684A (ja) | カ−ソル表示制御方式 | |
| JPH046956B2 (ja) | ||
| JPS58102982A (ja) | 画像表示装置 | |
| JPS61149987A (ja) | 画像表示装置 | |
| JPS607477A (ja) | 画像表示装置 | |
| JPS6391691A (ja) | ヒストグラム表示装置 |