JPS6123559B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、時分割処理により複数の楽音を同時
に発生することが可能な電子楽音に関する。 従来より、デイジタル技術を用いて電子楽器を
構成することが種々考えられている。そのような
電子楽器において和音を発生出来るようにする為
に、複数個の楽音発生回路を設け、これに発音す
べき音高楽音を割当てて発生させる方法のほか、
時分割処理により１個の楽音発生回路を複数チヤ
ンネルにわけ、各チヤンネル毎に発音すべき音高
楽音を発生させる方法が開発されている。しかし
て、後者の方法では、前者の方法に比べて少ない
ハードウエアで和音演奏が可能となるという利点
を有する。しかしながら、後者の場合例えばｎチ
ヤンネルの時分割処理をした場合は、必ずｎチヤ
ンネル時間毎に１つの音高楽音が発生するように
なり、例えば基本クロツクを分周して波形のサン
プル点をアドレス指定するクロツク（波形の読出
しクロツク）を生成するような方式の電子楽器で
は、上記クロツクは基本クロツクの１／ｎ倍の精
度となる、換言すれば波形のアドレス指定の最小
単位のクロツクが基本クロツクのｎ倍の周期とな
るという欠点があり、特に高音域での音階の精度
が悪くなるという問題があつた。 この発明は、以上の点に鑑みてなされたもの
で、ｎチヤンネルの時分割処理にて最大ｎ個の楽
音波形の立上り、立下り等の情報を生成可能と
し、しかも上記情報をｎチヤンネル時間内で発生
される楽音の音高に対応する周期に応じたチヤン
ネル時間だけ遅延して出力楽音を得るようにし
て、音階の精度を良好とした電子楽器を提供する
ことを目的とする。 以下、この発明の一実施例につき詳述するが、
それに先だつて以下の図面で用いられている論理
記号についての説明が第１図Ａ，Ｂ，Ｃ，Ｄ，Ｅ
に示されており、その中には各論理記号に対応す
る論理式、真理値表、一般的論理記号が、又組合
わせ回路例が記されている。そこで特に注意を要
することは、オアゲート及びアンドゲートの入力
ラインに付されたインバータ記号はそのゲートの
みにしか有効でないということであり、詳細は各
図の組み合わせ回路例を参照されたい。 第２図は第３図Ａ，Ｂ，Ｃ，Ｄの図面結合状態
を示してある。第３図Ａに於いて、20は４ビツト
（「１」、「２」、「４」、「８」ウエイト）の入出力
端
を有し、矢印方向に４ビツトパラレルにシフトす
る８本のラインメモリで構成される音階コードレ
ジスタ、２１は２ビツト（「１」、「２」ウエイ
ト）の入出力端を有し矢印方向に２ビツトパラレ
ルにシフトする８本のラインメモリで構成される
オクターブコードレジスタであり、夫々操作され
た演奏キーに対応する音階入力コード、オクター
ブ入力コードを配憶するようになる。即ち、後述
される演奏キーの操作に関連する入力指示信号の
発生に同期して対応する音階入力コード、オクタ
ーブ入力コードがアンドゲート２２〜２７、オア
ゲート２８−１〜２８−４、オアゲート２９，３
０を介して夫々音階コードレジスタ２０、オクタ
ーブコードレジスタ２１に入力されるのである。
そして、入力された音階コード、オクターブコー
ド（以下音高コードと呼ぶ）はシフトパルスφ_０
（体システムの基本クロツクである）によつて順
次矢印方向にパラレルシフトされ、８φ_０のシフ
ト時間後に各出力端より、夫々インヒビツトゲー
ト３１−１〜３１−４及びインヒビツトゲート３
２，３３を介して再び循環入力される所謂ダイナ
ミツクシフト動作を行うものである。そして、新
たな入力指示信号に同期してインヒビツトゲート
３１−１〜３１−４及びインヒビツトゲート３
２，３３を閉じることにより各レジスタ２０，２
１にある音高コードは消去されるように制御され
る。 また、音階コードレジスタ２０、オクターブコ
ードレジスタ２１は８本のラインメモリを有して
いる為、例えば最大８通りの演奏キーを同時に操
作しても入力指示信号に同期して対応する音階入
力コード、オクターブ入力コードをタイミング順
位に従つて順次入力させ夫々をダイナミツクシフ
ト循環保持することができるのである。つまり、
８つの音を時分割的に制御するのである。本シス
テムにおける音階コード、オクターブコードは第
１表及び第２表に記されるものである。

【表】

【表】 ３４は楽音波形の１周期（サイクル）を、前記
音階コードレジスタ２０、オクターブコードレジ
スタ２１に循環記憶されている音高コードに従つ
て夫々周期計数する周期計数レジスタで、前述の
音階コードレジスタ２０、オクターブコードレジ
スタ２１と同様に矢印方向にシフトパルスφ_０に
よつて順次ダイナミツクにシフトする８本のライ
ンメモリを有して構成されている。この周期計数
レジスタ３４は基本的には楽音波形の１サイクル
を時間的推移に伴つて「16」のブロツクに分割す
る為に各ブロツクのアドレスに対応する計数値を
記憶する４ビツト16進からなるブロツク計数レジ
スタ３４−１と、このブロツク計数歩進を指令す
る加算タイミング信号を取り出す為に後述される
ブロツク毎のステツプ数制御を行なう４ビツト16
進の同期計数レジスタ（TCレジスタ）３４−２
及びブロツク計数レジスタ３４−１のサイクル毎
に計数歩進される３ビツト８進のサイクル数レジ
スタ３４−３から構成されてなる。ブロツク計数
レジスタ３４−１及びサイクル数レジスタ３４−
３の各出力から発生する各ラインメモリの計数内
容は後述するブロツク毎の波形プログラム指定部
３５をそのまゝ通過し、第３図Ｂのアダー３６更
には循環ゲートであるインヒビツトゲート３７−
１〜３７−７を介して夫々ダイナミツクに循環保
持されるもので、この循環サイクルにおいてバイ
ナリに計数歩進するアダー３６は前述した加算タ
イミング信号発生時に「＋１」歩進されるのであ
る。また、ブロツク計数レジスタ３４−１の４ビ
ツト（「１」、「２」、「４」、「８」ウエイト）出力
（第４図ａ参照）は「16」のブロツクアドレスの
中の特定ブロツクアドレスを検出する為のブロツ
ク状態検出回路３８に供給され、その出力０より
第４図ｂに示した「０」ブロツクアドレス信号
が、出力１，２，３，４より夫々第４図ｃに示し
た出力信号が取り出される。その中で出力１〜４
は後述される音階毎のステツプ補正数を決める音
階ステツプマトリツクス回路３９に供給される。
即ち、ブロツク状態検出回路３８の出力０はイン
パーテイドアンドゲート３８−１、インヒビツト
ゲート３８−２、３８−３を順次直列に接続する
ことによつてウエイト「１」、「２」、「４」、
「８」、が共に“０”である。〔１・２・４・８〕
の条件にて「０」ブロツクアドレス信号を、出力
１はウエイト「１」の出力をそのまま取り出し奇
数ブロツクアドレス信号を、出力２はウエイト
「１」が“０”で且つウエイト「２」が“１”で
ある〔１・２〕の条件をとるインヒビツトゲート
３８−４により「２」、「６」、「10」、「14」ブロツ
クアドレス信号を、出力３はウエイト「４」が
“１”で且つウエイト「２」、「１」が共に“０”
である〔４・２・１〕の条件を取る為にインヒビ
ツトゲート３８−５，３８−６を順次直列接続し
て「４」、「12」ブロツクアドレス信号を、出力４
はウエイト「８」が“１”でウエイト「４」、
「２」、「１」が“０”である〔８・４・２・１〕
の条件を取る為にインヒビツトゲート３８−７〜
３９−９を順次直列接続し「８」ブロツクアドレ
ス信号を夫々出力するのである。 一方、同期計数レジスタ（TCレジスタ）３４
−２の４ビツト各段の出力はアダー４０の入力
へ、このアダー４０の５ビツト各段の出力は減算
器（サブトラクター）４１に接続され、更にサブ
トラクター４１の４ビツト出力は循環制御ゲート
であるインヒビツトゲート４２−１〜４２−４を
介して夫々対応するビツト段の入力側に帰還され
るようになつている。また同期計数レジスタ３４
−２の各段出力は前記したアダー３６に供給され
る加算タイミング信号を各オクターブに応じて出
力する加算タイミング発生回路４３及び「１」、
「２」、「４」ウエイトの３ビツトの出力は後述す
るウエイトシフト回路４４に供給される。更に、
この加算タイミング発生回路４３及びウエイトシ
フト回路４４には前記オクターブコードレジスタ
２１から出力される２ビツトの出力状態により第
１〜第４のオクターブ信号（O₁〜O₄）を発生する
オクターブコードデコーダ４５の出力信号が結合
される。即ち、オクターブコードデコーダ４５の
インバーテイドアンドゲート４５−１は第１オク
ターブ信号O₁を、インヒビツトゲート４５−２
は第２オクターブ信号O₂を、インヒビツトゲー
ト４５−３は第３オクターブ信号O₃を、アンド
ゲード４５−４は第４オクターブ信号O₄を夫々
前記した第２表に示したコード状態を検出するこ
とによつて出力するものである。オクターブ信号
O₁〜O₃は加算タイミング発生回路４３のアンド
ゲート４３−１，４３−２、４３−３に夫々供給
され、オクターブ信号O₂はウエイトシフト回路
４４のアンドゲート４４−１に、オクターブ信号
O₃はアンドゲート４４−２と４４−３に、オク
ターブ信号O₄はアンドゲート４４−４，４４−
５及び４４−６に供給される。加算タイミング発
生回路４３のアンドゲート４３−１には同期計数
レジスタ３４−２の「１」、「２」、「４」ウエイト
の出力信号がオアゲート４３−４，４３−５を介
して結合され、オアゲート４３−５から出力され
る「２」、「４」ウエイトの出力信号はアンドゲー
ト４３−２に、更に「８」ウエイトの出力信号は
アンドゲート４３−３に結合されてなる。また、
これらアンドゲートの出力はインヒビツトゲート
４３−６，４３−７、インバーテイドアンドゲー
ト４３−８に夫々結合され、更にインバーテイド
アンドゲート４３−８にはウエイト「８」の出力
信号が結合されてなる。そして、これらインバー
テイドアンドゲート４３−８の出力はインヒビツ
トゲート４３−７へ、更にインヒビツトゲート４
３−７の出力はインヒビツトゲート４３−６に直
列的に接続され、インヒビツトゲート４３−６の
出力より前記した加算タイミング信号を得るよう
になる。即ち、第５図に１つのラインメモリでの
同期計数レジスタ３４−２の計数状態（第５図
ａ）で示してある図面から理解される様に、加算
タイミング発生回路４３における出力ラインａ，
ｂ，ｃに夫々出力された第５図ｂに示した出力信
号はオクターブコードデコーダ４５からのオクタ
ーブ信号O₁〜O₄の夫々の発生出力に同期してイ
ンヒビツトゲート４３−６の出力ｄより第５図ｃ
の出力信号として取り出されるのである。つま
り、第１オクターブ信号O₁では同期計数レジス
タ３４−２が「０」計数時のみ、第２オクターブ
信号O₂では「０」と「１」の計数時のみ、第３
オクターブ信号O₃では「０」〜「３」の計数数
時のみ、第４オクターブ信号O₄では「０」〜
「７」の計数時のみ加算タイミング発生回路４３
より加算タイミング信号として出力されるのであ
る。そして、このように得られた加算タイミング
信号はアダー４０に「＋８」加算指令信号とし
て、またアンドゲート４６−１〜４６−４にゲー
ト開放信号として供給されると共に第３図Ｂのア
ダー３６に「＋１」加算指令信号としても印加さ
れる。 一方、オクターブコードデコーダ４５から出力
されるオクターブ信号O₁，O₂，O₃，O₄は前記加
算タイミング発生回路４３を通過して第３図Ｂに
おける前記サブトラクター４１に夫々「−１」、
「−２」、「−４」、「−８」の指令信号として供給
される。従つて、周期計数レジスタ３４−２→ア
ダー４０→サブトラクター４１→同期計数レジス
タ３４−２の循環ループ内では、基本的には同期
計数レジスタ３４−２から出力される計数記憶値
に対してアダー４０にて前記加算タイミング信号
に同期して「＋８」加算され、更にその加算結果
はオクターブ信号O₁〜O₄に応じた数値（オクタ
ーブ信号O₁では「−１」、オクターブ信号O₂では
「−２」、オクターブ信号O₃では「−４」、オクタ
ーブ信号O₄では「−８」）で減算される動作が行
われるのである。そして、アダー４０には前記加
算タイミング信号の発生に同期して開放されるア
ンドゲート４６−１〜４６−４から音階に応じた
ステツプ補正数が前記ブロツク計数レジスタ３４
−１のブロツク計数状態に応じて前記音階ステツ
プマトリツクス回路３９より供給されるのであ
る。即ち、楽音波形の１サイクルは時間推移に伴
つて「16」のブロツクアドレスからなり、各ブロ
ツクアドレスは基本クロツクφ_０の８倍以上のク
ロツク数（基本クロツク周期の８倍の周期以上）
からなることになる。この基本クロツクφ_０の１
発が楽音波形の１ステツプに相当し、結局各ブロ
ツクアドレスは８ステツプ以上ということにな
る。楽音波形１サイクルの「16」ブロツクアドレ
ス中の夫々が８ステツプで総計128ステツプ数と
する場合が本システムにおける最高音である（実
際には本システムでは130ステツプ数を最高音
（Ｃ#_７としている）。 而して、最高音のステツプ数から１オクターブ
下迄の間の各音階間のステツプ数を12√２の関係
になるように増やすことにより、順次音階に応じ
て長い周期となり低い音を得ることになる。この
音階に応じたステツプ補正数が次に説明する音階
ステツプマトリツクス回路３９に組み込まれてい
るのである。 第３図Ｂの音階ステツプマトリツクス回路３９
には前述したブロツク状態検出回路３８の出力
１，２，３，４の出力信号及び前記音階コードレ
ジスタ２０の４ビツト出力が入力される。そし
て、この音階ステツプマトリツクス回路３９には
第１表に示した12音階の夫々のコード状態を検出
するアンド機能マトリツクス回路３９−１が設け
られており、音階に対応した12の出力ライン１〜
１２（図に表わされているＣ音階検出ライン〜Ｃ
#音階検出ライン）が取り出され、第１のオア機
能マトリツクス回路３９−２、第２のオア機能マ
トリツクス回路３９−３を通過してアンドゲート
３９−４〜３９−１４に結合されている。第１の
オア機能マトリツクス回路３９−２は各音階毎に
Ｃ〜Ｃ#の順に「０、０、１、１、２、２、３、
４、５、５、６、７」のステツプ加熱を出力ライ
ンX₁，X₂，X₃の３本よりなるコード状態で出力
するものでそのステツプ加数は音階毎に「16」ブ
ロツクの夫々に加数されるのである。即ち、第３
表に示した如くである。

【表】 第２のオア機能マトリツクス回路３９−３は楽
音波形の１サイクルの各音階に対してステツプ補
正加数を与える為の回路であり、その場合、ステ
ツプ補正加数値を複数のブロツクアドレスに対し
てならして平均的に加えるためにブロツク状態検
出回路３８から出力される１〜４の出力を各音階
に応じて選択するもので、第４図ｄに示した如く
音階に応じて“〇”印で示したブロツクアドレス
が選択される。その選択信号は音階に応じた前記
アンドゲート３９−４〜３９−１４に供給される
ようになる。更に、アンドゲート３９−４〜３９
−１４の出力はオアゲート３９−１５〜３９−２
５の直列回路に接続され、最終オアゲート３９−
２５の出力ラインX₄から音階毎に「１」〜
「15」のうちの選択されたブロツクアドレスに
「＋１」補正信号が出力される。即ち、音階ステ
ツプマトリツクス回路３９から出力されるステツ
プ補正数は（ステツプ加数＋ステツプ補正加数）
である。而して、音階ステツプマトリツクス回路
３９の出力ラインX₁，X₂，X₃，X₄からの出力信
号は前記ブロツク状態検出回路３８から出力され
る「０」ブロツクアドレス信号の発生時以外でゲ
ートの開かれるインヒビツトゲート４７−１〜４
７−４に供給される。インヒビツトゲート４７−
１〜４７−３は夫々対応するオアゲート４８−１
〜４８−３を介して夫々アンドゲート４６−２〜
４６−４に供給されると共にインヒビツトゲート
４７−４の出力はアンドゲート４６−１に供給さ
れてなる。従つて、「０」ブロツクアドレス信号
以外では前記加算タイミング信号の発生に同期し
て「＋８」と共に前記したブロツクアドレス毎の
ステツプ加数及び選択されたブロツクアドレスに
対して、「＋１」されるステツプ補正加数がアダ
ー４０に加算信号として供給されることとなる。
また、ブロツク状態検出回路３８から出力される
「０」ブロツクアドレス信号発生時にはオアゲー
ト４８−４、アンドゲート４６−３を介して「＋
２」補正値が印加され前記加算タイミング信号の
発生に同期して「＋８」加算と共に加算されるこ
とになる。結局、アダー４０に供給される音階に
よるブロツクアドレス毎の加算値は最高オクター
ブ（第４オクターブ信号O₄）で第６図に示す如く
になり、更に、この値が各ブロツクアドレス内の
ステツプ数（基本クロツク数）に対応するように
なるもので、各音階の楽音波形の１サイクルのス
テツプ数が同じく第６図の右欄に示してある。即
ち、各音階間のステツプ数が12√２の関係となつ
ているのである。勿論、アダー４０に供給される
前述した加算タイミングはオクターブ信号O₁〜
O₄に応じて異なり且つサブトラクター４１で減
算される値もオクターブ信号O₁〜O₄によつて異
なり、オクターブが低くなる（オクターブ信号
O₁方向）に従つて楽音波形の１サイクルの周期
が長くなるのである。 而して、前記周期計数レジスタ３４及び音階コ
ードレジスタ２０、オクターブコードレジスタ２
１は８本のラインメモリを有し、各レジスタの矢
印方向の１サイクルは８φ_０のシフトパルスで１
循する為、楽音波形の制御は１循毎にしか制御で
きないのが通常の考え方であるが、本システムに
よれば以下に述べるシフトメモリを用いることに
よりレジスタの１循内の任意の位置での制御が可
能となる。即ち、本システムでは第３図ｃにおけ
る出力音発生部側（Ｄ／Ａ変換回路の直前）に８
本のラインメモリを矢印方向に併設し、基本クロ
ツクφ_０でシフト動作するシストメモリ４９を設
けてなる。このシフトメモリ４９は第３図Ａに於
ける前述したウエイトシフト回路４４から出力さ
れる３ビツト（「１」、「２」、「４」ウエイト）で
表わされるコードによつて８本のラインメモリの
いずれかがアドレス指定されるようになつてお
り、出力側に近いラインメモリから順にアドレス
「０」〜「７」になつている。即ち、このアドレ
ス指定により最大８φ_０シフトタイムの遅延が可
能となるのである。また、このシフトメモリ４９
のアドレスは第３図Ａの加算タイミング発生回路
４３から出力される加算タイミング信号が第３図
Ｃのアンドゲート５０，５１を介して供給された
ときのみ指定されるのであり、このシフトメモリ
４９に印加されるアンドゲート５１の出力信号を
イネーブル信号と呼ぶ。 第３図Ａに於けるウエイトシフト回路４４のア
ンドゲート４４−１，４４−３及び４４−６には
同期計数レジスタ３４−２のウエイト「１」の出
力が、アンドゲート４４−２及び４４−５にはウ
エイト「２」の出力が、アンドゲート４４−４に
はウエイト「４」の出力が印加され、そして、ア
ンドゲート４４−６は出力ラインY₁へ、アンド
ゲート４４−３と４４−５はオアゲート４４−７
を介して出力ラインY₂へ、アンドゲート４４−
４と４４−２はオアゲート４４−８へ供給され、
更にアンドゲート４４−１の出力が供給されるオ
アゲート４４−９を介して出力ラインY₄へ結合
される。即ち、この出力ラインY₁，Y₂，Y₄で表
わされる３ビツト出力は前記シフトメモリ４９に
アドレス指定コードとして供給されるようにな
り、同期計数レジスタ３４−２の出力はオクター
ブ信号O₁〜O₄に応じて第４表に示したアドレス
指定とあるのである。

【表】 そして、後述されるが、この指定されたアドレ
スのラインメモリよりアダー５２からの出力値が
順次φ_０パルスでシフトアツプしシフトメモリ４
９の出力より取り出される。 この様に、音階毎の楽音波形の１サイクルは基
準クロツクφ_０を単位とするステップできざま
れ、各音階で異なるステツプ数となるもので、そ
の音階毎の周期作成のより理解の為に第７図Ａを
用いて動作説明することにする。第７図Ａの動作
は第６図に示した最高オクターブのO₄とし音階
名が“Ｃ”の場合である。周期計数レジスタ３４
が「０」で初期状態にある時点で加算タイミング
発生回路４３から加算タイミング信号が出力され
る為、ブロツク状態検出回路３８からの「０」ブ
ブロツクアドレス信号に同期してオアゲート４８
−４、アンドゲート４６−３を介して「＋２」補
正値が「＋８」加算指令と共に与えられることに
なり、従つてアダー４０にて（０＋10）の加算が
行われる。この加算値１０はサブトラクター４１
で第４オクターブ信号O₄により「−８」減算さ
れ、減算出力値「２」が同期計数レジスタ３４−
２に帰還される。また、加算タイミング信号はア
ダー３６に「＋１」加算指令として供給されると
共にイネーブル信号として第３図Ｃのシフトメモ
リ４９にも与えられる。この時シフトメモリ４９
のアドレスは「０」であり直ちにシフトメモリ４
９のラインメモリ「０」から後述するアダー５２
の出力値が出力可能な出力タイミング状態にあ
る。次に８φ_０シフトタイム後には同期計数レジ
スタ３４−２から「２」が出力され、ブロツク計
数レジスタ３４−１から「１」が出力される
（夫々第７図Ａのｂ，ｅ参照）。この時点ではブロ
ツク計数レジスタ３４−１の出力は「１」である
ため音階ステツプマトリツクス回路３９にブロツ
ク状態検出回路３８の１出力が印加されるが音階
“Ｃ”ではこのマトリツクス回路３９からは出力
信号は発生せず、従つてアダー４０にはステツプ
補正数は与えられず、加算タイミング信号に同期
して「＋８」指令のみが供給されることになり、
結局（２＋８）の加算が行われる。更にサブトラ
クタ−４１で「−８」減算され結局減算出力値
「２」が同期計数レジスタ３４−２に帰還され
る。また、加算タイミング信号に同期してアダー
３６に「＋１」信号が供給され加算値「２」がブ
ロツク計数レジスタ３４−１に帰還される。更に
この加算タイミング信号は前記シフトメモリ４９
にイネーブル信号として印加され、同期計数レジ
スタ（TC）３４−２の出力値「２」がウエイト
シフト回路４４に供給される為、その出力Y₂よ
り“１”信号が取り出され第４表から解るよう
に、シフトメモリ４９のアドレス「２」を指定す
ることになる。これによつてブロツクアドレス
「１」の出力タイミングは第７図Ａのｉから解る
様に２φ_０シフトタイム遅れてシフトメモリ４９
から出力される状態となる。即ち、ブロツクアド
レス「０」と「１」の間は10ステツプとなるので
ある。以下同様な動作が繰り返され、音階“Ｃ”
では以下のブロツクアドレス間は８ステツプ間隔
となり第６図に示した如き、楽音波形の１サイク
ルは130ステツプ数となるのである。また、第７
図Ｂ，Ｃには夫々同じく第４オクターブ信号O₄
での音階“Ｂ”“Ｃ#”についての動作説明が第
７図Ａの状態図と同様にして示してある。 第８図は第３図Ｃでのシフトメモリ４９及びア
ダー５２の詳細を示したもので、４９−１〜４９
−８は夫々10ビツトからなる８本のラインメモリ
（４９−４〜４９−７は図面上では省略）で、基
本クロツクφ_０でシフトする。各ラインメモリ４
９−１〜４９−８の入力側には入力制御回路４９
−９〜４９−１６が設けられ、図面中には簡略化
の為に１ビツトのみについてのゲート回路が示さ
れているが全てのビツトが同様なゲート回路から
なつているのである。又このシフトメモリ４９の
デコーダ４９−１７には第３図Ａのウエイトシフ
ト回路４４のY₁，Y₂，Y₄の３ビツトのアドレス
指定信号が印加され、ここで「０」〜「７」のア
ドレス指定が行われる。即ち、アドレス「０」〜
「７」の順にラインメモリ４９−１〜４９−８が
対応付けられているのである。而して、アドレス
「０」〜「７」の指定信号はイネーブル信号が供
給されるアンドゲート４９−１８〜４９−２５に
与えられ、その出力は入力制御回路４９−９〜４
９−１６に供給される。入力制御回路４９−９〜
４９−１６は指定されたアドレスのラインメモリ
から前記アダー５２の出力を入力させ、順次出力
側にシフトさせるものである。そしてラインメモ
リ４９−１の出力より出力アダー４９−２６、ラ
ツチ回路４９−２７を介してＤ／Ａ変換回路に供
給するのである。又、ラツチ回路４９−２７の出
力は出力アダー４９−２６に循環されることによ
り累算されるようになる。更にラインメモリ４９
−１〜４９−８の指定されたアドレスに対する直
前のラインメモリの出力はオアゲート４９−２８
（１ビツトのみを示してある）を介してアダー５
２の対応するウエイト段に印加される。 次に、第３図Ａの５３は同期セツトレジスタで
１ビツトのラインメモリが８本直列に接続されて
なり、第３図Ｄの５４はエンベロープレジスタで
７ビツト（「１」、「２」、「４」、「８」、「16」、
「32」、「64」ウエイト）のラインメモリが８本矢
印方向に併設接続されて構成されているもので、
いずれもシフトパルスφ_０に同期して順次矢印方
向にシフトされる。要するに、前記音階コードレ
ジスタ２０、オクターブコードレジスタ２１、周
期計数レジスタ３４、同期セツトレジスタ５３、
エンベロープレジスタ５４は夫々のラインメモリ
が対応付けられており、即ち、音階コードレジス
タ２０、オクターブコードレジスタ２１から出力
される音高コードに対しては、これに対応した制
御出力が周期計数レジスタ３４、同期セツトレジ
スタ５３、エンベロープレジスタ５４から発生さ
れる状態におかれているのである。前記エンベロ
ープレジスタ５４の「１」、「２」、「４」、「８」、
「16」ウエイトの５ビツト出力によつて表わされ
る「０」〜「31」の32通りの計数値でもつてエン
ベロープ係数値が指示され、「32」、「64」のウエ
イトの２ビツトはエンベロープのアタツク、デイ
ケイ、リリース及びクリアの４つのエンベロープ
状態を示すものである。而して、エンベロープレ
ジスタ５４の７ビツトの各段出力はアダー５５の
対応するウエイト入力端に印加される。このアダ
ー５５の中の前記エンベロープ制御値を計数する
アダー５５−１の各ビツト出力はそのキヤリー出
力信号時に出力禁止制御するインヒビツトゲート
５６−１〜５６−５を介してエンベロープレジス
タの「１」、「２」、「４」、「８」、「16」ウエイト
の
対応する入力側に循環される。また、アダー５５
−１から発生するキヤリー出力信号はエンベロー
プレジスタ５４の状態検出ウエイト「32」、「64」
で「00」のクリア状態を検出するインバーテツド
アンドゲート５７の出力によつてゲート禁止され
るインヒビツトゲート５５−２を介して状態計数
用のアダー５５−３のキヤリー入力端に印加され
る。即ち、アダー５５−３はエンベロープのクリ
ア状態以外ではキヤリー出力信号を受け入れるの
である。そしてアダー５５−３の出力はエンベロ
ープレジスタ５４の「32」、「64」のウエイト入力
端にインヒビツトゲート５８−１，５８−２を介
して循環保持されるようになる。また、このエン
ベロープレジスタ５４の「32」ウエイト段の入力
側にオアゲート５９を介して前記した第３図Ａに
於ける演奏キーの入力指示信号が印加されてな
り、この為入力指示信号の発生によつて、エンベ
ロープは直ちにアタツク状態におかれるようにな
る。ここで、エンベロープ状態と「32」、「64」の
ウエイトの２ビツトのコード状態との関係を第５
表に示しておく。

【表】 第３図Ａに於ける前記同期セツトレジスタ５３
の出力はアンドゲート６０、インヒビツトゲート
６１の一方入力端に印加される。アンドゲート６
０の他方入力端には前記「０」ブロツクアドレス
信号と前記加算タイミング発生回路４３から出力
される加算タイミング信号との論理積を取るアン
ドゲート６２の出力が供給される。また、同期セ
ツトレジスタ５３のセツトは後述されるエンベロ
ーブの状態に応じてインヒビツトゲート６３から
出力されるクロツク信号（これをエンベロープク
ロツクと総称する）がオアゲート６４，６５を通
過して入力側に印加されることによつて行われ
る。尚、インヒビツトゲート６３にはエンベロー
プレジスタ５４のオール「０」状態を検出するイ
ンヒビツトゲート６６−１〜６６−５及びインバ
ーテツドアンドゲート６６−６の直列接続出力信
号が印加されるため、オール「０」状態ではエン
ベロープクロツクはこのインヒビツトゲート６３
を通過しないように制御される。而して、同期セ
ツトレジスタ５３に「１」信号がセツトされる
と、アンドゲート６２による「０」ブロツクの加
算タイミング信号に同期してアンドゲート６０が
開放され、前記アダー５５への加算タイミング信
号が発生されると共にインヒビツトゲート６１の
出力が禁止される為同期セツトレジスタ５３には
“０”信号が書き込まれセツトが解除される。そ
して、アンドゲート６０から出力された加算タイ
ミング信号はアンドゲート６７−１〜６７−５に
ゲート開放信号として供給され、後述するエンベ
ロープ用のアダー５５への加算値が供給されるよ
うになり、これによつてアタツク、デイケイ、リ
リース状態でのエンベロープ時間経過が推移する
ようになる。即ち、同期セツトレジスタ５３はエ
ンベロープ用のアダー５５に印加される加算値を
楽音波形「０」ブロツクアドレスに同期させるた
めのものである。また同期セツトレジスタ５３の
出力が「０」でエンベロープレジスタ５４がオー
ル「０」時にはインヒビツトゲート６８より後述
するリセツト信号が出力される。前記エンベロー
プレジスタ５４の「１」、「２」、「４」、「８」、
「16」ウエイトの５ビツト出力は第３図ｃのウエ
イトシフト回路６９のイクスクルーシブオアゲー
ト６９−１〜６９−５に夫々供給される。 第３図Ｃに於けるスイツチS₁，S₂，S₃，S₄，
S₅，S₆はα、β別音量曲線形式指示スイツチであ
り、S₁，S₃，S₅のスイツチの組はα音量曲線形式
のアタツクＡ、デイケイＤ、リリースＲを夫々指
示し、S₂，S₄，S₆のスイツチの組はβ音量曲線形
式のＡ、Ｄ、Ｒを夫々指示する。即ち、音量曲線
形式の種類は第９図に示した通り３ケのスイツチ
で７通り指示出来るものであり、本例ではこの音
量曲線形式を２種類同時に選ぶことができ一方を
α（スイツチS₁，S₃，S₅で選択）、他方をβ（ス
イツチS₂，S₄，S₆で選択）として呼称するもので
ある。従つてα、β別音量曲線形式の組み合わせ
指示の種類は第１０図に示したようになる。さ
て、第３図Ａの前述したブロツクアドレスの波形
プログラム指定部３５は楽音波形の１周期を
「０」〜「15」で示す「16」のブロツクアドレス
の夫々で、波形の立上り、立下りの微分係数値を
「＋」（アツプ）、「−」（ダウン）を伴つて指示す
るものであり、更に各ブロツクアドレス毎に前記
したあらかじめ指定されている音量曲線形式のα
を指定するかβを指定するかが可能となるもの
で、β指示の場合に「１」信号、α指示の場合に
「０」信号出力となる。即ち、第１１図にその指
定の１例が示されているもので、各ブロツク毎に
微分係数値「１」、「２」、「４」及び「＋」、「−」
の指示が成されると共に更にα、βの音量曲線形
式の選択を行うことが出来るようになつている。
そして、波形プログラム指定部３５の詳細は第１
２図に示されるもので、ブロツクアドレス「１」
〜「15」の夫々のブロツクアドレス毎に、微分係
数値「１」、「２」、「４」の絶対値を指定するスイ
ツチA₁〜A₁₅，B₁〜B₁₅，α／β音量曲線形式指
示スイツチC₁〜C₁₅＋／−指示スイツチD₁〜D₁₅
を設けてあり、各ブロツクアドレス毎のスイツチ
群の共通ラインには前記ブロツク計数レジスタ３
４−１の計数値「１」〜「15」のブロツク状態検
出信号が結合されてなる。更に各ブロツク毎の微
分係数値指定スイツチA₁〜A₁₅，B₁〜B₁₅はデコ
ーダE₁〜E₁₅を介して夫々微分係数値「１」、
「２」、「４」の３つの指示信号として出力され、
結局各対応する指示信号同志がオアゲートを介し
て取り出されるものである。尚ブロツクアドレス
「０」は常に「０」レベルに設定されるのでスイ
ツチ指定はなく、従つてブロツクアドレス「１」
〜「15」迄が指定可能となるのである。而して、
波形プログラム指定部３５でブロツクアドレス毎
に指定された（−）指令信号は第３図Ｃに於ける
アダー５２に供給され、微分係数値「１」、
「２」、「４」の指令信号は第３図Ｃのウエイトシ
フト回路６９に、更にβ指令信号は第３図Ｂのイ
クスクルーシブオアゲート７０及び７１に与えら
れる。そして、このβ指令信号は通常はイクスク
ルーシブオアゲート７０を通過して、αβ別音量
曲線形式制御回路７２のインヒビツトゲート７２
−１〜７２−３及びアンドゲート７２−４〜７２
−６に印加される。従つて、アンドゲート７２−
４〜７２−６はβ指示信号（“１”）に同期し、イ
ンヒビツトゲート７２−１〜７２−３はα指示信
号（“０”）に同期して、αβ別音量曲線形式指示
スイツチS₁〜S₆によつて選択指示されたα、βに
応じて出力されることになり、インヒビツトゲー
ト７２−１とアンドゲート７２−４の出力はオア
ゲート７２−７に、インヒビツトゲート７２−２
とアンドゲート７２−５の出力はオアゲート７２
−８に、インヒビツトゲート７２−３とアンドゲ
ート７２−６の出力はオアゲート７２−９に接続
されてなる。オアゲート７２−７の出力はアンド
ゲート７２−１０、インヒビツトゲート７２−１
１，７２−１２及びアンドゲート７２−１３に供
給され、オアゲート７２−８の出力はアンドゲー
ト７２−１４及び前記インヒビツトゲート７２−
１２に、オアゲート７２−９の出力はアンドゲー
ト７２−１５に供給される。また、アンドゲート
７２−１４の出力は前記インヒビツトゲート７２
−１１及びアンドゲート７２−１３に印加され
る。更に、アンドゲート７２−１０とインヒビツ
トゲート７２−１１はオアゲート７２−１６を介
してオアゲート７２−１７へ、インヒビツトゲー
ト７２−１２の出力はアンドゲート７２−１８を
介してオアゲート７２−１９へ、アンドゲート７
２−１３と７２−１５はオアゲート７２−２０へ
供給され、更にオアゲート７２−１７，７２−１
９，７２−２０は直列に接続されて結局オアゲー
ト７２−１７の出力として前記アンドゲート５０
へ供給されてなる。前記アンドゲート７２−１
０，７２−１４，７２−１５，７２−１８はエン
ベロープ状態検出回路７３からの検出信号が接続
されるもので、即ち、通常はインバーテイドアン
ドゲート７３−１はエンベロープのクリア状態、
インヒビツトゲート７３−２はアタツク状態、イ
ンヒビツトゲート７３−３はデイケイ状態、アン
ドゲート７３−４はリリース状態を検出し、イン
ヒビツトゲート７３−２はアンドゲート７２−１
０へ、インヒビツトゲート７３−３はアンドゲー
ト７２−１４，７２−１８へ、ゲート開放信号と
して供給される。また、インバーテイドアンドゲ
ート７３−１は前記エンベロープレジスタ５４の
オール「０」状態の検出信号（※印で示してある
第３図Ｄ参照）と共にインヒビツトゲート７３−
５に供給され、そのインヒビツトゲート７３−５
の出力は更にアンドゲート７３−４と共にオアゲ
ート７３−６を介してアンドゲート７２−１５に
ゲート開放信号として供給される。従つて、αβ
別音量曲線形式制御回路７２のオアゲート７２−
１６はアタツク状態であつて音量曲線形式が第９
図の４〜７の指示の場合及びデイケイ状態であつ
て第９図の２と３の指示の場合に出力され、アン
ドゲート７２−１８はデイケイ状態であつてアタ
ツク指示がある場合のデイケイ指示無しである第
９図における４，５の指示の場合の「31」指令信
号を取り出すものである。またオアゲート７２−
２０はデイケイ、リリースの下り指示である第９
図の１，３，５，６，７の場合にエンベロープ係
数値を反転した補数値を指示する信号としてとり
出される。一方、オアゲート７２−１７はアタツ
クＡ、デイケイＤ、リリースＲのスイツチ指示が
あつた時のみ各アタツク、デイケイ、リリース状
態で出力され、その時の前記加算タイミング信号
をシフトメモリ４９に対するイネーブル信号とし
て出力する。前記アンドゲート７２−１８から出
力される「31」指令信号はウエイトシフト回路６
９のオアゲート６９−６〜６９−１０に供給さ
れ、オアゲート７２−２０から出力される補数指
令信号はイクスクルーシブオアゲート６９−１１
を介して前記したイクスクルーシブオアゲート６
９−１〜６９−５に供給される。即ちウエイトシ
フト回路６９は前記「31」指令信号、補数指令信
号が存在しない場合にはエンベロープレジスタ５
４の「１」、「２」、「４」、「８」、「16」ウエイト
で
あらわされるエンベロープ係数値はイクスクルー
シブオアゲート６９−１〜６９−５を通過し、波
形プログラム指定部３５から指示されたブロツク
アドレス毎の微分係数値「１」、「２」、「４」の指
定された係数値に応じてウエイトシフト（この場
合は±微分係数値×エンベロープ係数値Ｅ）が行
われその乗算値がアダー５２に供給されるように
なる。即ち、微分係数値「１」の指示信号はアン
ドゲート６９−１２〜６９−１６の一方入力端
に、「２」の指示信号はアンドゲート６９−１７
〜６９−２１の一方入力端に、「４」の指示信号
はアンドゲート６９−２２〜６９−２６の一方入
力端に供給される。そして、アンドゲート６９−
１２，６９−１７，６９−２２の他方入力端には
エンベロープ係数値のウエイト「１」に対応した
信号が、アンドゲート６９−１３，６９−１８，
６９−２３の他方入力端にはウエイト「２」に対
する信号が、アンドゲート６９−１４，６９−１
９，６９−２４の他方入力端にはウエイト「４」
に対応する信号が、アンドゲート６９−１５，６
９−２０，６９−２５の他方入力端にはウエイト
「８」に対応する信号が、アンドゲート６９−１
６，６９−２１，６９−２６の他方入力端にはウ
エイト「16」に対応する信号が供給されるように
なる。更に、アンドゲート６９−１２はアダー５
２のウエイト「１」の入力側に、アンドゲート６
９−１３と６９−１７はオアゲート６９−２７を
介してウエイト「２」の入力側に、アンドゲート
６９−１４，６９−１８，６９−２２はオアゲー
ト６９−２８，６９−２９によつてウエイト
「４」の入力側に、アンドゲート６９−１５，６
９−１９，６９−２３はオアゲート６９−３０，
６９−３１によつてウエイト「８」の入力端に、
アンドゲート６９−１６，６９−２０，６９−２
４はオアゲート６９−３２，６９−３３によつて
ウエイト「16」の入力側に、アンドゲート６９−
２１と６９−２５はオアゲート６９−３４を介し
てウエイト「32」の入力側に、アンドゲート６９
−２６はウエイト「64」の入力側に結合されてな
る。従つて、このウエイト、シフト回路６９は微
分係数値「１」、「２」、「４」に応じて第１３図に
示した乗算値を得るようになるのである。而し
て、αβ別音量曲線形式制御回路７２から出力さ
れる「31」指令信号がオアゲート６９−６〜６９
−１０に供給された場合にはエンベロープレジス
タ５４の出力に関係なくエンベロープ係数値は
「31」に強いられるようになる。また、補数指令
がイクスクルーシブオアゲート６９−１１に供給
されるとエンベロープレジスタ５４の５ビツトで
表わされるエンベロープ係数値は反転され、第１
３図に示した乗算値は逆の計数値となるものであ
る。 従つて、第１１図から解るように各ブロツクア
ドレス毎の乗算はα、β別に指示された音量曲線
形式に従い、結局、±微分係数値×エンベロープ
係数値Ｅ（但し、Ｅはα音量曲線形式に従う場合
はＥα、β音量曲線形式に従う場合にはＥβとな
る）となる。この様にして、アダー５２に入力さ
れた乗算値はシフトメモリ４９に供給される。 即ち、α、βの２つの音量曲線形式を指示する
ことによつて、αに従う波形とβに従う波形を同
時に指示することができ、結局、異なる波形間で
は夫々の音量の立上り、立下り曲線を異ならせ得
るようになり、その組み合わせによつて合成楽音
波形を変化に富んだものとすることができるので
ある。この為、顕著に倍音構造の経時的変化を与
えるようになり、効果的な音色を持つ楽音を発生
させることができ、特に金管楽器、撥弦楽器に見
られる発音時にその楽器特有な特徴を表現するの
に最適である。 第３図Ｂにおいて、スイツチS₁₀，S₁₁，S₁₂は
αβ別周期モード指定を指示するもので、各スイ
ツチS₁₀，S₁₁、S₁₂は周期（デユーテイと呼ぶ）
制御回路７４に供給され、この３つのスイツチの
オン、オフ状態でアンド機能マトリツクス回路７
４−１より８通りの「０」〜「７」の数字で示さ
れるモード指定信号が出力ラインから取り出さ
れ、その出力ラインは、オア機能マトリツクス回
路７４−２に入力される。一方第３図Ａに示した
波形の１周期毎に計数歩進されるサイクル数レジ
スタ３４−３の３ビツト（「16」、「32」、「64」、ウ
エイト）出力もこのデユーテイ制御回路７４に供
給されるのであり、サイクル数計数状態に応じて
インバーテイドアンドゲート７４−３からは第１
４図ｂの出力状態が、オアゲート７４−４からは
アンドゲート７４−５、インヒビツトゲート７４
−３及び前記インバーテイドアンドゲート７４−
３の状態により〔16・32＋16・32・64〕の条件で
ある第１４図ｃの出力状態が得られる。そして、
第１４図ａに示したサイクル数レジスタ３４−３
の〔16〕の信号はインヒビツトゲート７４−７及
び７４−８に供給され、前記インバーテイドアン
ドゲート７４−３の出力はアンドゲート７４−９
と７４−１０に供給され、オアゲート７４−４の
出力はアンドゲート７４−１１と７４−１２に供
給されてなる。 ここで、デユーテイとサイクル計数状態との基
本的な関係について述べると、これは第１５図に
示される様になる。即ち、「０」で示されるのは
波形出力がないサイクルを、「１」は波形出力有
のサイクルを示している。デユーテイ「１」、
「１／２」、「１／４」は夫々毎回、“１”サイクル
毎、“２”サイクル毎、“４”サイクル毎に波形出
力をとりだす。デユテイ「１／３」は“４”と
“５”のサイクル計数は行わずに直ちに“６”サ
イクル状態に設定することによつて得られる。即
ち、前記α、β別周期モード指定スイツチS₁₀，
S₁₁，S₁₂の３ビツトの組み合わせにより指定され
る「０」〜「７」の数字で対応付けるモードのう
ち「６」及び「７」のモード指定の場合オア機能
マトリツクス回路７４−２からの出力K₁出力信
号が発生し、アダー３６のウエイト「64」の出力
信号と共にアンドゲート７４−１３に供給し、そ
の出力信号をオアゲート７４−１４を介してサイ
クル数レジスタ３４−３のウエイト「32」に供給
し、“４”“５”のサイクル状態を飛ばすのであ
る。また、オア機能マトリツクス回路７４−２の
K₂出力はオアゲート７４−１５へ、K₃出力はオ
アゲート７４−１６へ、K₄出力はインヒビツト
ゲート７４−７を介してオアゲート７４−１５
へ、K₅出力はインヒビツトゲート７４−８を介
してオアゲート７４−１６へ、K₆出力はアンド
ゲート７４−９を介してオアゲート７４−１７
へ、K₇出力はアンドゲート７４−１０を介して
オアゲート７４−１８へ、K₈出力はアンドゲー
ト７４−１１を介してオアゲート７４−１９へ、
K₉出力はアンドゲート７４−１２を介してオア
ゲート７４−２０へ接続され、更にオアゲート７
４−１５，７４−１７，７４−１９は直列接続さ
れて出力X₁（α）を、オアゲート７４−１６，
７４，１８，７４−２０は直列接続されて出力
X₂（β）を取り出すのである。従つて、出力X₁
（α）、X₂（β）に発生する出力信号はαβ別周
期モード指定の数字「０」〜「７」に対応して第
１６図に示したようになる。即ち、出力X₁
（α）からは、α指示による波形に基づいて周期
Ｍが、出力X₂（β）からはβ指示による波形に
基づく周期Ｎが取り出されるのである。従つて、
周期モード「０」〜「５」では周期Ｍ、Ｎは共に
整数であるが、周期モード「６」、「７」では周期
Ｍ、Ｎの一方が整数ならば他方は非整数の関係に
周期制御されるようになる。更に、出力X₁
（α）、X₂（β）は夫々インヒビツトゲート７
５、アンドゲート７６に供給され、通常はイクス
クルーシブオアゲート７１よりα／β指示信号に
同期してα指示信号（“０”）ではインヒビツトゲ
ート７５が、β指示信号（“１”）ではアンドゲー
ト７６が開かれ、それら出力は更に後述されるイ
ンヒビツトゲート７７，７８を介してオアゲート
７９から出力され第３図ｃのアンドゲート５１に
供給される。 ここで、スイツチR₁はイクスクルーシブオア
ゲート７１に接続されており、操作によつて波形
プログラム指定部３５から出力されるブロツクア
ドレス毎のα／β指示信号を反転する為に設けら
れており、従つてアンドゲート７６はα指示信号
に、インヒビツトゲート７５はβ指示信号に同期
して出力されるようになる為、出力X₁がβ、出
力X₂がαのデユテイとなる。スイツチR₂はＰ信
号及びその反転信号が夫々供給されるインヒビ
ツトゲート８０，８１に接続され、αβを分離す
るか非分離かの指示を行うもので、操作時にはイ
ンヒビツトゲート８０，８１からは出力は得られ
ず、従つてインヒビツトゲート７７，７８からは
夫々のモード指定によるα、β別のデユテイを表
わすX₁（α）、X₂（β）（但しスイツチR₁の時に
はX₁（β）、X₂（α）となる）信号が取り出され
る。スイツチR₂の非操作ではインヒビツトゲー
ト８０，８１からは夫々Ｐ信号、信号（但し、
重奏指示のときのみ発生する）が出力され、前記
各レジスタの偶数ラインメモリはαで、奇数ライ
ンメモリはβで指示されるようになり、これを一
覧表で解り易く示したのが第１７図である。尚、
この場合スイツチR₁及び次に説明するR₃のスイ
ツチ指定は成されていない場合について示してあ
る。又、スイツチR₂による非分離指示は重奏の
ときのみ有効となるものである。スイツチR₃は
イクスクルーシブオアゲート７０に接続され、こ
れが操作された場合には波形プログラム指定部３
５でブロツク毎に指定されたα／β指示信号は反
転されるようになる。即ち第１７図に示した表に
おいてもα／βの関係は全て逆になる。 この様にαβ別周期モード指定によりオクター
ブ操作を行うことが出来、楽音波形のデユテイが
変化し音色もオクターブ毎に異ならせることが出
来るので効果的な機能となる。また、第１７図の
α／β非分離動作を参照するに、モード指定
「６」の場合はα：βは１：1.5の周期となりβは
αに対して完全４度低い音となり、モード指定
「７」の場合はβはαに対して周期が２倍となる
が、βの波形はαの周期の2/3倍と２倍の周期の
合成と考えられ、βはαに対して完全５度高い成
分とオクターブ低い成分の音となる。 第３図Ｄにおいて、スイツチT₁は通常のトレ
モロ（トレモロ平と呼ぶ）指示スイツチであり、
T₂は操作中のみトレモロがかかるタツチトレモ
ロ指示スイツチであり、タツチトレモロを指示す
る場合にはトレモロ平指示スイツチを開放してお
くのである。スイツチT₃，T₄，T₅はトレモロの
深さ（振幅値と呼ぶ）を指示するスイツチであり
順に最大「１」（100％の深さ）、「１／２」（50％
の深さ）、「１／４」（25％の深さ）を指定でき
る。スイツチT₁若しくはT₂の指定信号はオアゲ
ート８２を介してアンドゲート８３−１〜８３−
３に供給される為、指定された振幅値の出力指示
信号が取り出されトレモロ制御回路８４に供給さ
れる。而して、アンドゲート８３−１〜８３−３
はオアゲート８４−１若しくは８４−２を介して
アンドゲート８４−３，８４−４に与えられる。 また、スイツチT₄がオンされるとスイツチT₄
に接続されたアンドゲート８３−２の出力はエン
ベローブレジスタ５４の「64」ウエイト出力が結
合されるアンドゲート８４−５を介してオアゲー
ト８４−６、アンドゲート８４−７に供給され
る。従つてスイツチT₄がオンされるとデイケイ
状態及びリリース状態ではエンベロープレジスタ
５４のウエイト「16」は常に“１”となる。更
に、リリース状態を検出するアンドゲート８４−
８の出力はトレモロ指示で開成される前記アンド
ゲート８４−３に与えられており、その出力は後
述するマンドリン指定以外で開放可能なインヒビ
ツトゲート８４−９を介してオアゲート８４−１
０より出力信号として取り出される為、インヒビ
ツトゲート８４−７はリリース状態では開かれ
ず、その結果インヒビツトゲート８４−１１が開
放可能となる。従つて、リリース状態では、エン
ベロープレジスタ５４のウエイト「16」の出力が
インヒビツトゲート８４−１１を通過することに
なる。一方、トレモロ指示ではエンベロープレジ
スタ５４の「64」ウエイトの出力が前記アンドゲ
ート８４−４に供給され、その出力はオアゲート
８４−１２を介してエンベロープレジスタ５４の
「64」ウエイトに常に「１」信号を供給するた
め、「00」のクリア状態にはならず、デイケイ状
態とリリース状態の操り返しとなる。 スイツチT₅がオンされると、スイツチT₅に接
続されたアンドゲート８３−３の出力はエンベロ
ープレジスタ５４のウエイト「64」の出力が与え
られるアンドゲート８４−１３を介してオアゲー
ト８４−１４，８４−１５に与えられると共にイ
ンヒビツトゲート８４−１６にも供給される。こ
のインヒビツトゲート８４−１６は前記インヒビ
ツトゲート８４−７と同様にリリース状態では開
かれず、この状態ではインヒビツトゲート８４−
１７，８４−１８が開放可能となる。従つて、リ
リース状態では、エンベロープレジスタ５４のウ
エイト「16」、「８」の出力がインヒビツトゲート
８４−１７，８４−１８を通過することになる。
また、エンベロープレジスタ５４のウエイト
「32」の出力は後述するトレモロ撥指示スイツチ
T₆のときにのみ有効なアンドゲート８４−１９
が供給されるインヒビツトゲート８４−２０を介
して、更にインヒビツトゲート８４−２１に与え
られる。即ち、インヒビツトゲート８４−２１に
はアンドゲート８４−４からのゲート出力禁止信
号が印加されている為、トレモロ指示では開かれ
ず常に“０”出力となる。従つて、エンベロープ
状態検出回路７３はインヒビツトゲート７３−３
のデイケイ状態の出力信号しか取り出されない。
即ち、トレモロ指示スイツチT₁，T₂において
は、エンベロープレジスタ５４のエンベロープ係
数値は音量曲線形式（第９図参照）に応じて、振
幅値1/1、1/2、1/4の深さ指示によつて第１８図
から第２０図に示した如くなる。尚、第９図に於
ける音量曲線形式の１，４，５についてはトレモ
ロはかからないのである。T₆はトレモロ撥指示
スイツチであり、これが操作されるとアンドゲー
ト８４−１９からはリリース状態で且つエンベロ
ープレジスタ５４が「16」以上になる条件で出力
されるインヒビツトゲート８４−２２の出力信号
が通過するようになる。更にエンベロープレジス
タ５４の「00」クリア状態が状態検出回路７３の
インバーテイドアンドゲート７３−１で検出され
ると、インヒビツトゲート７３−５、オアゲーー
ト７３−６を介してアンドゲート７２−１５にリ
リース指示信号として出力されるのである。従つ
てリリース状態での前半は後述するデイケイクロ
ツク信号で動作し、結局第２１図Ａ，Ｂに示した
如く（但し、トレモロ深さ1/1指定の場合）音量
曲線形式に応じた撥弦音的なトレモロとなり、効
果的な機能となるのである。 タツチトレモロ指示スイツチT₂はトレモロ平
指示スイツチT₁をあらかじめオフ状態にしてお
いた時に有効で、操作中のみにトレモロ効果を得
るのである。 エンベロープレジスタ５４の「32」、「64」、ウ
エイト段の出力状態により、インヒビツトゲート
８５でアタツク状態検出信号ａを、インヒビツト
ゲート８６によりデイケイ状態検出信号ｄをアン
ドゲート８７とインヒビツトゲート８８の直列回
路によりリリース検出信号ｒを、前記したインバ
ーテツドゲート６６−６の出力によりハイリリー
ス検出信号hrをアンドゲート８９と９０の直列回
路によりスローリリース検出信号srを取り出すよ
うにする。また、９１はハイリリース指定の同期
セツトレジスタであり、１ビツトのラインメモリ
を８本有し、シフトパルスφ_０でシフト動作をす
る。而して、ハイリリース（hr）は演奏キーのオ
フ時（特にオルガン音のような定常音指定の時）
のクリツク音防止の為の比較的速い減衰を意味す
るものである。その為の後述するhrセツト信号が
出力されるとその信号は、オアゲート９２を介し
て入力指示信号が無い時に開かれるインヒビツト
ゲート９３及び第３図Ａに於けるアンドゲート６
２の反転信号で開かれるインヒビツトゲート９４
を介してハイリリース同期セツトレジスタ９１に
入力される。インヒビツトゲート９３の出力信号
はアンドゲート６２の出力信号（「０」ブロツク
アドレス信号発生時の加算タイミング）に同期し
てアンドゲート９５、エンベロープ状態の「00」
以外の状態でゲートが開かれるインヒビツトゲー
ト９６、オアゲート６４及びオアゲート６５を介
して前記したエンベロープクロツク用の同期セツ
トレジスタ５３に入力セツトしてハイリリース動
作を行わせるようになる。 このように、本発明の構成によれば、特に第８
図に示した如きシフトメモリを設け、このシフト
メモリにて波形の立上り、立下り等を指定する情
報を発生される楽音の音高に対応する同期に応じ
たチヤンネル時間だけ遅延して出力するようにし
たから、上記情報を時分割処理にて生成出力する
にもかかわらず、出力楽音の音階精度は時分割処
理のサイクルとは無関係に基本クロツク（時分割
処理の基本となるクロツク）の精度にて決定し得
るものである。 尚、前記実施例では、音量曲線形式をα、β別
の２種に夫々指定出来る様にしたがこれは２つに
限られるものではなく、２つ以上の波形の合成と
することも出来るのである。 また、前記した第３図Ａのブロツク毎の波形プ
ログラム指定部３５は第１２図に示した如くスイ
ツチ指定としたが、あらかじめ必要な指示状態を
決めておくことにより例えばROM（リードオン
リーメモリ）等の固定記憶装置に記憶させておく
ようにしてもよい。また、必要な指示内容を磁気
カードに記憶させておき、使用時にそれを読み出
してフリツプフロツプ等のメモリにバツフア記憶
させるようにしてもよい等種々の方法が考えられ
るのである。また、楽音波形の１周期のブロツク
数も１６に限られるものではないし、ブロツク毎
の微分係数値も「１」、「２」、「４」のみとは限ら
ないもので任意に設計変更可能である。更に、
Ｄ／Ａ変換回路の後段にフイルタ回路を設けるこ
とも出来、その場合にフイルタを複数種用意しス
イツチで任意に選択するようにしてもよく、これ
によつて、例えば管楽器やアコステツクを持つた
楽器の共鳴特性及び残響特性あるいは管楽器の伝
送特性等の異なる効果音を得ることが可能であ
る。その他本発明の要旨を逸脱しない範囲で種々
の回路構成をとれることは言うまでもない。 以上詳述した如く、本発明によれば、同時に発
生すべき楽音を複数の時分割処理チヤンネルの
夫々に割当てて、各時分割処理チヤネルのチヤン
ネル時間において楽音波形情報発生手段から楽音
波形情報を発生し、この発生された楽音波形情報
を遅延制御手段にて、発生楽音の音高に対応する
周期に応じたチヤンネル時間だけ遅延して出力す
るようにしたから、楽音波形情報が複数チヤンネ
ルの時分割処理にて生成されるにもかかわらず、
出力楽音の音階の精度は時分割処理の基本となる
クロツク（即ち１チヤンネル時間を決めるクロツ
ク）の精度にて決定し得、高音域においても音階
周波数が正しく設定し得るという利点を有する。

【図面の簡単な説明】

第１図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆは本実施例に用
いられる論理記号を説明した図、第２図は第３図
Ａ，Ｂ，Ｃ，Ｄの図面接続状態を示す図、第３図
Ａ，Ｂ，Ｃ，Ｄは本システムの心臓部の具体的回
路構成図、第４図は第３図Ａ，Ｂに於けるブロツ
クアドレス状態に関連する音階に応じた選択出力
状態を示すタイムチヤート、第５図は第３図Ａの
同期レジスタに関連するオクターブ毎の加算タイ
ミング出力を示すタイムチヤート、第６図は第３
図Ａ，Ｂに於ける音階ステツプ数を説明する図、
第７図Ａ，Ｂ，Ｃは本システムに於ける音階毎の
波形周期を説明するタイムチヤート、第８図は第
３図Ｃに於けるシフトメモリの詳細図、第９図は
本システムに用いられる音量曲線形式の種類を示
した図、第１０図は本システムに於けるα、β別
音量曲線形式の組み合わせを説明した図、第１１
図は本システムに於ける楽音波形のα、β別ブロ
ツクアドレス指定に基づく説明図、第１２図は第
３図Ａに於ける波形プログラム指定部の詳細図、
第１３図は第３図Ｃに於ける出力加算値を説明す
る図、第１４図は第３図Ａに於けるサイクル数カ
ウンタのタイムチヤート、第１５図は第３図Ｂの
説明に用いられるサイクル数とデユテイとの基本
関連説明図、第１６図は本システムに於けるαβ
別周期モード指定の状態説明図、第１７図は本シ
ステムに於けるαβ別周期モードに関連した詳細
図、第１８図、第１９図及び第２０図は本システ
ムに用いられるトレモロ制御を説明する波形図、
第２１図Ａ，Ｂは本システムに用いられる撥弦音
的トレモロ制御を説明する波形図である。 ２０……音階コードレジスタ、２１……オクタ
ーブコードレジスタ、３４……周期計数レジス
タ、３５……波形プログラム指定部、３６，４０
……アダー、４１……サブトラクター、４９……
シフトメモリ、４９−１〜４９−８……ラインメ
モリ、４９−１７……デコーダ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の時分割処理チヤンネルを有し、各時分
   割処理チヤンネルにおいて指定された音高の楽音
   を発生することにより、複数の楽音を同時に発生
   可能な電子楽器において、 同時に発生すべき楽音を前記複数の時分割処理
   チヤンネルの夫々に割当てるチヤンネル割当手段
   と、 該チヤンネル割当手段にて割当てられた各時分
   割処理チヤンネルのチヤンネル時間において楽音
   波形情報を発生する楽音波形情報発生手段と、 該楽音波形情報発生手段が各時分割処理チヤン
   ネルのチヤンネル時間において発生する前記楽音
   波形情報を受けとり、該楽音波形情報に従つて発
   生される楽音の音高に対応する周期が得られるよ
   うなチヤンネル時間だけ前記楽音波形情報を遅延
   して出力する遅延制御手段と を具備したことを特徴とする電子楽器。