JPS61234120A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電流源を駆動するパルス発生回路に係り、特に
駆動の過渡時における流込み電流による遅延時間を縮小
するに好適なパルス発生回路に関する。

〔発明の背景〕

従来の装置は特開昭５８−２７４２７号公報に記載の第
２図に示すように一対の電流源が直接直列接続され、該
電流源が制御手段によって交互に切換えられていた。

本装置は低消費電力で高速なパルスを発生できるので高
電圧パルスを必要とする圧電素子等比較的大きな静電容
量を駆動する集積化可能なパルス発生回路として適した
ものであった。本発明者らはこのような電流駆動回路を
交互に切換えて容量性負荷にパルス電圧を印加する回路
において次のような問題点があることを見出した。すな
わち第２図において、スイッチ５０がオン、スイッチ４
０がオフで電流源２０がオフ、電流源３０がオンとなっ
ているとき、出力端子１２の電位ｖ０は容量性負荷もし
くは相当の高インピーダンスを有する負荷が電流源３０
を通して放電したあとＶ。

幻ｖＩ、Ｄとなっている。このため、電流源３０には所
定の電流が流れていす、スタンバイの状態となっている
。この状態においてスイッチ４０．５０が切替わり、ス
イッチ４０がオン、スイッチ５０がオフとなった場合、
過渡的に電流源２０は所定の電流値工２゜まで上昇し、
電流源３０は動作を停止させようとする。このとき１回
路を構成する素子の少数キャリアの蓄積や浮遊容量等の
影響により、電流源３０が動作を停止する時間は電流源
２０が動作する時間よりも遅くなり、またキャリアの再
結合の間インピーダンスが極端に低くなる。

それゆえ電流源２０の電流Ｉ３゜は一時電流源３０へ流
れ込み、電流源３０が完全にオフとなるまで負荷が接続
されている端子１２の側へ電流は供給されない、この時
間をｔ、とすれば、スイッチが切替わってから（すなわ
ち、入力端子１０に入力Ｃが加わってから）ｔ４時間遅
れて出力端電位ｖ、、が電位Ｖａａへ向って動作する。

上記動作のタイムチャートを第３図に示す、この遅延時
間ｔ４の存在は回路の高速化や信号の忠実度の点から望
ましいものでは無い、また、電流源２０と３０の電流値
は一般に同じ値では無い、すなわち負荷条件により立上
り時間と立下り時間のいずれを早くするかによって、電
流値が定まる。いま立上り時間が立下りに比べ十分早い
場合、電流源２０の電流値工、。は３０に比べ大きなも
のとなる。電流源３０の電流値は通常小さいため、素子
の耐電流値は小さくしてＩＣ化の場合に面積が小となる
ことを考えである。これゆえ過渡的なｔ４時間とはいえ
、Ｌ。の流れ込みは素子を破壊する恐れがある。

上記述べたきた問題点は特開昭５８−２７４２７号に記
載の装置においては認識されていなかった。

〔発明の目的〕

本発明の目的は前記した過渡時の流込み電流を防止し、
遅延時間ｔ４のないパルス回路を提供するにある。

〔発明の概要〕

本発明の特徴は流込み電流防止手段を介して一対の電流
源を直列接続するようにし、出力端子を負荷充電用電流
源（負荷側へ電流を流す、いわゆるソース電流源）と前
記流込み防止手段との間に備えた点にある。更に具体的
に言えば、直列接続した２つの電流１［２０，３０の間
にインダクタンス手段又は抵抗手段を挿入し、ソース電
流源２０とインダクタンス又は抵抗との接続点から出力
端子を引出すようにした点にある。

〔発明の実施例〕

以下１図を用いて本発明の詳細な説明する。第１図に本
発明によるパルス発生回路の基本構成を示す。同図にお
いて２０．３０は電流源としての定電流回路を示し、其
々ソース電流ｇ２０とシンク電流ｇ３０である。インバ
ータ１１は入力端子１０への入力信号Ｃに従って電流源
２０．３０を交互にオン、オフさせる。流込み電流防止
手段１６は電流源２０と３０の間に直列に接続され。

出力端子１２はソース電流源２０と流込み電流防止手段
１６との間から引き出されている。端子１３、及び１４
は出力パルス電圧ｖ０の高レベルを設定するための電源
電圧Ｖ　ａｍ端子、及び低レベル設定のための電源電圧
ｖ０端子である。流れ込み電流防止手段は高速大電流に
対しては大きなインピーダンスとして働き、低速小電流
には小インピーダンスとしての動作を行なう。

いま、入力制御端子１０に加えられる信号Ｃが“Ｏ”レ
ベルから“１”レベルへ変化すると電流源２０が働き、
インバータ１１を介した電流源３０は動作を停止する。

この過渡期に大きな電流値を持つ電流源２０によって発
生した電流工２゜は電流源３０へ流れ込もうとする。し
かし、防止回路２０が働き、この電流はインピーダンス
の低い負荷側へ流れ、出力端子１２に接続される負荷の
電位ｖ０を遅延なくｖ１１電位へと上昇させる。端子電
位ｖ０がｖｏ　”ｖａａとなったとき電流源２０の両端
は同電位となり電流源２ｏはスタンバイ状態となる６次
に入力信号Ｃが“Ｏ”レベルに切替わったとき、電流源
３０には少数キャリアや残留電荷がないのでインピーダ
ンスの高い状態から所定の電流値に至る。このため電流
源２０がスタンバイであっても電流源３０の電流値で制
限され過渡的な大電流は流れない、またこの電流源３０
の動作時のインピーダンスは防止回路１６のインピーダ
ンスよりも高いので、放電時、電流源３０が負荷から引
き抜く電流は影響を受けない。

上記した動作により本発明になるパルス回路は流込み電
流を防止でき遅延時間ｔ、を無くすことが可能であり、
信号の忠実度が向上し、高周波が可能で、破壊がなく信
頼性の大きいパルス発生回路を得る。

第４図に本発明による具体的な第１の実施例の回路図を
示す、同図において第１図と同符号の部分は其々同じか
相当するものである。ソース及びシンクの電流源回路２
ｏおよび３０はトランジスタ２１，２２および３１とそ
れらに接続される抵抗によって同図に示すような定電流
回路を構成している０本回路で特に精度を必要としない
場合トランジスタ２２のエミッタ抵抗２３は省略しても
さしつかえない。インバータ論理回路１１はトランジス
タ９とそれに付随する抵抗によって図に示すごとく構成
される。流込み電流防止回路１６はインダクタンスで構
成されている。■、はインバータを駆動するバイアス電
源で、Ｖ　ａ　ａが高電圧であっても５ｖ系のような低
圧電源を用いることができる。また、６ｏは出力パルス
信号ｖ６の電流容量を増すためのバッファ回路で、第１
図に示した基本構成では図示を省略しである。バッファ
回路はトランジスタ６１．６２と各コレクタの保護用抵
抗とともに図のごとく構成されている。

同図において、入力端子１０の入力信号が“Ｏ”レベル
のとき、定電流回路２ｏとインバータ１１はオフ、定電
流回路３０はオンとなる。従ってバッファトランジスタ
６２はオン、６１は逆バイアスされオフであり、出力端
子Ｖ、は端子１４のアース電位となっている。それゆえ
、トランジスタ３１のコレクタ電流は流れず、定電流回
路３０はスタンバイ状態となっている。

いま、端子１０に加わる入力信号Ｃが“０”から“１”
へ変化した場合、定電流源２０は直ちにオンとなる（素
子固有の立上り時定数による遅れはあるがこれは２００
〜４００ｎｓと小さい）。

しかし定電流回路３０を構成するトランジスタ３１はス
タンバイ状態にあったため、コレクタ・ベース間には少
数キャリアが蓄積され、また、コレクタ・アース間に存
在する浮遊容量に充電された電荷があり、これらがトラ
ンジスタ９を通って放電されるまでオフとはならない０
本発明による１　　　　　　防止手段１６が無い場合、
これらの電荷が放電されるとき、オンとなっている定電
流源２０から電流が流れ込み、蓄積電荷が無くなってト
ランジスタ３１が完全にオフとなるまでの期間出力端子
側（本実施例ではバッファトランジスタ６１．６２のベ
ース）へ電流は流れず出力は立上らない。本発明者らの
実験によればこの期間ｔ、は２μＳ〜５μｓにもなるこ
とがわかっている。

本発明ではこの電流の流れ込みを防止し、定電流源２０
からの電流を直ちに出力バッファ側へ流すことによって
遅れ時間を無くし信号の忠実度を向上させ、回路の高周
波化を可能とした。すなわち、インダクタンスを電流源
２０と３０の間に直列に設けることにより、急激な流込
み電流に対しては大きなインピーダンスとして働き、出
力バッファであるトランジスタ６１．６２のベースへと
電流を流す、それゆえ出力電圧ｖ０は入力信号Ｃの印加
とほぼ同時刻から立上り、遅延時間はない。

■、が高電位ｖ、、となると定電流源２０はスタンバイ
状態にあり、定電流源３０はオフとなっている。

次に入力信号Ｃが“０”となると定電流源２０のオフ、
３０はオンとなる。しかしトランジスタ２１の蓄積電荷
のため、すぐにオフとはならず定電流源３ｏへ電流を流
すが、この電流は、定電流源がオフとなっているインピ
ーダンスの高い状態から定電流動作へ移るため、定電流
源３０の定電流値で制限され、急激な大電流とはならな
い、このためインダクタンスのインピーダンスは極めて
低いものとなり、トランジスタ６２のベースから引き抜
く電流を制限することはない、トランジスタ６２は正常
に動作し、出力電圧ｖ０をアースレベルへと低下させ、
遅延時間のないパルス電圧を発生させることができる。

上記したように、本発明によれば遅延時間の無いパルス
を発生でき信号の忠実度を向上させ、高周波化を可能と
する。また、本発明は流込み電流が大きくなる高電圧パ
ルス発生回路の場合特に効果が大となる。さらに負荷が
静電容量のように大きなインピーダンスを持ち、定電流
源がスタンバイ状態となる動作をする場合、最も威力を
発揮すや・ 第５図は本発明の第２の具体的実施例で、第４図と同符
号のものは同−物又は相当物を示す。

本実施例では流込電流防止手段１６として抵抗を用いて
いる。動作は第４図に示したとほぼ同様であり、出力電
圧ｖａがｖ、、レベルからアースレベルへ降下する電流
シンク時に、インダクタンスと異なりある程度のインピ
ーダンスを有する点にあるが、定電流源３０のインピー
ダンスが比較的高いので、このインピーダンスに見合っ
た抵抗値とすることによって、シンク時にトランジスタ
６２のベースから引き抜く電流値に大きな影響を与える
ことはない。

本実施例の特徴は防止手段１６を抵抗としたことにより
集積化を容易としたことにある。また、実施例では単に
抵抗としたが、半導体素子によるアクティブ抵抗であっ
ても、アクティブリアクタンスであっても何ら差しつか
えはない。

〔発明の効果〕

本発明によれば、簡易な手段によってパルス発生回路の
遅延時間を無くすことができるので、信号の忠実度の向
上や回路の高周波化を図ることができる。また、大きな
流れ込み電流も防止できるので回路の信頼性を向上させ
るという大きな効果を有する。

【図面の簡単な説明】

第１図は本発明の基北構成の説明図、第２図は従来例で
、第３図はその動作説明図、第４図、第５図は本発明の
具体的実施例の説明図である。 ２０．３０・・・定電流源回路、１６・・・流込み電流
防へ埋入　升埋士　小川勝男さ、。 ｓｓ

Claims (1)

1. 【特許請求の範囲】 １、一つの電位点と他の電位点との間に直列に一対の電
   流源回路と、該電流源回路との間に設けられた流込み電
   流防止手段と、それぞれの電流源回路を交互に動作させ
   る手段とを具備したことを特徴とするパルス発生回路。 ２、電流源回路が定電流回路であることを特徴とする特
   許請求の範囲第１項記載のパルス発生回路。 ３、電流源回路が電流発生回路であることを特徴とする
   特許請求の範囲第１項記載のパルス発生回路。 ４、流込み電流防止手段がインダクタンスであることを
   特徴とする特許請求の範囲第１項記載のパルス発生回路
   。 ５、流込電流防止手段が抵抗であることを特徴とする特
   許請求の範囲第１項記載のパルス発生回路。