JPS61230391A - Manufacture of multilayer circuit board - Google Patents

Manufacture of multilayer circuit board

Info

Publication number
JPS61230391A
JPS61230391A JP7088485A JP7088485A JPS61230391A JP S61230391 A JPS61230391 A JP S61230391A JP 7088485 A JP7088485 A JP 7088485A JP 7088485 A JP7088485 A JP 7088485A JP S61230391 A JPS61230391 A JP S61230391A
Authority
JP
Japan
Prior art keywords
printing
circuit
layer
insulating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7088485A
Other languages
Japanese (ja)
Inventor
戸崎 博己
伊藤 光子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7088485A priority Critical patent/JPS61230391A/en
Publication of JPS61230391A publication Critical patent/JPS61230391A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は厚膜多層配線基板の製造方法に係わシ、特にク
リーンシートを用いた積層印刷法による多層配線基板の
製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method for manufacturing a thick film multilayer wiring board, and particularly to a method for manufacturing a multilayer wiring board by a laminated printing method using a clean sheet.

〔発明の背景〕[Background of the invention]

最近、厚膜多層配線回路基板にIC、LSIが搭載され
るに至り、セラミックの厚膜回路基板では、単に配線の
一部をクロスオーバー(交差)するだけでは対応できな
い状況にある。そこで回路層間に絶縁層を形成し絶縁層
内のヴイアホール(導電ペーストを充填した上、下方向
の導通路)により眉間の導通をとる多層回路基板が様々
な方法で作成され利用されている。その代表例について
述べると、アルミナ等の耐熱性の絶縁性無機粉末で0.
1〜Q、5tnnt厚のグリーンシートを作り、これに
スクリーンマスクを通して導電ペーストの印刷によりヴ
イアホール、配線及び端子等を形成したものを所定枚数
積層機圧着し、熱処理(約80〜120℃)して多層回
路基板とするシート積層法(例えば、IEEE 198
0p283−295   A  Multi−Laye
r  Ceramic、Multi−ChipModu
le A、J、BlocLgatt、Jr IBM C
r参照)と、o、a〜t。
Recently, ICs and LSIs have come to be mounted on thick-film multilayer wiring circuit boards, and ceramic thick-film circuit boards cannot be used simply by crossing over some of the wiring. Therefore, multilayer circuit boards that form an insulating layer between circuit layers and establish conduction between the eyebrows using via holes (conducting paths in the downward direction filled with conductive paste) within the insulating layer have been created and used in various ways. A typical example is heat-resistant insulating inorganic powder such as alumina.
1~Q, 5tnnt thick green sheets are made, via holes, wiring, terminals, etc. are formed by printing conductive paste through a screen mask, a predetermined number of sheets are laminated and crimped, and heat treated (approximately 80~120℃). Sheet lamination method (for example, IEEE 198
0p283-295 A Multi-Laye
r Ceramic, Multi-ChipModu
le A, J, BlocLgatt, Jr IBM C
r) and o, a-t.

mmtのアルミナ等のグリーンシートを印刷基体とし、
この基体表面上に導電ペーストと、アルミナ等をペース
ト化した耐熱性の絶縁ペーストとを交互に印刷して多層
化した後熱処理して多層回路基板とする湿式印刷法(例
えばISHM1983  p616−620  A  
new  Multilayar Printgct 
 Subztr−ata For Eight Fre
quency Dgvicaz T、Nomura、 
T。
A green sheet of mmt alumina etc. is used as the printing substrate,
A wet printing method (e.g. ISHM1983 p616-620 A) is used to alternately print a conductive paste and a heat-resistant insulating paste made of alumina or the like on the surface of this substrate to create a multilayer circuit board, and then heat-treat it to form a multilayer circuit board.
new Multilayer Printgct
Subztr-ata For Eight Free
Quency Dgvicaz T, Nomura,
T.

Nonon+ura、 SoMayumi )と、焼結
したアルミナ等の基板の上に導電ペーストを印刷、焼成
(熱処理)した後、絶縁ペーストを印刷焼成(熱処理)
することを交互に繰り返して作成する乾式印刷積層法と
がある。
After printing and firing (heat treatment) a conductive paste on a substrate such as sintered alumina (Nonon+ura, SoMayumi), printing and firing (heat treatment) an insulating paste.
There is a dry printing lamination method in which this process is repeated alternately.

上述したシート積層法ではグリーンシートにスルーホー
ルを形成するのにパンチによる穴あけが行なわれるため
、パンチ設備、パンチ金型が必要であり、回路構成の変
更によるスルーホール位置の変更には金型の修正が必要
で、コスト、期間がかかり、緊急の要請には対応できな
い欠点がある。一方印刷積層法では層間絶縁層を印刷形
成する場合、印刷マスク一枚あればスルーホールを形成
した絶縁層が形成でき、スルーホールの変更は印刷マス
クを作成するネガパターンの簡単な変更で済み、コスト
、修正期間はシート積層法の金型修正より格段に低コス
ト、短時間にできる利点をもっている。しかし印刷積層
法も逐次に回路層を印刷で積み重ねるため下層バタンの
膜厚(通常10〜20μm)による段差が塗布される絶
縁層のほぼ全表面に凹凸として生シる。また、メツシュ
マスクを通して絶縁ペーストを印刷するため細かなメツ
シュ跡の表面粗さも全表面に現われる。従って、上層回
路を印刷形成する際、印刷用スクリーンマスクと絶縁層
表面との間に隙間を生じ、導電ペーストの印刷だれや、
にじみを起し、所定の微細配線が形成できず、時には線
間短絡を生む場合があった。
In the above-mentioned sheet stacking method, holes are punched to form through holes in the green sheet, so punch equipment and punch molds are required, and changing the through hole position due to changes in circuit configuration requires the use of a mold. It requires modification, is costly and time-consuming, and has the drawback of not being able to respond to urgent requests. On the other hand, in the printing lamination method, when forming an interlayer insulating layer by printing, an insulating layer with through holes can be formed with just one printing mask, and changing the through holes can be done by simply changing the negative pattern used to create the printing mask. It has the advantage of being much cheaper and shorter in terms of cost and repair time than mold repair using the sheet lamination method. However, since the printing lamination method also sequentially stacks circuit layers by printing, a step difference due to the thickness of the lower layer (usually 10 to 20 μm) occurs as unevenness on almost the entire surface of the insulating layer to be coated. Furthermore, since the insulating paste is printed through a mesh mask, surface roughness due to fine mesh marks appears on the entire surface. Therefore, when printing the upper layer circuit, a gap is created between the printing screen mask and the surface of the insulating layer, causing the conductive paste to sag,
Bleeding occurred, making it impossible to form the desired fine wiring, and sometimes causing short circuits between lines.

〔発明の目的〕[Purpose of the invention]

本発明の目的は印刷積層法による多層回路の製造に於い
て、導電ペーストが印刷すべき表面の平担性を改善し、
印刷される導電ペーストのだれや、にじみを防ぎ、高歩
留りで形成し得るようにすると共に、微細回路も可能に
した多層回路の製造方法を提供するものである。
The purpose of the present invention is to improve the flatness of the surface to be printed with a conductive paste in the production of multilayer circuits by the printed lamination method,
The present invention provides a method for manufacturing a multilayer circuit that prevents dripping and bleeding of printed conductive paste, enables formation at a high yield, and also enables fine circuits.

〔発明の概要〕[Summary of the invention]

本発明は、複数の回路層乃至絶縁層から成る多層体を湿
式印刷積層法で作成するに当たり、上層回路を形成する
ための導電ペーストを印刷する工程の前に、導電ペース
トの被着面となる絶縁層を印刷し、乾燥後、平担化プレ
スを行なって、上記絶縁層表面を平担にした後、この表
面層に導電ペーストを印刷し回路層を形成する多層回路
基板の製造方法である。
In the present invention, when a multilayer body consisting of a plurality of circuit layers or insulating layers is created by a wet printing lamination method, the surface to which the conductive paste is applied is prepared before the process of printing a conductive paste for forming an upper layer circuit. This is a method for manufacturing a multilayer circuit board, in which an insulating layer is printed, dried, and then flattened to make the surface of the insulating layer flat, and then a conductive paste is printed on this surface layer to form a circuit layer. .

本発明では下層回路と新たに印刷して形成する上層回路
との接続はヴイアホールによって成される。本発明に於
いて、このヴイアホール形成時期は絶縁層表面の平担化
プレスを行なった、後にヴイアホールを形成してもよい
が、スルホールが小さい場合には平担化プレスの際、ス
ルーホールが塞がってしまう場合があるので、平担化プ
レスはヴイアホール形成後実施するのが望ましい。
In the present invention, the connection between the lower layer circuit and the newly printed upper layer circuit is made by via holes. In the present invention, at the time of forming this via hole, the surface of the insulating layer is flattened and pressed.The via hole may be formed later, but if the through hole is small, the through hole may be closed during the flattening press. Therefore, it is desirable to perform the flattening press after forming the via holes.

〔発明の実施例〕[Embodiments of the invention]

本発明を実施例によって更に詳細に説明する。 The present invention will be explained in more detail by way of examples.

第1図乃至第4図はグリンシート表面に多層回路を形成
する過程を示している。
1 to 4 show the process of forming a multilayer circuit on the surface of the green sheet.

第1図1は厚さ1目、50 m口のグリンシートである
Figure 1 shows a green sheet with a thickness of 1 stitch and a width of 50 m.

印刷基板となるグリンシートは、アルミナ粉とタルク及
びクレーを重量比べて100 : 5 : 2の割合で
混合し、この粉末に結合剤としてポリビニルブチラール
樹脂、可塑剤としてブチルフタル酸ブチルグリコール及
びトリクレンーパークレンールブタノールの混合溶液と
を加えて泥しよう化し、ドクターブレード法による通常
のシート成形法によって作った。
The green sheet that becomes the printing board is made by mixing alumina powder, talc, and clay in a weight ratio of 100:5:2, and adding polyvinyl butyral resin as a binder to this powder, and butyl glycol phthalate and trichloride as plasticizers. It was made into a slurry by adding a mixed solution of renalbutanol, and then formed by a normal sheet forming method using a doctor blade method.

2はグリンシート10表面に印刷された回路形成導電ペ
ース層である。導電ペーストはタングステン粉末にアル
ミナ粉とタルク及びクレとから成る上記粉末混合物にエ
チルセルロースを洛解したα−テルピネオール溶液を加
えて混練して作ったものを使用した。
2 is a circuit-forming conductive paste layer printed on the surface of the green sheet 10. The conductive paste used was prepared by adding and kneading an α-terpineol solution in which ethyl cellulose was dissolved into the above powder mixture consisting of tungsten powder, alumina powder, talc, and clay.

3は回路形成用導電ペースト層2を被って印刷によって
設けられた絶縁性ペースト層である。
Reference numeral 3 denotes an insulating paste layer provided by printing, covering the circuit-forming conductive paste layer 2.

絶縁層用の印刷ペーストは、上記粉末の混合物に、エチ
ルセルロースを浴解したα−テルピネオールm液を加え
混練して作成したものを使用した。
The printing paste for the insulating layer was prepared by adding and kneading α-terpineol m liquid prepared by bath-dissolving ethyl cellulose to the above-mentioned powder mixture.

4は絶縁性ペースト印刷の際、同時に形成されたスルー
ホールである。このスルーホールの位置は下層回路の端
子部と上層回路の端子部とを接続する位置に設けられる
。この際、絶縁層表面5は下層回路の回路層膜厚の影響
により、配線形成部の上面が凸となるようなうねりが生
じ、また、絶縁ペーストは325〜200メツシユのス
テンレス網を通して基板へ被着される為に40〜100
μ溝格子の浅いメツシュ跡6が生じている。
Reference numeral 4 denotes a through hole formed at the same time as printing the insulating paste. This through hole is provided at a position where the terminal portion of the lower layer circuit and the terminal portion of the upper layer circuit are connected. At this time, the surface of the insulating layer 5 is undulated due to the thickness of the circuit layer of the lower circuit, so that the upper surface of the wiring forming part becomes convex, and the insulating paste is passed through a stainless steel mesh of 325 to 200 mesh and coated on the board. 40-100 to be worn
Shallow mesh traces 6 of μ-groove gratings are produced.

その後当該スルーホール4に導電ペーストを印刷して充
填してヴイアホールを形成した。
Thereafter, a conductive paste was printed and filled into the through hole 4 to form a via hole.

次に、第1図の回路基板を加熱し、印刷した絶縁ペース
トを乾燥させた後、平行板加圧型プレスにより、回路基
板を20V−で加圧した。これにより、第2図に示した
様に印刷絶縁膜の表面5は表面粗さもなくかつ平担化さ
れる。
Next, the circuit board of FIG. 1 was heated to dry the printed insulating paste, and then the circuit board was pressed at 20 V- using a parallel plate press. As a result, as shown in FIG. 2, the surface 5 of the printed insulating film has no surface roughness and is made flat.

第2図7はスルーホールに導電ペーストを充填して形成
したヴイアホールを示している。
FIG. 27 shows a via hole formed by filling a through hole with conductive paste.

次に、第3図に示すように、平担化された絶縁ペースト
層の表面slC導電ペーストを印刷して上層の回路8を
形成する。この際下層回路2と上層回路8とはヴイアホ
ール7によって接続される。前回と同様回路層8上に絶
縁ペーストを印刷し、スルーホールに導電ペーストを印
刷により充填しヴイアホール9を形成し、加熱して乾燥
させる。その後加圧プレスして表面を平担化する。次に
、IC,LSI、抵抗、容量等の回路素子用の端子lO
を導電ペーストの印刷。
Next, as shown in FIG. 3, an slc conductive paste is printed on the surface of the flattened insulating paste layer to form an upper layer circuit 8. At this time, the lower layer circuit 2 and the upper layer circuit 8 are connected through a via hole 7. As in the previous step, insulating paste is printed on circuit layer 8, and conductive paste is filled into the through hole by printing to form via hole 9, which is then heated and dried. Thereafter, the surface is flattened by pressure pressing. Next, terminal lO for circuit elements such as IC, LSI, resistor, capacitor, etc.
Printing of conductive paste.

加熱(1600℃、2時間、 N、 +H,0+H,の
通常の雰囲気中)、乾燥処理によって形成する。
It is formed by heating (1600° C., 2 hours, in a normal atmosphere of N, +H, 0+H) and drying.

〔発明の効果〕〔Effect of the invention〕

上記した本発明の実施例によって理解された如く、本発
明は回路層を形成する表面は常に平担化されているため
に印刷した導電ペーストのだれ、厚さの不整い、断線等
起り難い。従って製品の歩留が高く、しかも微細回路化
が可能となる。
As understood from the embodiments of the present invention described above, in the present invention, the surface on which the circuit layer is formed is always flattened, so that dripping of the printed conductive paste, uneven thickness, disconnection, etc. are unlikely to occur. Therefore, the yield of products is high, and moreover, it is possible to miniaturize the circuits.

本発明は実施例に述べられた製法に限定されず、本発明
の要旨から逸脱しない範囲に於いて種々変更可能である
。例えば、本実施例では耐熱、絶縁性材料としてアルミ
ナ系を用いたが、本発明を実施するに当っては、アルミ
ナの他に、ムライトやガラス質材料を用いても可能であ
る。
The present invention is not limited to the manufacturing method described in the Examples, and various changes can be made without departing from the gist of the present invention. For example, in this embodiment, alumina is used as the heat-resistant and insulating material, but in carrying out the present invention, it is also possible to use mullite or a glassy material in addition to alumina.

また、導電材料もタングステンに限定されず、他の導電
材料も使用できる。
Further, the conductive material is not limited to tungsten, and other conductive materials can also be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第4図は本発明の実施態様の説明図で、多層
回路基板の製造過程を説明する要部拡大縦断面図である
。 1・・・グリンシート(印刷基板) 2.8・・・印刷回路    3・・・絶縁層4・・・
スルーホール   5・・・絶縁層表面6・・・絶縁層
表面の粗れ 7,9・・・ヴイアホール10・・・回路
端子 代理人弁理士 小 川 勝 男ゝ′−1−第4図 手続補正書(自発) 発明の名称 多層回路基板の製造方法 補正をする者 +li件と帳係 特許出願人 名 称  (5101株式会hh  日 立 製 作 
所代  理   人 補正の対象 明細書の特許請求の範囲の欄および発明の
詳細な説明の欄 補正の内容 t%許請求の範囲の欄を別紙のように訂正する。 2、 明細書第1頁、第15行目の「クリーンシート」
を「グリーンシート」に訂正する。 五 明細書第3頁、第7行目の「0.5mnt Jを「
Q、3I」に訂正する。 4、 明細書第6頁、第2行目の「グリンシート」を「
グリーンシート」に訂正する。 5、 明細書第6頁、fa1a行目の「グリンシート」
を「グリーンシート」に訂正する。 以上 特許請求の範囲 回路基板の表面に絶縁性ペースト層を印刷する工程、上
記絶縁性ペースト層を乾燥させる工程、上記乾燥した絶
縁性ペースト層の表面をプレスし平担化する工程、上記
平担化した絶縁性ペースト層表面に導電性ペースト層を
印刷する工程を有することを特徴とする多層回路基板の
製造方法。
FIGS. 1 to 4 are explanatory diagrams of embodiments of the present invention, and are enlarged longitudinal cross-sectional views of essential parts for explaining the manufacturing process of a multilayer circuit board. 1... Green sheet (printed board) 2.8... Printed circuit 3... Insulating layer 4...
Through hole 5... Insulating layer surface 6... Roughness of insulating layer surface 7, 9... Via hole 10... Circuit terminal representative patent attorney Katsuo Ogawa ゝ'-1-Figure 4 Procedure amendment (spontaneous) Name of the invention Person who amends the manufacturing method of multilayer circuit board
Agent Subject of amendment Contents of amendment in the scope of claims column of the specification and the detailed description of the invention column t% The scope of claims column will be corrected as shown in the attached sheet. 2. “Clean sheet” on page 1, line 15 of the specification
is corrected to "green sheet". (v) "0.5mnt J" on page 3, line 7 of the specification.
Q. Corrected to 3I. 4. Change "Green Sheet" on page 6, line 2 of the specification to "
Corrected to ``Green Sheet.'' 5. “Green sheet” on page 6 of the specification, line fa1a
is corrected to "green sheet". The above claims include a step of printing an insulating paste layer on the surface of a circuit board, a step of drying the insulating paste layer, a step of pressing and flattening the surface of the dried insulating paste layer, and a step of flattening the surface of the dried insulating paste layer. 1. A method for manufacturing a multilayer circuit board, comprising the step of printing a conductive paste layer on the surface of the insulating paste layer.

Claims (1)

【特許請求の範囲】[Claims]  回路基板の表面に絶縁性ペースト層を印刷する工程、
上記絶縁性ペースト層を焼成し乾燥させる工程、上記乾
燥した絶縁性ペースト層の表面をプレスし平担化する工
程、上記平担化した絶縁性ペースト層表面に導電性ペー
スト層を印刷する工程を有することを特徴とする多層回
路基板の製造方法。
The process of printing an insulating paste layer on the surface of the circuit board,
a step of firing and drying the insulating paste layer; a step of pressing and flattening the surface of the dried insulating paste layer; and a step of printing a conductive paste layer on the flattened surface of the insulating paste layer. A method for manufacturing a multilayer circuit board, comprising:
JP7088485A 1985-04-05 1985-04-05 Manufacture of multilayer circuit board Pending JPS61230391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7088485A JPS61230391A (en) 1985-04-05 1985-04-05 Manufacture of multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7088485A JPS61230391A (en) 1985-04-05 1985-04-05 Manufacture of multilayer circuit board

Publications (1)

Publication Number Publication Date
JPS61230391A true JPS61230391A (en) 1986-10-14

Family

ID=13444404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7088485A Pending JPS61230391A (en) 1985-04-05 1985-04-05 Manufacture of multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS61230391A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290095A (en) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd Manufacture of multilayer interconnection board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290095A (en) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd Manufacture of multilayer interconnection board

Similar Documents

Publication Publication Date Title
JP3716783B2 (en) Method for manufacturing ceramic multilayer substrate and semiconductor device
JPS63358A (en) Low permittivity material for manufacture of subminiature electronic device
JPS62501181A (en) Method for manufacturing internal connection plates with stable dimensions
JPS61230391A (en) Manufacture of multilayer circuit board
JPH0250494A (en) Manufacture of laminated ceramic substrate
JPS60117796A (en) Multilayer circuit board and method of producing same
JP2003095755A (en) Method of manufacturing ceramic circuit board by firing ceramic at low temperature
JP2681328B2 (en) Circuit board manufacturing method
JP2893116B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2700920B2 (en) Composite circuit board with built-in capacitor
JPH0389590A (en) Manufacture of circuit substrate fitted with thick film resistor
JPS6239558B2 (en)
JP2917837B2 (en) Manufacturing method of ceramic substrate
JPH02166793A (en) Manufacture of multilayer ceramic circuit board
JPH07273447A (en) Ceramic circuit board and its manufacture
JPS61263298A (en) Manufacture of multilayer ceramic wiring substrate
JPH0521958A (en) Laminate for multilayered printed circuit board and manufacture thereof
JPH10294561A (en) Highly de-bindered multilayered wiring board and its manufacture
JPS6175595A (en) Thick film multilayer board
JPH02210894A (en) Aln multilayer board with internal wiring including conductor and resistor and manufacture thereof
JPH0497590A (en) Multilayer ceramic circuit board and manufacture thereof
JPS6244840B2 (en)
JPS6049588B2 (en) Manufacturing method of ceramic multilayer printed board
JPH01100958A (en) Resin-coated ceramic wiring board
JPS59114805A (en) Method of forming thick film resistor