JPS61227450A - デ−タ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■発明の分野 本Ｊ！明は、複数のマイクロコンピュータ間のデータ伝
送に関する。

■従来の技術 近年におけるＯＡ　（Ｏｆｆｉｃｅ　　Ａｕｔｏｍａｔ
ｉｏｎ）の進展に伴い、複写装置、ファクシミリ、ワー
ドプロセッサ等のＯＡ機器、は、単機能としての充実化
および／または機能の複合化が要求されるに至っている
。そこで、これらの機器では複数のマイクロコンピュー
タを塔載して並列処理することによりこれらの要求に答
えている。

例えば、複写装置では、オペレータによる入力操作の読
み取りおよび表示の制御、光学走査系の駆動の制御、お
よび、これ以外の現像、転写等の複写プロセス等の制御
、というように装置の制御を分割してそれぞれ別のマイ
クロコンピュータで並列処理し、多機能化、高速化等を
実現している。

すなわち、複数のマイクロコンピュータが集合した１つ
の制御システムにより複写装置が制御される。これにお
いては、従来から、データバス、アドレスバス、コント
ロールバス等でなるシステムパスラインを介してマイク
ロコンピュータ相互に所要のデータ伝送を行なう方法が
知られている。

この場合、共通のパスライン（システムバス）に複数の
マイクロコンピュータが接続され、それぞれのマイクロ
コンピュータ間で所要のデータがパラレルに伝送される
。

ところで、各マイクロコンピュータの入出力ポートには
複写装置の各部を制御するための信号線が接続される。

これらの信号線はかなりの本数となるので、なるべく短
い方が装置としての信頼性が高くなり、また装置の小型
化に有利となる。このため、各マイクロコンピュータは
制御対象の近傍に設置されることになり、各マイクロコ
ンピュータ間が離隔される。

一般に、システムクロックはＩ　Ｍ　Ｈｚ以上の値とな
るため、パスラインの接続にはツイストペア線等のノイ
ズの影響を受けにくい線路を使用しなければ正常動作が
難かしくなる。このため、ワイヤハーネスが太くなりコ
ストアップの原因となっている。

また、同時に複数のマイクロコンピュータがバスにアク
セスしないようにこれを制御するためのバスコントロー
ラが必要となり、このため制御システムが大型化する。

このように従来のシステムパスラインを介して行なうデ
ータ伝送方式では、装置の大型化、経済性の低下等の問
題があるため、各マイクロコンピュータの入出力ポート
を介して所要のデータをパラレルに、または、シリアル
に伝送するデータ伝送方式が提案されている。しかしな
がら、パラレル伝送では上記と同様にワイヤハーネスが
太くなり、また、シリアル伝送ではノイズ等の影響によ
りデータにエラーを生じた場合の原因追求に時間を費や
し、対処が遅くなるという欠点がある。

■発明の目的 本発明は、伝送ライン数が少なく、かつ、ノイズの影響
を受けにくいデータ伝送方式を提供することを目的とす
る。

■発明の構成 上記目的を達成するために本発明においては、データの
送受信機能を有する、第１の伝送制御手段および第２の
伝送制御手段の間のデータ伝送において； 第１の伝送制御手段は、第２の伝送制御手段からのデー
タを受信すると、所定のルーチンを実行して第２の伝送
制御手段にデータを送信し；第２の伝送制御手段は、第
１の伝送制御手段からのデータを受信すると、所定のル
ーチンを実行して第１の伝送制御手段にデータを送信す
るものとする。

これによれば、各伝送制御手段ではデータの受信と送信
を交互に行なうデータの交信が行なわれるので、データ
のエラーを直ちに発見することができる。したがって伝
送ラインにおいて、ノイズにより生じたデータのエラー
が制御に影響することを防止できる。

また、交信が杜絶した場合においても、第１の伝送制御
手段は、電源投入後および第２の伝送制御手段からのデ
ータを受信後１時限を開始して所定時間が経過すると所
定のルーチンを実行して第２の伝送制御手段にデータを
送信するようにすれば交信を継続することができる。

特に、第２の伝送制御手段が複数のとき、第１の伝送制
御手段は第２の伝送制御手段の１つを特定するアドレス
データを含むデータを送信し；第２の伝送制御手段は、
自身を特定するアドレスデータを含むデータを受信する
と所定のルーチンを実行して第１の伝送制御手段にデー
タを送信するものとすれば、データ伝送ライン数をさら
に低減することができる。

本発明の他の目的および特徴は図面を参照した以下の実
施例説明により明らかになろう。

第２図は本発明を一態様で実施する複写装置の概略構成
を示す横断面図である。第２図を参照して説明する。

１は原稿を載せるコンタクトガラスであり、原稿は上か
ら圧板１ａによりコンタクトガラス１に密着される。コ
ンタクトガラスｌの下方には、露光ランプ、ミラーおよ
びレンズアッセンブリ等を備える光学走査系２が備わっ
ている０本実施例は、原稿固定式であり、光学走査系が
機械的に駆動されて原稿を走査する。露光ランプにより
照射された原稿反射光が、この光学走査系２を介して感
光体ドラム３に結像される。第２図においては、感光床
ドラム３は時計方向に回転する。

給紙系は、２段になっており、給紙カセット４または５
のいずれか選択されたものから給紙コロ６゜または７に
より感光体ドラム３への記録紙の給紙が行なわれる。給
紙された記録紙は、レジストローラ８と、先端折曲ロー
ラ９の間を通って感光体ドラム３に導びかれる。

感光体ドラム３の周囲には帯電チャージャ１０゜イレー
ザ１１．現像器１２．転写前除電ランプ１３、転写・除
電チャージャ１４９分離チャージャ１５、分離爪１６．
クリーニングユニット１７および除電ランプ１８等が配
置されている。

この複写装置の上面（コンタクトガラス１の原稿載置面
に等しい面）には操作ボードが備わっている。第３図に
操作ボードの外観を示す。

この操作ボードには、プリントキー２３．テンキー等２
４．濃度キー２６．給紙選択キー２９．変倍キー３１等
の操作キースイッチおよび１枚数表示器２５．濃度表示
器２７．ランニング表示器２８、サイズ表示器３０等が
備わっている。

二九において、プリントキー２３は、背面に赤。

緑のランプを備える透過型表示キースイッチとなってお
り、コピー不可の場合は゛赤ランプ″、コピー可の場合
は゛′緑ラうプ″が点灯される。また、同様に変倍キー
３１も裏面からのランプ点灯により設定変倍率を表示す
る。

最初に、この複写装置の概略の動作を説明する。

オペレータは、操作ボード上のキースイッチを操作して
リピート枚数、コピー濃度、記録紙サイズおよび／また
は変倍率等の所望のコピー条件を入力した後、コピー可
（プリントキー２３に″緑うンプ”が点灯）を確認して
コピースタートを指示する。

オペレータによりプリント・キーが押下されると。

スタート・サイクルで、感光体ドラム３の表面（感光面
）のクリーニング除電が行なねれる。

感光面のクリーニング除電を完了するとコピーサイクル
で、露光→現像→転写を主体とするコピープロセスが実
行される。まず、感光体ドラム３の感光面は帯電チャー
ジャ１０により一様に帯電され、続いて露光ランプが照
明走査するコンタクトガラスエ上の原稿反射光が照射さ
れ露光除電により静電潜像が形成される（露光）、この
静電潜像は、現像器１２を通る間に、トナーが付着して
可視化される（現像）。露光開始前にレジストローラ８
に給紙された記録紙は、感光体ドラム３の回転に応じた
所定のタイミングで、レジストローラ８によって感光体
ドラム３に向けて送られる。記録紙は、所定の電圧が印
加されている転写・＃電チャージャ１４の直上を通過す
るとき、感光体ドラム３の感光面に形成されたトナー像
に接触する（転写）、その後記録紙は分離チャージャ１
５および分離爪１６によって感光体ドラム３の感光面か
ら分離されて搬送ベルト１９に送られる。搬送ベルト１
９は、記録紙を定着器２０に送り込む。

定着器２０は、ヒータを内蔵したローラであり、ここで
トナー像が記録紙上に定着される。定着器を通過した記
録紙は、排紙ローラ２１を介してコピー・トレイ２２に
排紙される。

設定枚数についてコピーを作成終了すると、エンド・サ
イクルでさらに感光体ドラム３を略１回転して感光面の
クリーニング除電が行なわれる６本実施例の複写装置で
は、オペレータによる操作ボードからの入力の読み取り
およびこれに対する表示の制御、原稿走査のための光学
走査系２の駆動制御、および、この他の現像、転写等の
コピープロセスの制御、そ九ぞれにマイクロコンピュー
タを使用して制御システムを構成している。

第１ａ図は、実施例の複写装置の制御システムの概略構
成を示すブロック図である。第１ａ図を参照して説明す
る。

この制御システムは、複写制御ブロック、操作制御ブロ
ックおよびスキャナ制御ブロックに分かれており、それ
ぞれマイクロコンピュータＭＰＵ　１　。

ＭＰＵ２．ＭＰＵ３によって制御される。この実施例で
は、ＭＰＵＩ乃至ＭＰＵ３はＮＦ２社のマイクロコンピ
ュータ７８１１Ｇを使用しており、それぞれのシリアル
インターフェースを３本の伝送ラインＬＯ，Ｌｌおよび
Ｌ２で接続しシリアルデータ伝送を行なっている。マイ
クロコンピュータ７８１１Ｇのシリアルインターフェー
スの概略構成を第ｉｂ図に示す。第１ｂ図を参照する。

シリアルインターフェースはシリアルデータ出力端子ｐ
ｃｏ、シリアリデータ入力端子ＰＣＩおよびシリアルク
ロック入出力端子ＰＣ２の３つの端子、８ビツトのシリ
アルレジスタ（シリアル−パラレル、パラレル→シリア
ル）、送・受信バッファレジスタ（ＴＸＢ、ＲＸＢ）、
送・受信制御回路および動作モードを指定するシリアル
モードレジスタ等で構成されている。本実施例ではアシ
ンクロナス（調歩同期）モードを使用するので外部シリ
アルクロックが不要となり、ＰＯ２は通常の入出力ポー
トとして使用している。アシンクロナスモードは、デー
タ伝送に際してスタートビットを先行させストップビッ
トを後続させるデータ伝送方式であり１本実施例では、
スタートビットを１ビツト、データビットを８ビツト、
パリティビットを１ビツト、ストップビットを１ビツト
とする１０ビツトの交信キャラクタを構成している。す
なわち、シリアル出力端子ＰＣＩから１キヤラクタごと
にシリアルの送信データＴｘＤとして送信し、シリアル
入力端子Ｐｃｔから１キヤラクタごとにシリアルの受信
データＲｘＤとして受信する。

ＰＯ２は後述するＳＥＬ信号を送信または受信する。こ
のキャラクタの交信では、システムクロックに１０ＭＨ
ｚ、内部クロックにφ３８４を使用しているので１キャ
ラクタ当り３８４μｓの送信時間を栗する。交信キャラ
クタのデータフォーマットを第１Ｃ図に示した。

再度第１ａ図を参照し、各ブロックを説明す゛る。

瀘Ｊ）■ＬＬ且２ｊ− ＭＰＵ１により現像、転写等のコピープロセスを主体と
する制御を実行し、入出力ポートには操作ボードおよび
光学走査系２の駆動装置を除く複写装置各部のインター
フェース回路が接続されている。このブロックにおいて
ＰＯ２は通常の出力ポートとなる。

ＰＣＯ，ＰＣＩおよびＰＯ２にはＩＣＩを介してそれぞ
れ伝送ラインＬＯ，ＬｌおよびＬ２が接続されている。

ＩＣＩは、４つのスリーステートバッファを有する集積
回路（ＮＦ２社）４１２６　；実施例では３つを使用）
であり、各スリーステートバッファはコントロール入力
がＨ（高）レベルのときイネーブルとなり、Ｌ（低）レ
ベルのときディスエーブルとなる。

ＩＣＩではＢｆＯ乃至Ｂｆ２のコントロール入力をＨレ
ベル（Ｖｃｃ）に引上げているのでシリアル出力端子Ｐ
ＣＯはＴｘＤ送信可能。

シリアル入力端子ＰＣＩはＲｘＤ受信可能。

出力ポートＰＣ２はＳＥＬ信号出力可能となっている。

１」１１踵プｊし乙久 ＭＰＵ２によりオペレータの操作入力読み取り、および
これに対する表示の制御を実行し、入出力ポートには操
作ボードが接続されている。このブロックにおいてＰＯ
２は通常の入力ポートとなる。　　　− ｐｃｏ、ｐｃｉおよびＰＯ２にはＩＣ２を介してそれぞ
れ伝送ラインＬｌ、ＬＯおよびＬ２が接続される。ＩＣ
２は上記のＩＣＩと同じスリーステートバッファの集積
回路であるが、バッファＢｆ２の出力が、ＢｆＯおよび
Ｂｆｌのコントロール入力となっている。

Ｂｆ２のコントロール入力はＨレベル（Ｖｃｃ）であり
、したがってＳＥＬ信号がＨレベルであればＢｆＯおよ
びＢｆｌがイネーブルとなり、ＳＥＬ信号がＬレベルの
ときＢｆＯおよびＢｆｌがディスエーブルとなる。すな
わち。

ＳＥＬ信号がＨレベルのときＭＰＵ２は送受信可能とな
り、ＳＥＬ信号がＬレベルのとき送受信不可となる。

スキャナ　　プロ・り ＭＰＵ３により光学走査系２の駆動制御を実行し、入出
力ポートには光学走査系２の駆動装置のインターフェー
スが接続されている。

このブロックにおいてＰＯ２は通常の入力ポートとなる
。

ｐｃｏ、ｐｃｉおよびＰＯ２にはＩＣ３を介してそれぞ
れ伝送ラインＬｌ、ＬＯおよびＬ２が接続される。ＩＣ
３はスリーステートバッファの集積回路（ＮＥＣ社７４
１２５：３／４）であるが、上記ＩＣＩおよびＩＣ２と
は異なり、バッファｂｆｏおよびｂｆｌはコントロール
入力がＬレベルでイネーブルとなりＨレベルでディスエ
ーブルとなる。したがって。

ＳＥＬがＬレベルのときｂｆｏおよびｂｆｌがイネーブ
ルとなり、ＳＥＬがＨレベルのときｂｆｏおよびｂｆｌ
がディスエーブルとなる。すなわち、ＳＥＬ信号がＬレ
ベルのときＭＰＵ３は送受信可能となり、ＳＥＬ信号が
Ｈレベルのとき送受信不可となる。

以上のように構成された本実施例の制御システムで、Ｍ
ＰＵ１は、出力ポートＰＣ２（ＳＥＬ）からＨレベルを
出力してＭＰＵ２との間の交信を行ない、出力ポートＰ
Ｃ２（ＳＥＬ）からＬレベルを出力してＭＰＵ３との間
の交信を行なう。この交信はＭＰＵＩ、ＭＰＵおよびＭ
ＰＵ３において割り込み処理される。再び第１ｂ図を参
照して説明する。

各ＭＰＵでは、シリアルデータ入力端子ＰＣＩに到来す
る受信データＲｘＤ（シリアルの交信キャラクタ）をシ
リアルレジスタ（Ｓ→Ｐ）に入力する。ここで受信デー
タＲｘ　Ｄをパラレル変換して受信バッファレジスタＲ
ＸＢに転送し、受信バッファレジスタＲＸＢではデータ
がストアされると受信割り込み信号ＩＮＴＳＲを発生す
る。この受信割り込み信号ＩＮＴＳＲによりデータの受
信を実行するルーチンが割り込み処理され、続いてデー
タを送信するルーチンが割り込み処理される。

データの送信は、送信バッファレジスタＴＸＢに送信す
るデータを書き込むと、このデータがシリアルレジスタ
（Ｐｕｓ）でシリアル変換されてシリアルデータ出力端
子ＰＣＯから出力される。

ＭＰＵｌ−ＭＰＵ２．ＭＰＵｌ−ＭＰＵ３間のデータの
交信を第４図のタイミングチャートに示す。第４図およ
び第１ａ図を参照して概略を説明する。

ＭＰＵＩは、電源投入直後、および、交信杜絶時にＭＰ
ＵＩのデータ送信のルーチンを起動するための送信起動
用のタイマを有している。このタイマはスタートされる
と所定時間ごとにタイマ割り込信号を発生し、本実施例
ではこの値を２　ｍ　ｓに設定している。

電源が投入されるとＭＰＵ１はタイマをスタートし、２
　ｍ　ｓ後にタイマ割り込み信号が発生する。

このタイマ割り込み信号でＭＰＵＩはタイマ割り込みル
ーチンを実行し、ＳＥＬ信号（ＰＣ２出力）をＬ信号を
Ｌレベルに設定してＭＰＵ３宛のデータＴｘＤ　（交信
キャラクタ）を送信する。この送信データＴｘＤはＭＰ
ＵＩのシリアルデータ出力端子ＰＣＯから伝送ラインＬ
Ｏに送出されるが、ＩＣ３のバッファｂｆｌはイネーブ
ル、ＩＣ２のバッファＢｆｌはディスエーブルとなって
いるので受信データＲｘＤ　（交信キャラクタ）として
ＭＰＵ３のシリアルデータ入力端子ＰＣＩで受信されｌ
ＭＰＵ２には受信されない。

ＭＰＵ３の受信バッファレジスタＲＸＢ、（添字はＭＰ
Ｕの番号に対応する：以下間じ）にＭＰＵ１からのデー
タ（Ｒｘ　Ｄ　）か入力されると受信割り込み信号ＩＮ
ＴＳＲ，を発生する。これによりＭＰＵ３のメインルー
チンで割り込み許可となるとタイマ割り込みルーチンを
実行して受信データをＲＡＭにストアした後、シリアル
データ出力端子ｐｃｏからＭＰＵＩ宛の送信データＴｘ
Ｄを送信する。データの送（受）信はｌキャラクタを単
位として行なうので、データを受信開始してからデータ
を送信開始するまでに割り込み許可待ち時間を含めて約
４００μｓ　（１キヤラクタの交信は３８４μｓ）とな
る。

ＭＰＵ３の送信データＴｘＤは伝送ラインＬ１に送出さ
れ、受信データＲｘＤとしてＭＰＵＩのシリアルデータ
入力端子ＰＣＯで受信される。このとき、ノイズ等の影
響でＭＰＵ２に受信割り込みが発生してもＳＥＬ信号が
ＬレベルとなっているのでＭＰＵ２ではデータのストア
および送信が行なわれない、また、ＩＣ２のバッファＢ
ｆ、はディスエーブル（ハイインピーダンス）となって
いるので伝送ラインＬ１はＭＰＵ２のシリアルデータ出
力端子ＰＣＯの影響を受けない。

ＭＰＵＩはｌＭＰＵ３からのデータＲｘ　Ｄ受信による
受信割り込み信号ＩＮＴＳＲ１で受信割り込みルーチン
を実行する。これにおいて、受信データＲｘＤをストア
した後、ＳＥＬ信号を反転（Ｈレベル）してシリアルデ
ータ出力端子ＰＣＯからＭＰＵ２宛の送信データＴｘＤ
を送信し、タイマをリセット及スタートする。この場合
、ＩＣ２のバッファＢｆｌはイネーブルであり、ＩＣ３
のバッファｂｆｌはディスエーブルとなっているので上
記の逆となり、ＭＰＵ２で受信される。

ＭＰＵ２においても同様の受信割り込みルーチンでデー
タの受信とＭＰＵＩ宛データの送信が実行され、以下同
様にしてＭＰＵｌ−ＭＰＵ２゜ＭＰＵｌ−ＭＰＵ３間の
データの交信が繰り返される。

ＭＰＵ１では、データの送信ごとに送信起動用のタイマ
をリセット及スタートするが、交信のエラー等でＭＰＵ
１に受信割り込みがかからなかった場合、このタイマの
タイマ割り込み信号によりタイマ割り込みルーチンを実
行してデータを送信し、交信を継続する。

第５ａ図乃至第７ｂ図はデータの交信を主体とするＭＰ
ＵＩ、ＭＰＵ２およびＭＰＵ３の動作を示すフローチャ
ートである。これらのフローチャートおよび第４図に示
すタイミングチャートを参照して本実施例を詳細に説明
する。

まず、第５ａ図および第５ｂ図を主に参照する。

ＭＰＵ１は、電源が投入されるとＲＡＭ、レジスタ、出
力ポート等を初期化し、送信起動用のタイマをスタート
する（Ｓｔ：第１ステツプ）。

コピー処理に関する複写装置各部（操作ボード。

光学走査系２を除く）を制御して（Ｓ２）割り込みを許
可する（Ｓ３）。８４〜Ｓ７は割り込み処理がある場合
に関係するので、５２−８３−３４−５５−５６−３７
−５２−・・・・ のループで割り込み待ちとなる。

電源投入後のＭＰＵｌ−ＭＰＵ２．ＭＰＵｌ−ＭＰＵ３
間のデータの交信開始は１次の手順でなされる。送信起
動用のタイマからのタイマ割り込み信号でＭＰＵＢ宛に
ダミーデータを送信する。ＭＰＵ３では、ダミーデータ
を受信すると受信割り込み処理によりＭＰＵ１宛のデー
タを送信する。

このデータをＭＰＵ１で受信して受信割り込みがかかり
、データの交信が開始される。ＭＰＵＩは、ＭＰＵＩ−
ＭＰＵ３間の交信を確保するまでタイマ割り込みごとに
ＭＰＵ３宛のダミーデータを送信し続ける。

タイマ割り込みルーチン（第５ｂ図）では、レジスタを
退避しく５１００）、ｒＲＸＪ　フラグを調べる（Ｓ１
０１）、ｒＲＸＪフラグは、受信割り込みの有り無しを
示すので、電源投入時はリセットされている。したがっ
て、ＳＥＬ信号をＬレベルにセット（Ｓ１０２）　Ｌ、
アキュームレータＡにダミーデータ゛’ＦＦ’　（”１
１１１１１１１”）をロード（８１０３）　Ｌ、送信バ
ッファレジスタＴＸＢ、がエンプティ　（ＩＮＴＳＴｌ
あり）となるのを待って（Ｓ　１１２）アキュームレー
タＡのダミーデータを送信バッファレジスタＴＸＢ１に
出力（Ｓ　１１３）する。この後、レジスタを復帰し、
他の割り込みを許可してメインルーチン（第５ａ図）に
リターンする。

ＭＰＵ３の動作を第７ａ図および第７ｂ図に示す。

ＭＰＵ３では、電源投入によりＲＡＭ、レジスタ、出力
ボート等を初期化しく５１３）、所定の光学走査系２の
制御を行なって（８１４）割り込みを許可（３１５）す
る、Ｓ１６は後述する。すなわち、Ｓ　１４−　Ｓ　１
５−　Ｓ　１６−　Ｓ　１４・・・・−・で割り込み待
ちループを構成する゛。

ＭＰＵ１からのダミーデータを受信し、受信割り込み信
号Ｉ　Ｎ　Ｔ　Ｓ　Ｒａがセットされると割り込み許可
となるのを待ってＭＰＵ３の受信割り込みルーチン（第
７ｂ図）が実行される。ＭＰＵ３からＭＰＵＩ宛の送信
ワードは１バイトであり、交信は１キヤラクタとなる。

ここでは、レジスタを退避（Ｓ３００）　した後、受信
バッファレジスタＲＸＢ、のデータ（ダミー）をアキュ
ームレータＡにロードする。ＳＥＬ信号はＬレベル（Ｓ
　３０２）であるのでパリティエラー（８３０３）でな
ければアキュームレータＡのデータ（ダミー）をＲＡＭ
の受信データ格納アドレスＲＡａのデータメモリにスト
ア（Ｓ　３０４）する。

続いて、送信データ格納アドレスＴＡ３のデータメモリ
（ＲＡＭ）に格納されているＭＰＵ１宛のデータをアキ
ュームレータＡにロード（Ｓ　３０５）し、送信バッフ
ァレジスタＴＸＢ、がエンプティ（ＩＮＴＳＴ３あり）
になるのを待って送信する（Ｓ３０６．５３０８）　、
この場合、５３０３でパリティエラーであれば１ＭＰＵ
Ｉにデータの再送を要求する再送コードＲＱ３を、アキ
ュームレータＡにロード（８３０７）　Ｌ、て送信する
（Ｓ３０６．３３０８）　。

データ送信後、レジスタを復帰し、他の割り込みを許可
してメインルーチンにリターン（Ｓ　３０９）する。

第５ａ図、および第５ｃ図を参照する。

ＭＰＵ３からのデータを受信し、受信割り込み信号Ｉ　
Ｎ　Ｔ　Ｓ　Ｒｔがセットされると割り込み許可となる
のを待ってＭＰＵ１の受信割り込みルーチン（第５Ｃ図
）が実行される。ここでは、レジスタを退避（Ｓ１１５
）　した後、受信バッフ７レジスタＲＸＢＩの受信デー
タをレジスタＢにストア（Ｓ　１１６）する、ＳＥＬ信
号はＬレベル（Ｓ１１７）であるので、パリティエラー
（３１１ｇ）でなければレジスタＢの受信データをＲＡ
Ｍの受信データ格納アドレスＲＡ１３のデータメモリに
ストア（Ｓ３０４）する、パリティエラーの場合はＭＰ
Ｕ３→ＭＰＵＩデータ受信誤りを示すｒＥＲ１ａＪフラ
グをセット（Ｓ　１１９）する。

ＭＰＵ３のデータを受信終了すると、ＲＡＭにストアし
ているＭＰＵ２宛のデータの送信を開始する。ＭＰＵ１
からＭＰＵ２宛の送信ワードは１４バイトで構成され、
交信は１４キヤラクタとなる。

ＭＰＵ２宛のデータは、送信データ格納アドレスＴＡ１
２からＴＡ１２＋１３で示されるＲＡＭの送信データ格
納領域にストアされており、第８図にその態様を示す、
これにおいて、先頭アドレスＴＡ１２のデータはＦＦ″
（′１１１１１１１１″′）であり、ＭＰＵＩのＭＰＵ
２宛送信ワードの開始を示す、すなわち、６１　ｐ　ｐ
　ｌ＃を搬送する同期キャラクタでＭＰＵｌ−ＭＰＵ２
間のワードの送受信の同期をとっている。

レジスタＨＬ（インデックスレジスタ）にＭＰＵ２宛デ
ータを格納している先頭アドレスＴＡＩ。

をスト了し、送信カウンタＴＣ１の値を加えてレジスタ
ＨＬのＭＰＵ２宛の送信データ格納アドレスを更新（Ｓ
１２１）する、このレジスタＨＬの値（アドレス）で示
されるデータメモリ（第８＠）のＭＰＵ２宛のデータを
アキュームレータＡにロード（Ｓ　１２２）する、送信
カウンタ’ｐｃｉは、送信データ格納アドレスを逐次更
新するものであり、５１２３で１インクリメントする。

ただし、ＭＰＵ２宛の送信ワードは１４バイトであるの
で、値が１４になると送信カウンタＴＣＩをリセットす
る（Ｓ１２４．５１２５）　。

ＳＥＬ信号を反転（Ｈレベルにセット：５ｉ３５）して
送信バッファレジスタＴＸＢ１がエンプティ（ＩＮＴＳ
Ｔｌあり）になると（Ｓ　１３６）送信起動用のタイマ
をリセット及スタート（Ｓｉ２０）　した後、アキュー
ムレータＡの値をＴＸＢｌに出力する（　８１３８）。

受信割り込みありを示すｒＲＸＪフラグをセット（Ｓ１
３９）　　Ｌ、レジスタを復帰し、他の割り込みを許可
（Ｓ１４０）　してメインルーチンにリターンする。

ＭＰＵ１のメインルーチン（第５ａ図）では、受信割り
込みルーチンを実行後、ＭＰＵ３→ＭＰＵ１データ受信
誤りを示すｒＥＲ１ａＪフラグがセットされていると、
データの再送を要求する再送コードＲＱ　ｓ　ａを、Ｍ
ＰＵ３宛送信データ格納アドレスＴＡ１３のデータメモ
リにセットし。

「ＥＲｌａ」フラグをリセット（Ｓ５）する。

また、ＭＰＵ３からの受信データが再送コードＲＱ　ａ
であれば、ＭＰＵ３宛の送信データ格納アドレスＴＡ１
．のデータメモリに同一のデータをセットする（Ｓ７）
。

第６ａ図、および第６ｂ図を参照する。

ＭＰＵ２では、電源投入後、ＲＡＭ、レジスタ。

出力ポート等を初期化しくＳ８）、所定の入力読み取り
および表示の制御を行なって（Ｓ９）割り込みを許可（
Ｓ　ｔＯ）する、Ｓ１１および８１２は後述する。すな
わち、５９−８ＩＯ−８ｌｌ−８１２−５９・で割り込
み待ちループを構成する。

ＭＰＵ１からのデータを受信し、受信割り込み信号ＩＮ
ＴＳＲ２がセットされると割り込み許可となるのを待っ
てＭＰＵ２の受信割り込みルーチン（第６ｂ図）が実行
される。ここでは、レジスタを退避（Ｓ２００）　Ｌ、
た後、受信バッファレジスタＲＸＢ２の受信データをレ
ジスタＢにストアする（Ｓ２０１）　、　Ｓ　Ｅ　Ｌ信
号はＨレベル（Ｓ２０２）であるので、パリティエラー
であれば（３２０３）、ＭＰＵ１→ＭＰＵ２データ受信
誤りを示すｒＥＲ２Ｊフラグをセット（８２０９）する
。

ＭＰＵＩからＭＰＵ２宛の送信ワードは１４キヤラクタ
で送信され、先頭のキャラクタでＭＰＵ　１−ＭＰＵ２
間の同期をとっているので、レジスタＢの値が”ＦＦ”
（”１１１１１１１１”）であれば（Ｓ　２０４）受信
カウンタＲＣ２をリセット（Ｓ２１０）する、レジスタ
Ｂの値が“ＦＦ”以外であれば、そのデータをＲＡＭの
受信データ格納領域にストアする。第９図にこの領域を
示す、この領域の先頭アドレスはＲＡ２であり、同期キ
ャラクタのデータはストアしないので、ＲＡ２からＲＡ
２＋１２までの１３バイトのデータを格納する領域とな
っている。

データの書き込みは、レジスタＨＬ（インデックスレジ
スタ）に先頭アドレスＲＡ２をストアし、受信カウンタ
ＲＣ２の値をレジスタＨＬに加えてアドレスを更新（３
２０５）する、このＨＬの値で示されるアドレスのデー
タメモリ（ＲＡＭ）にＢレジスタにストアしているＭＰ
ＵＩから受信したデータをストア（Ｓ　２０６）する、
受信データ格納アドレスＲＡ２は、受信カウンタＲＣ２
のインクリメントによりインクリメントされるので、そ
の値が１３になると受信カウンタＲＣ２をリセット（５
２０７，８２０ｇ、　５２１０）する。

ＭＰＵＩのデータを受信終了すると、ＲＡＭにストアし
ているＭＰＵＩ宛のデータの送信を開始する。ＭＰＵ２
からＭＰＵ１宛の送信ワードは１０バイトで構成され、
交信はｌＯキャラクタとなる。

ＭＰＵＩ宛のデータは、送信データ格納アドレスＴＡ２
からＴＡ２＋９で示されるＲＡＭの送信データ格納領域
にストアされており、第１０図にその態様を示す、これ
において、先頭アドレスＴＡ２のデータは”ＦＦ”（“
１１１１１１１１”）であり、上記と同様にＭＰＵ１宛
送信ワードの開始を示す。

レジスタＨＬ（インデックスレジスタ）に先頭アドレス
ＴＡ２をストアし、送信カウンタＴＣ２の値を加えてレ
ジスタＨＬのＭＰＵ２宛の送信データ格納アドレスを更
新（Ｓ　２１１）する、このレジスタＨＬの値（アドレ
ス）で示されるデータメモリ（第１０図）のＭＰＵ２宛
のデータをアキュームレータＡにロード（Ｓ　２１２）
する。送信カウンタＴＣ２は、送信データ格納アドレス
を逐次更新するものであり、５２１３で１インクリメン
トする。

ただしｌＭＰＵ２宛の送信ワードは１４バイトであるの
で、値が１０になると送信カウンタＴＣ２をリセットす
る（８２１４．５２１５）。

送信バップアレジスタＴＸＢ２がエンプティ（ＩＮＴＳ
Ｔ２あり）になると（Ｓ　２１６）アキュームレータＡ
の値をＴＸＢ２に出力する（　Ｓ　２１７）。

その後、レジスタを復帰し、他の割り込みを許可（８２
１８）　Ｌ、てメインルーチンにリターンする。

ＭＰＵ２のメインルーチン（第６ａ図）では、受信割り
込みルーチンを実行後、ＭＰＵＩ→ＭＰＵ２データ受信
誤りを示す［ＥＲ２」フラグがセットされていると、Ｍ
ＰＵ１宛の１ワードの送信が完了してから、ＭＰＵＩ宛
にデータの再送を要求する再送コードＲＱ　２をアドレ
スＴＡ２のデータメモリにセットしてｒＥＲ２Ｊフラグ
をリセット（５１１）する。

また、ＭＰＵ１からの受信データが再送コードＲＱ１２
であれば、ＭＰＵＩ宛のデータ格納領域に同一のデータ
をセットし、送信カウンタＴＣ２をリセット（５１２）
して次の送信で同一のワードを最初から送信する。

再度第５ａ図および第５Ｃ図を参照する。

ＭＰＵ２からのデータを受信し、受信割り込み信号ＩＮ
ＴＳＲｔがセットされると割り込み許可となるのを待っ
てＭＰＵ１の受信割り込みルーチン（第５Ｃ図）が実行
される。前述同様に、レジスタを退避（Ｓ１１５）　し
た後、受信バッファレジスタＲＸＢ１の受信データをレ
ジスタＢにストア（Ｓ１１６）する。ＳＥＬ信号はＨレ
ベル（Ｓ　１１７）になっている。

ＭＰＵ２からは１ＭＰＵＩ宛に１０キヤラクタで送信さ
れるので、パリティエラー（Ｓ１２６）でないとき、同
期キャラクタを受信すると受信カウンタＲＣ１をリセッ
トする（５１２７．５１３２）。

ＭＰＵ２から受信するデータはＲＡＭの受信データ格納
領域にストアする。第１１図にこの領域を示す、この領
域の先頭アドレスはＲＡ、　２であり。

同期キャラクタのデータをストアしないのでＲＡＩ２か
らＲＡ１２＋８での９バイトのデータを格納する領域と
なっている。

データの書き込みは、レジスタＨＬ（インデックスレジ
スタ）に先頭アドレスＲＡ１２をストアし、受信カウン
タＲＣＩの値をレジスタＨＬに加えてアドレスを更新（
８１２ｇ）する、このＨＬの値で示されるアドレスのデ
ータメモリ（ＲＡＭ）にＢレジスタにストアしているＭ
ＰＵ２から受信したデータをストア（Ｓ　１２９）する
、受信データ格納アドレスＲＡ１２は、受信カウンタＲ
ＣＩのインクリメントにより逐次更新されるので、その
値が９になると受信カウンタＲＣＩをリセットする（５
１３０．５１３１．５１３２）　。

ＭＰＵ２のデータを受信終了すると、ＲＡＭにストアし
ているＭＰＵ３宛のデータの送信を開始する。ＭＰＵ１
からＭＰＵ３宛の送信ワードは１バイトで構成され、交
信は１キヤラクタとなる。送信データ格納アドレスＴＡ
Ｉ　、のデータメモリからＭＰＵ３宛のデータをアキュ
ームレータＡにロード（Ｓ　１３３）する、この後、Ｓ
ＥＬ信号を反転（Ｌレベルにセット：　３１３５）　し
て送信バッファレジスタＴＸＢＩがエンプティ（ＩＮＴ
ＳＴｌあり）になるのを待って（Ｓ１３６）　、送信起
動用のタイマをリセット及スタート（Ｓｉ２０）　した
後、アキュームレータＡの値をＴ　Ｘ　Ｂ　１に出力す
る（Ｓ１３ｇ）　、受信割り込みありを示すｒＲＸＩフ
ラグをセット（Ｓ１３９）　Ｌ、、レジスタを復帰し、
他の割り込みを許可（３１４０）　してメインルーチン
にリターンする。

ＭＰＵＩのメインルーチン（第５ａ図）では、受信割り
込みルーチンを実行後、ＭＰＵ２→ＭＰＵ１データ受信
誤りを示すｒＥＲｌ　２　Ｊフラグがセットされている
と、ＭＰＵ２宛の１ワードの送信が完了してからｌＭＰ
Ｕ２宛にデータの再送を要求する再送コードＲＱ　１２
をアドレスＴＡ、　２のデータメモリにセットしてｒＥ
Ｒｔ２Ｊ　フラグをリセット（Ｓ４）する。

また、ＭＰＵ２からの受信データが再送コードＲＱ　２
であれば、ＭＰＵＩ宛のデータ格納領域に同一のデータ
をセットし、送信カウンタＴＣ１をリセット（Ｓ６）Ｌ
、て次の送信で同一のワードを最初から送信する。

ＭＰＵ３では、前述と同様にして受信割り込みによりＭ
ＰＵＩからのデータを受信し、ＭＰＵ　ｌ宛に所要のデ
ータを送信する。この場合、ＭＰＵ１の再送コードＲＱ
　１ａを受信すると、ＭＰＵＩ宛の送信データ格納アド
レスＴＡ３のデータメモリに同一のデータをセットする
。

以上のようにして、ＭＰＵｌ−ＭＰＵ２問およびＭＰＵ
ｌ−ＭＰＵ３間のデータの交信が継続される。

ところで、このようなＭＰＵｌ−ＭＰＵ２問およびＭＰ
Ｕ１−ＭＰＵ３間のデータの交信において、ノイズ等の
影響で受信割り込みがかがらなかった場合、送信起動用
のタイマによりタイマ割り込みがかかる。再度第５ｂ図
を参照する。

この場合、ｒＲＸＪフラグがあるのでＳＥＬ信号の状態
によりＭＰＵ２またはＭＰＵ３宛にデータ送信を行なう
、このデータの送信に関しては前述とほぼ同一となるの
で割愛する。

上記実施例において、ＩＣ２およびＩＣ３は、ＭＰＵ１
のＳＥＬ信号により制御されているので。

ＭＰＵｌ−ＭＰＵ２間のデータ交信でＭＰＵ３の受信割
り込みルーチン（第７ｂ図）が起動したり、ＭＰＵｌ−
ＭＰＵ３間のデータ交信でＭＰＵ２の受信割り込みルー
チン（第６ｂ図）が起動することはない、また、ノイズ
等の影響により受信割り込み信号（Ｉ　Ｎ　Ｔ　Ｓ　Ｒ
２またはＩＮＴＳＲａ）が発生した場合においてもこれ
らの受信割り込みルーチンでは、ＳＥＬ信号を調べるの
で、誤動作が防止できる。

■発明の効果 以上述べたとおり本発明によれば、送信と受信を交互に
繰り返してデータを伝送するので伝送ラインが少なくて
すむ、また、伝送エラーが発生してもすぐに訂正できる
ので、結果的にノイズの影響を受けにくい伝送方式とな
っている。

【図面の簡単な説明】

第１ａ図は本発明を一態様で実施する制御システムの概
略構成を示すブロック図であり、第１ｂ図は第１ａ図に
示すＭＰＵＩ、ＭＰＵ２またはＭＰＵ３のシリアルイン
ターフェースの概略を示すブロック図、第１ｃ図は第１
ａ図の制御システムで使用される交信キャラクタのデー
タフォーマットである。 第２図は第１ａ図の制御システムが使用される複写装置
の概略構成を示す断面図、第３図は第２図の複写装置の
操作ボードの外観を示す平面図である。 第４図は第１ａ図の制御システムの概略動作を示すタイ
ミングチャートである。 第５ａ図、第５ｈ図および第５ｃ図は第１ａ図のＭＰＵ
Ｉの概略動作を示すフローチャート、第６ａ図および第
６ｂ図は第１ａ図のＭＰＵ２の概略動作を示すフローチ
ャート、第７ａ図および第７ｂ図は第１ａ図のＭＰＵ３
の概略動作を示すフローチャートである。 第８図は第１ａ図のＭＰＵＩのＭＰＵ２宛送信データ格
納領域、第９図はＭＰＵ２の受信データ格納領域、第１
Ｏ図はＭＰＵ２のＭＰＵＩ宛送信データ格納領域、第１
１図はＭＰＵＩの受信データ格納領域を示す平面図であ
る。 １　：コンタクトガラス ｌａ：圧板　　　　　　ｌｂ：原稿載置台２　：光学走
査系　　　　３　：感光体ドラム４．５：給紙カセット
　６，７：給紙コロ８　ニレジストローラ　　９　：先
端折曲ローラ１０：帯電チャージャ　１■：イレーザ１
２：現像器　　　　　１３：転写前除電ランプ１４：転
写・除電チャージャ １５：分離チャージャ　１６：分離爪 １７：クリーニングユニット １８：除電ランプ　　　１９：搬送ベルト２０：定着器
　　　　　２１：排紙ローラ２２：コピー・トレイ　２
３ニブリントキー２４：テンキー等　　　２５：枚数表
示器２６：濃度キー　　　　２７：濃度表示器２８：ラ
ンニング表示器　２９：給紙選択キー３０：サイズ表示
器　　３１：変倍キーＭＦ）Ｕｌ：マイクロコンピュー
タ（第１の伝送制御手段） ＭＰＵ２．ＭＰＵ３　：マイクロコンピュータ（第２の
伝送制御手段） ＩＣＩ、ＩＣ２，ＩＣ３ニスリ一ステートバツフア特許
出原人　株式会社　リコー 箔８■ 垢１０■ 垢９■ 充１１■

Claims (5)

【特許請求の範囲】
1. （１）データの送受信機能を有する、第１の伝送制御手
   段および第２の伝送制御手段の間のデータ伝送において
   ； 第１の伝送制御手段は、第２の伝送制御手段からのデー
   タを受信すると、所定のルーチンを実行して第２の伝送
   制御手段にデータを送信し；第２の伝送制御手段は、第
   １の伝送制御手段からのデータを受信すると、所定のル
   ーチンを実行して第１の伝送制御手段にデータを送信す
   るデータ伝送方式。
2. （２）第２の伝送制御手段は複数であり；第１の伝送制
   御手段は第２の伝送制御手段の１つを特定するアドレス
   データを含むデータを送信し：第２の伝送制御手段は、
   自身を特定するアドレスデータを含むデータを受信する
   と所定のルーチンを実行して第１の伝送制御手段にデー
   タを送信する前記特許請求の範囲第（１）項記載のデー
   タ伝送方式。
3. （３）第１の伝送制御手段は、電源投入後または第２の
   伝送制御手段からのデータを受信後、時限を開始し、所
   定時間が経過すると所定のルーチンを実行して第２の伝
   送制御手段にデータを送信する前記特許請求の範囲第（
   １）項記載のデータ伝送方式。
4. （４）１回のデータ伝送において、所定ビットからなる
   交信キャラクタをシリアル伝送する前記特許請求の範囲
   第（１）項記載のデータ伝送方式。
5. （５）伝送すべきデータは複数の交信キャラクタで構成
   され、先頭の交信キャラクタを同期用キャラクタとする
   前記特許請求の範囲第（４）項記載のデータ伝送方式。