JPS61224723A - トランジスタ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電力用パワートランジスタを高効率で駆動
するトランジスタ駆動回路に関するものである。

〔従来の技術〕

第７図は、例えば、特開５７−１５１２７８号公報に示
された従来のトランジスタ駆動回路の一例を示す回路図
であって、同図において、オン用パルストランスＴ１及
びオフ用パルストランスＴ１が夫々１つ回路中に挿入さ
れている。すなわち。

パルストランス駆動用トランジスタＱ！のコレクタは、
オン用パルストランスＴ１に於ける一次巻線の一方の端
子に接続され、他方の端子はパルストランス駆動用の直
流電源Ｖｃｃに接続されている。また、２次巻線の一方
の端子はダイオードＤ１に接続され、このダイオードＤ
ｌを通過した後に２つの経路に分岐している。そして、
一方の経路は充電電流制限用抵抗Ｒ１，コンデンサ０の
接続端子及びダイオードＤ３を経由するものであり、他
方の経路は前記抵抗Ｒ１，コンデンサ０の接続端子及び
ダイオードＤｌをバイパスする。ダイオードＤ３を介し
て前記ダイオードＤ、の出口端で再び接続されるもので
ある。両経路は合流接続した後、ベース電流制限用抵抗
Ｒ，を介して主回路としてのメイントランジスタＱｓ　
Ｋ於けるベースに接続されている。なお。

前記オン用パルストランスＴｌの２次巻線の他方の端子
は、直接メイントランジスタＱ３のエミッタに接続され
ている。

また−オフ信号を処理する回路系統に於いては、トラン
ジスタＱ３によシ駆動されるオフ用パルストランスＴ鵞
の２次巻線の一方の端子が分流抑制ダイオードＤ４　（
これはオフ用信号の整流も併せて行う）を介してメイン
トランジスタＱ３のエミッタに接続され、また２次巻線
の他方の端子は逆バイアス電流制限抵抗Ｒ３を介してメ
イントランジスタＱ３のベースに接続されている。なお
、第７図においてメイントランジスタＱ３のベースとエ
ミッタ間に並列に挿入されている素子はダイオードＤ３
及びバイパス抵抗Ｒ４である。

次に動作について説明する。いま、第８図（ａ）に示す
オン指令信号を図示しないパルス発生器に与えて１つの
高周波パルス列信号Ａを発生させ、これをトランジスタ
Ｑ１０ベースに加える。パルス列信奇人が高レベルにな
ると、トランジスタＱ１は導通されてオン用パルスト２
７２７重を駆動し、このパルストランスＴｌの２次側に
発生したオン信号がダイオードＤ１に於いて整流される
と共に、ダイオードＤ３及び電流制限抵抗Ｒ２を経てメ
イントランシタＱ３のベースに立上９の迅速な第８図（
ｅ）に示すベース電流ＩＢｌとして供給されることによ
シ、坏イントランジスタＱｓをオン動作させる。なお、
これと同時にコンデンサ０には、充電電流制限抵抗Ｒ１
を介して充電が行われる。

次いで、前記パルス列傅号人が低レベルになってトラン
ジスタ。１が遮断されると、これに伴なってダイオード
Ｄ１及びＤ３も導通遮断されるが、コンデンサ０は充電
されているためにダイオードＤ、は導通し、コンデンサ
０からの放電電流がダイオードＤ！及びベース電流制限
抵抗Ｒ１を経てメイントランジスタＱ３のベースに供給
される。この結果、メイントランジスタＱ３はオン状態
を保持する。なお、この放電によりコンデンサ０の電圧
Ｖｃは第８図（ｄ）に示すように低下する。そして、こ
のような動作の反復繰返しによって、コンデンサの電圧
Ｖｃ及びベース電流ＩＢ１は第８図（ｄ）　ｔ　（ｅ）
Ｋ示すようにリプル分を含んだ連続波形となることによ
シ、メイントランジスタＱ３をオン状態に保持する。

ここで、メイントランジスタＱ３を遮断するには、オン
信号に基づくパルス列信奇人の供給を停止すると同時に
、第３図（Ｃ）に示すオフ用のパルス列信号Ｂをオフ用
パルストランスＴ！の駆動用トランジスタＱ！のベース
に供給する。すると、パルストランスＴ！の２次側にオ
フ信号が得られることから、これを分流抑制機能を持た
せたダイオードＤ４に於いて整流した後にメイントラン
ジスタＱ３のエミッタに加えれば、第８図（ｅ）　Ｋ示
す急瞬な逆バイアス電流ＩＢ、がエミッタからベースに
流れてメイントランジスタＱ３が遮断される。この場合
、逆バイアス電流の制限抵抗孔３の抵抗値は、ベース電
流、制限抵抗Ｒ１の抵抗値よりも充分小さく設定して、
メイントランジスタＱ３の遮断が迅速に行われるように
しておくのが好ましい。なお、前記コンデンサ０に残っ
ている電荷は、放電電流Ｉｃとして放電することにより
、コンデンサ０の電圧Ｖｃは第８図（ｄ）に示すように
クリッピングする。

〔発明が解決しようとする問題点〕

従来のトランジスタ駆動回路は以上のように構成されて
いるのでベース電流を制限するのに抵抗を用いているた
めに、メイントランジスタに於けるコレクタ電流による
ＶＢ８１Ｍ、圧の変動および電源電圧の変動に伴なって
メイントランジスタのべ一スミ流が変動してしまう。ま
た、抵抗を用いた電流制限を利用していることから、損
失の増大ならびに発熱が生ずる。また、逆バイアス回路
に於いては、ターンオフ時のみ逆バイアスによって不導
通状態となることから、ノイズによって誤動作するとと
もに、主回路との耐圧を必要とするトランスを２個必要
になる等の問題点を有している。

この発明は、上記のような問題点を解決するためになさ
れたもので、高効率で発熱をおさえながら高性能のベー
ス駆動が行なえるトランジスタ駆動回路を得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係るトランジスタ駆動回路は、１方式フォワ
ードスイッチング方式によってベース電流をトランスの
１次側に於いて検出することにより定電流化するととも
に、２次側に正負の整流器と１つのコアに巻かれた平滑
リアクトルとを設けることによシ、電源電圧変動および
負荷変動に対してベース電流を定電流化するとともに、
逆バイアスをオフ期間全体にわたって印加可能にしたも
のである。

〔作　用〕

この発明におけるトランジスタ駆動回路に於いては、ベ
ース電流に含まれるリップルがメイントランジスタの応
答出来ない高周波スイッチング状態において、ある程度
のリップルを含む値に平滑りアクドルの値を設定し、ト
ランスの１次側で電流のピークを検出して０Ｎ１０ＦＦ
制御を行なうことにより、トランスの１次側に於いて２
次側の電流を定電流化すると共に％　２次側に巻かれた
正負の巻線にそれぞれ接続された整流器と１つのコアに
巻かれた正負用平滑リアクトルによって０Ｎ１０ＦＦ。

ＯＦ　Ｐｌｏ　Ｎ時に平滑りアクドルに流れる電流を転
流させることによ、ｊｊ）　０Ｎ１０ＦＦ時の電流に対
する立上げを早くする。また、正ベース電流および逆ノ
（イアスミ流がオン期間およびオフ期間の全域にわたっ
て印加されることから、高僧率でかつ高性能な　　　。

トランジスタ駆動が行なえるものである。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図においてＯ２０は発振器、５ＴＯＰは遮断回路、
Ｑｌはスイッチングトランジスタ、Ｒ８は電流検出抵抗
ｓ　Ｒ１ｔ　０１は電流検出抵抗Ｒ１によって検出され
た信号のフィルター回路を構成する抵抗とコンデンサｓ
　ｖＲｅｆは電流値設定電圧、ＯＯＭＰは比較回路であ
って、電流検出抵抗Ｒ雪に流れる電流が電流値設定電圧
Ｖ　　よりも大きくなった場合に、遮ｅｆ 断回路５ＴＯＰに信号を送出して発振器Ｏ８Ｏからの信
号を遮断する為に設けている。Ｔ１はスイッチングトラ
ンジスタＱ１によって１次電流が断続されるトランス％
　Ｌｌは平滑リアクトル、Ｄｌ、Ｏ，は制御回路の電源
を確保する為の整流器とコンデンサである。ＤＦＲはト
ランスＴ１の２次側、に接続された正出力ダイオード、
ＤＰＦは正出力フライホイールダイオード、ＤＲＲはト
ランスＴ１の２次側に接続された負出力ダイオード、Ｄ
ＲＰは負出力フライホイールダイオード、　　Ｌｌは平
滑リアクトルでおって、同一のコアに正出力巻線ｎ１と
負出力巻線ｎｌが巻回されている。そして正出力巻線ｎ
１と負出力巻線ｎ３の一端はそれぞれ正負電流回路をを
構成する正出力ダイオードＤＦ’Ｒおよび負出力ダイオ
ードＤＲＲの出力側にそれぞれ接続されている。ＺＤＩ
　、ＺＤｓは正出力巻ａｎｔと負出力巻線ｎ雪の出力側
に於けるサージを吸収させるゼナーダイオード％Ｑ！は
コレクタが正出力巻線ｎ！に接続されたオンベース電流
通電用トランジスタ、　Ｑａはエミッタが負出力巻線に
接続されたオフベース逆バイアス通電用トランジスｐ、
ＩＮＶは信号反転回路、ＰＯＩは０Ｎ１０ＦＦ信号を絶
縁しベース駆動回路のＯＮ１０　Ｆ　Ｆ信号として伝送
する光結合素子である。また、ＲＢ、ＤＢはバイアス抵
抗とバイアスダイオードである。

次に本発明による動作を第２図（、）〜（ｈ）に示す波
形図を用いて説明する。まず電源を投入すると、発振器
Ｏ８Ｏが発振してＯＮ１０　Ｆ　Ｆを繰り返す信号をス
イッチングトランジスタＱ１に供給することにより、ト
ランスＴ１の１次電流を０Ｎ１０ＦＦシて２次側に電力
を供給する。ここで、光結合素子ＰＣＩに第２図（ｄ）
に示すオン信号が入力されている場合は、トランジスタ
Ｑ１がオンでトランジスタＱ３が　　　”オフしている
ために、メイントランジスタＱ４に正のベース電流が供
給される。

この状態で、スイッチングトランジスタＱ１に流れる電
流が電流検出抵抗Ｒｓにより検出され、この検出電流値
が２次回路で必要とするベース電流値の巻数比に等しい
電流値設定電圧ｖＲｅｆの値と等しくなった時に電圧比
較器００ＭＰが停止信号を送出して遮断回路８ＴＯＰを
制御することによシ、スイッチングトランジスタＱ１に
供給されるベース信号をそのサイクル内に於いて遮断す
る。ここで、抵抗Ｒ１とコンデンサ０１とによって構成
されるフィルター回路は、スイッチングトランジスタＱ
ｓのスナバ−回路（図示せず）や制御電源回路に流れる
電流のサージ分によって電圧比較器００ＭＰが誤動作し
ない値に設定されている。

一方、トランスＴ１の２次側に巻数比で降圧された発生
電圧は、まず正出力ダイオードＤＦＨに印加されて整流
された後に、平滑リアクトルＬ１の正出力巻線ｆｌｌを
介して正のベース電流として出力される。

この状態における動作例として、Ｖｃｃ＝２４Ｖ。

トランスＴｌの巻数比を２：１、正出方整流用ダイオー
ドＤＦＲとフライ“ホイールダイオードＤＦＦおよびオ
ンベース電流通電用トランジスタ。８のドロップをＶＦ
＝＝＝ｌＶ、メイントランジスタ。４のベースエミッタ
間電圧をＶＢＥ＝２Ｖとすれば、ｌサイクル内に於いて
必要とする通流比は、Ｖｏ＝間に於いてスイッチングト
ランジスタ。１がオンすればよい事になる。

このような状態を繰シ返しメイントランジスタＱ４に一
定のベース電流が供給されることになる。

そして、前述の説明かられかるように、電源電圧Ｖｃｃ
の変動および負荷変動（メイントランジスタのコレクタ
エミッタ電流の変化によるベースエミッタ間電圧ＶＢＢ
　）が生じても、トランスＴ１の１次側に於いて２次側
の電流を検出しつつ通流比が瞬時にコントロールされて
定電流が保たれることになる。

このように構成することにょシ、電流制限用抵抗がトラ
ンスＴｌＯ２次側に挿入されていない事や、１次側に於
いて検出される電流が巻数比分だけ減少すること、およ
び検出レベルを電圧比較器を使用して低レベル化してい
ることから、この為による損失が従来回路に比較して極
めて少なくなっている。

次に、光結合素子Ｐｏｌにオフ信号が入力されている場
合に於ける動作を第３図（、）〜（ｈ）を用いて説明す
る。この場合には、メイントランジスタ。４がオンから
オフにかわった瞬間にトランジスタ。３がオンするとと
もにトランジスタＱ３がオフして、平滑リアクトルＬ１
の正出力巻線ｎ１に流れていた電流が負出力巻線ｎ１に
転流してメイントランジスタＱ４のキャリアが引きぬか
れてオフとなる。

ここで、オン動作時と異る点は、負出力ダイオードＤＲ
Ｒ，７ライホイールダイオードＤＢ、Ｆおよびオフベー
ス電流通電用トランジスタ。３のドロップをＶＦ＝ＩＶ
とすれば、外部逆バイアス用ダイオードＤＢのドロップ
が−ＶＢＥ＝Ｉ　Ｖで１サイクル内に於いて必要とする
通流比がＶｏ＝＝ＶＦ＋ＶＢＢ＝２Ｖとなシ、他の条件
をオン時の例と同じとすれば　　＝　０．１６６　・・
・　　となって１サイクル中に２Ｖ １６．６６・・・％の期間にわたってスイッチングトラ
ンジスタＱ１がオンすればよいために、前述のオン動作
よシも入力電力が小なくなっている。

そして、この様に１光給素子ＰＯＩにＯＮ＠ＯＦＦする
駆動信号人が供給され九場合に於ける平滑りアクドルＬ
ｌの正出力巻線ｎｌ　、負出力巻線ｎ２　、メイントラ
ンジスタＱ４のベースおよびバイアスダイオードＤＢに
流れる電流波形は第４図（、）〜（、）に示すように凍
る。

一方、ゼナーダイオードＺＤ、は、オフ状態（すなわち
トランジスタＱ３がオン時からオフ状態またはトランジ
スタＱ！がオ／した状態）に切夛替っ　　゛た時に、メ
イントランジスタＱ４への配線部分等に　　　　。

於いて生ずるインダクタンス分によって電流の立上がシ
がおくれる期間に於いて、平滑リアクトルからのエネル
ギーを吸収する為にｆ＃ｊられておシ、またゼナーダイ
オードＺＤ１はこの逆の動作の為に設けられている。そ
して、この時間は通常０．５μａ以下である。

第５図は、２段ダーリントントランジスタをオン・オフ
させた場合に電源電圧を変動させた時の電源入力電流と
効率のカーブであシ、電源変動にもかかわらず一定の出
力電流が保たれており、効率の変動も２％以内であった
・ また、平滑リアクトルＬ１の値をある程度のリップルが
含まれるように選定しているのは、この値が大きいとス
イッチングトランジスタＱ１に流れる電流波形が矩形波
に近くなって、電流のピーク値を検出する事が不安定に
なるためである。

従って、ベース電流のリップル分がメイントランジスタ
のコレクタ電流の変化として表われない程度に選定され
ている。また、発振器Ｏ８Ｃの周波数は、メイントラン
ジスタＱ４の応答速度よシも十分に高いリップルの周波
数となるように選定されている。

なお、上記実施例に於いては、逆バイアスの電流をバイ
アスダイオードＤＢに流しているが、コンプリメンタリ
トランジスタＱｓａ、Ｑｓｂを駆動する場合には、第６
図の゛ようにベース駆動回路を共通化することが出来る
メリットが生ずる。

〔発明の効果〕

以上のように、この発明によるトランジスタ駆動回路は
、ベース駆動回路を１方式フォワードスイッチング方式
にて構成するとともに、トランスの１次側に於いて定電
流化を行うものであることから、高効率でかつ発熱をお
さえながら高性能なトランジスタ駆動が行なえる優れた
効果を有する。

【図面の簡単な説明】

第１図はこの発明によるトランジスタ駆動回路の一実施
例を示す回路図、第２図、第３図および第４図は第１図
に示す回路の動作を示す各部動作波形図、第５図は第１
図の特性図、第６図はこの発明によるトランジスタ駆動
回路の他の実施例を示す回路図、第７図は従来のトラン
ジスタ駆動回路の一例を示す回路図、第８図は第７図に
示す回路の各部動作波形図である。 ＯＳＯは発振器、８’ｒＯＰは遮断回路、ＯＯＭＰは電
圧比較器、Ｒ２は電流検出抵抗、ＴＩはトランス、ｐｏ
ｌは光結合素子、ＤＦＲは正出力ダイオード、ＤＲＲは
負出力ダイオー、ド、　　Ｌｌは平滑リアクトル、Ｑｌ
はスイッチングトランジスタ、Ｑｌはオフベース電流通
電用トランジスタｓ　Ｑｍはオフベース電流通電用トラ
ンジスタｓ　Ｑ４　ｔ　Ｑｓａ　＃　Ｑｓｂはメイント
ランジスタ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 （外２名） 第２図 （に■；鼠） 第３図 第４図 第５図 、欠　　　　り 第７図 第８図

Claims (1)

【特許請求の範囲】
1. トランスの１次側に接続されているスイッチングトラン
   ジスタを高速駆動することにより２次側に被駆動トラン
   ジスタの動作速度よりも早い周波数の出力電流を発生さ
   せて被駆動トランジスタのベース駆動電流とする１石式
   フォワードスイッチング方式によるトランジスタ駆動回
   路に於いて、前記トランスの１次側に流れる電流が設定
   値を越えたことを検出する比較器と、この比較器の出力
   発生時に前記スイッチングトランジスタのその動作サイ
   クル内に於けるオン動作を中止させることによつて前記
   トランスの２次側出力を定量電流化する遮断回路と、前
   記トランスの２次側に設けられた正および負整流回路と
   、１個のコアに正出力巻線と負出力巻線が巻回された平
   滑リアクトルと、前記正出力巻線を介して供給される前
   記正整流回路の出力電流を駆動制御信号の供給時に前記
   被駆動トランジスタのベースに供給するオンベース電流
   通電用トランジスタと、駆動制御信号の非供給時に前記
   負出力巻線を介して前記負整流回路の出力電流を前記被
   駆動トランジスタのベースに供給するオフベース電流通
   電用トランジスタとによつて構成され、前記平滑リアク
   トルはベース電流に含まれるリップルがコレクタ電流の
   変化として表われない程度のリップル電流となるように
   設定されていることを特徴とするトランジスタ駆動回路
   。