JPS61223786A - 画像情報出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像情報出力回路に関し、更に詳しくは、簡
単な構成で表示色に多くの自由度をもたせるごとができ
るようにした画像情報出力回路に関する。

（従来の技術） カラーディスプレイでカラー画像を表示させる場合、そ
の表示できる色の種類を増やして表示色を豊かにするた
めに、ルックアップテーブル（Ｌ　ｏｏｋ　ｕｐ　Ｔａ
ｂｌｅ−路してＬＬＪＴ）が用いられている。このルッ
クアップテーブルは、表示すべきカラーコードが格納さ
れたメモリであり、例えばＲＯＭ又はＲＡＭで構成され
ている。そして、画像情報が格納されたディスプレイメ
モリの出力をアドレスとして受けて、当該アドレスに格
納されているカラーコードが読み出されるようになって
いる。

第３図乃至第５図はルックアップテーブルを用いた画像
情報出力回路の従来構成例を示す図である。第３図に示
す構成は、ディスプレイメモリ１の出力がアドレスとし
てルックアップテーブル２に与えられ、ルックアップテ
ーブル２から入力アドレスに応じたＲ（赤）、Ｇ（緑）
、Ｂ（冑）のカラーコードが読み出され出力される。カ
ラーディスプレイがディジタル入力方式であった場合に
は、ルックアップテーブル２の出力がそのままカラーデ
ィスプレイに入力され、アナログ入力方式であった場合
、ルックアップテーブル２の出力をＤ／Ａ変換器３〜５
で各Ｒ，Ｇ、Ｂ信号毎にアナログ信号に変換した後、カ
ラーディスプレイに入力される。

第３図に示す簡単な構成では、重ね合わせ表示等ができ
ないので、第４図に示すようにディスプレイメモリを１
１．１２と２個設け、これらディスプレイメモリ１１．
１２の出力を表示優先順位決定回路１３で優先順位に従
ってディスプレイメモリ１１．１２のうちの何れか一方
をセレクトして出力して、ルックアップテーブル２に与
えるようになっている。

或いは又、第５図に示すように、ディスプレイメモリ１
１．１２の出力をそれぞれ別個のルックアップテーブル
２１．２２で受け、各ルックアップテーブル２１．２２
のカラーコード出力を表示優先順位決定回路１３に入れ
て、優先順位に応じて切換えて出力するようになってい
る。

（発明が解決しようとする問題点） 第４図に示づ実施例の場合、ディスプレイメモリ１１．
１２ともルック、アップテーブル２のアドレス空間を共
通に用いるため格納カラーコードも同一となり、表示色
に自由度をもたせることが困難である。特に重ね合せて
表示する情報数（画面数）が多くなった場合、表示色に
自由度が無いのは致命的不具合となり、場合によっては
画像を重ね合せた場合に、重ね合せ画像の識別ができな
いこともありうる。

又、第５図に示す実施例の場合は、異なるカラーフード
を格納するルックアップテーブルを２個有しているため
表示色に自由度を増すが、各ディスプレイメモリ毎にル
ックアップテーブルをもたせる必要があるので、回路が
高価なものになってしまう。

本発明はこのような点に鑑みてなされたものであって、
その目的は、ルックアップテーブルが１個であっても表
示色に多くの自由度をもたせることができる安価な画像
情報記憶回路を実現することにある。

（問題点を解決するための手段） 前記した問題点を解決する本発明は、複数個のディスプ
レイメモリと、これらディスプレイメモリの出力を受け
て各ディスプレイメモリの出力を表示優先順位に従って
出力すると共に、表示優先順位に応じたオフセットアド
レスを発生するアドレス信号発生回路と、該アドレス信
号発生回路の出力のうち、オフセットアドレスで内分割
されたメモリブロックが指定されると共に、ディスプレ
イメモリの出力が内分割された当該メモリブロックのア
ドレスとなるように構成されたルックアップテーブルと
により構成され、該ルックアップテーブルの出力をその
出力とすることを特徴とするものである。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は、本発明の一実施例を示す構成ブロック図であ
る。第４図、第５図と同一のものは同一の番号を付して
示す。図において３１は、ディスプレイメモリ１１．１
２の出力Ａ１〜Ａ３．Ａ１′〜Ａｓ−を受け、表示優先
順位に従ってディスプレイメモリ１１．１２の出力を切
換えて出力すると共に、優先順位に応じたコントロール
信号Ｃ１、Ｃ２を出力する表示優先順位決定回路である
。

３２は、表示優先順位決定回路３１からのコントロール
信号Ｃｔ、Ｃ２を受けてルックアップテーブル３３のオ
フセットアドレスを発生するオフセットアドレス発生回
路である。

オフセットアドレス発生回路３２、は、２ビツトのコン
トロール信号Ｃ１，Ｃ２を受けて３ビツトの上位アドレ
ス信号Ａ４〜へ６を出力する。一方、下位３ビツトのア
ドレス信号Ａ１〜Ａ３は表示優先順位決定回路３１から
出力されている。即ち、表示優先順位決定回路３１とオ
フセットアドレス発生回路３２とで、ルックアップテー
ブル３３に対するアドレス信号発生回路を構成している
。ルツクアップテーブル３３は６ピツトのアドレス入力
を受けて対応したアドレスに格納されているカラーコー
ド信号Ｒ，Ｇ、Ｂを出力する。このように構成された回
路の動作を説明すれば、以下のとおりである。

ディスプレイメモリ１１．１２から出力された映像情報
Ａ１〜Ａｓ　、　Ａｒ−〜Ａ３−は表示優先順位決定回
路３１で選択出力され、ルックアップテーブル３３のア
ドレス情報として与えられる。

一方、表示優先順位決定回路３１は決定された表示優先
内容に応じてコンｌ−０−ル信号Ｃｔ　、　Ｃ２を発生
させ、オフセットアドレス発生回路３２を動作させ、オ
へセットアドレスＡ４−八〇を発生させる。その結果、
ルックアップテーブル３３には、表示優先順位づけされ
たアドレスデータＡ１〜Ａ３　（或いはＡＩ−〜Ａ３−
）と、オフセットアドレス発生回路３２からの上位アド
レスデータ△４〜八〇が出力される。ここで、オフセッ
トアドレス発生回路３２で入力コントロール信号Ｃ１゜
Ｃ２に応じて上位アドレスを不連続的に変化させ、以後
は下位アドレス△１〜Ａ３のみ変化させ、上位アドレス
（オフセットアドレス）は動かさないようにしておくと
、第２図に示すようにルックアップテーブルを複数のブ
ロックに分割して使用することができる。

第２図において、ＢＬｓ乃至Ｂ１０はこのようにして分
割されたブロックを示す。そして、各ブＯの大きさを図
に示すように１０００アドレス毎に区切るものとする。

ここで、オへセットアドレスＡ４−八６を０．１０００
．２０００と不連続に変化させる。尚、オフセットアド
レスの区切りは必ずしも１０００単位である必要はない
。そして、各ブロックのアドレス開始番号とし、以後は
下位アドレスＡ１〜Ａ３で各ブロック内の全領域をアク
セスするようにすれば、ルックアップテーブルをブロッ
ク毎に分けて使用することができる。

従って、本発明によれば、各ディスプレイメモリ毎にル
ックアップテーブルを割り振って使用することが可能に
なる。そして、分割されたアドレス空間内に各々のカラ
ーフードを格納しておくことにより、各ディスプレイメ
モリの内容にあったカラー表示色を必要に応じて選び出
すことができるようになる。本発明によれば、各ディス
プレイメモリ毎にルックアップテーブルを設ける必要は
ない。従って、安価な回路を実現することができる。

上述の説明においては、オフセットアドレス発生回路３
２の出力を固定した場合を例にとって説明した。しかし
ながら、オフセットアドレス発生回路３２で発生するオ
フセットアドレスを固定ではなく、プログラミングでき
るようにしておくと、アドレスのオフセット値を自由に
設定できるため、各メモリ毎に割り振られたアドレス空
間を更に分割することができ、より多くのカラーコード
を格納することが可能となる。その結果、オフセットア
ドレスを切換えることで瞬時に、同一画面の表示内容に
変化をもたせることができる。

又、上述の説明においては、ディスプレイメモリが２個
の場合を例にとって説明したが、複数個の任意の数のデ
ィスプレイメモリを用いることができる。この場合、デ
ィスプレイメモリの数に応じて、ルックアップテーブル
を分割する必要がある。従って、オフセットアドレスの
ビット数及び下位アドレスのビット数もそれに応じて増
やす必要がある。

（発明の効１） 以上詳細に説明したように、本発明によればルックアッ
プテーブルに入力するアドレスをブロックを選択するオ
フセットアドレスと、各ブロックの内部をアクセスする
アドレスとに分けて入力する構成にし、且つ該オフセッ
トアドレスをディスプレイメモリの種類に応じて変化さ
せることにより、１組のルックアップテーブルで複数個
のディスプレイメモリに対応したブロックを内部形成す
ることができる。従って、ルックアップテーブルのアド
レス空間を広げて各ブロック毎に対応したカラーコード
を格納しておけば、表示色に多くの自由度をもたせるこ
とができ、重ね画像の場合にも余裕をもって対応するこ
とができる。又、本発明によれば、ルックアップテーブ
ルが１組で済むので、安価な回路を実現することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成プロ図、第２図は
ルックアップテーブルの内部構成例を示す図、第３図乃
至第５図は従来回路例を示す図である。 １．１１．１２・・・ディスプレイメモリ２．２１．２
２．３３・・・ルックアップテーブル３〜５・・・Ｄ／
Ａ変換器 １３．３１・・・表示優先順位決定回路３２・・・オフ
セットアドレス発生回路特許出願人　　日本電子株式会
社 代　理　人　　弁理士　井島藤治 外１名 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 複数個のディスプレイメモリと、これらディスプレイメ
   モリの出力を受けて各ディスプレイメモリの出力を表示
   優先順位に従つて出力すると共に、表示優先順位に応じ
   たオフセットアドレスを発生するアドレス信号発生回路
   と、該アドレス信号発生回路の出力のうち、オフセット
   アドレスで内分割されたメモリブロックが指定されると
   共に、ディスプレイメモリの出力が内分割された当該メ
   モリブロックのアドレスとなるように構成されたルック
   アップテーブルとにより構成され、該ルックアップテー
   ブルの出力をその出力とする画像情報出力回路。