JPS61221540A - 電源バツクアツプ方式 - Google Patents
電源バツクアツプ方式Info
- Publication number
- JPS61221540A JPS61221540A JP60062921A JP6292185A JPS61221540A JP S61221540 A JPS61221540 A JP S61221540A JP 60062921 A JP60062921 A JP 60062921A JP 6292185 A JP6292185 A JP 6292185A JP S61221540 A JPS61221540 A JP S61221540A
- Authority
- JP
- Japan
- Prior art keywords
- backup
- power
- circuit
- power supply
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
抜里分夏
この発明は、コンピュータシステムやワードプロセッサ
等の各種の情報処理システムで使用するのに好適な、シ
ステムの電源遮断時におけるバッテリー電源のバックア
ップ方式に係り、特に、効率的かつ安価に、バッテリー
・バックアップが行えるようにした電源バックアップ方
式に関する。
等の各種の情報処理システムで使用するのに好適な、シ
ステムの電源遮断時におけるバッテリー電源のバックア
ップ方式に係り、特に、効率的かつ安価に、バッテリー
・バックアップが行えるようにした電源バックアップ方
式に関する。
丈米艮監
一般に、コンピュータシステムやワードプロセッサ、そ
の他各種の情報処理システムは、各機能毎に多数の回路
基板で構成されており、これらの各基板を接続するため
に、共通バスが使用されている。
の他各種の情報処理システムは、各機能毎に多数の回路
基板で構成されており、これらの各基板を接続するため
に、共通バスが使用されている。
この場合に、システムの電源遮断時に必要なデータ等を
メモリで保持するために、バッテリー電源に切換えてバ
ックアップするようにした。いわゆるバッテリー・バッ
クアップ方式が採用されている。
メモリで保持するために、バッテリー電源に切換えてバ
ックアップするようにした。いわゆるバッテリー・バッ
クアップ方式が採用されている。
従来から用いられている電源バックアップ方式を大別す
れば、次の3種類となる。
れば、次の3種類となる。
まず、第1の電源バックアップ方式は、システムバスを
通して各回路基板をすべてバックアップする方式である
。
通して各回路基板をすべてバックアップする方式である
。
この第1の方式は、極めて単純であるが、バックアツプ
する必要のない基板をもバックアップすることになるの
で、大きな電流容量のバッテリー電源を用いる必要があ
る。
する必要のない基板をもバックアップすることになるの
で、大きな電流容量のバッテリー電源を用いる必要があ
る。
その結果、単に、バッテリーの大型化によるスペースの
増大だけでなく、コストアップにもなる、という問題が
ある。
増大だけでなく、コストアップにもなる、という問題が
ある。
次に、第2のバックアップ方式は、バックアップを必要
とする回路基板のそれぞれに、バックアップ用のバッテ
リー電源を設ける方式である。
とする回路基板のそれぞれに、バックアップ用のバッテ
リー電源を設ける方式である。
この第2の方式は、バックアップ方式としては効率的で
あるが、本来共通化が可能な電源遮断検知回路や充電回
路等を、各基板毎に積込まなければならない。
あるが、本来共通化が可能な電源遮断検知回路や充電回
路等を、各基板毎に積込まなければならない。
また、仮りに、電源遮断検知回路を共通化した場合でも
、共通バスによって電源遮断の検知信号を伝送する必要
があるので、信号ラインを増設しなければならない。
、共通バスによって電源遮断の検知信号を伝送する必要
があるので、信号ラインを増設しなければならない。
その上に、バッテリー電源のためのスペースも、可成り
大きくなる。
大きくなる。
したがって、この第2のバックアップ方式でも、やはり
コストアップは免かれず、しかも、電源バックアップが
可能か否かは、各回路基板の設計時に決定されてしまう
ので、その後に変更することができない、等の不都合が
ある。
コストアップは免かれず、しかも、電源バックアップが
可能か否かは、各回路基板の設計時に決定されてしまう
ので、その後に変更することができない、等の不都合が
ある。
最後に、第3の電源バックアップ方式は、電源バスを、
バックアップ用のバッテリー電源と動作時の電源(通常
は交流電源を用い、整流して直流電源として使用する)
の2系統に、それぞれ設ける方式である。
バックアップ用のバッテリー電源と動作時の電源(通常
は交流電源を用い、整流して直流電源として使用する)
の2系統に、それぞれ設ける方式である。
第2図は、従来の第3のバックアップ方式の構成例を示
す機能ブロック図である。図面において。
す機能ブロック図である。図面において。
21はバッテリー電源部、22は直流電源部、23〜2
6は第1〜第4の基板、27はバックアップ電源バス、
28は直流電源バス、29は信号バスを示す。
6は第1〜第4の基板、27はバックアップ電源バス、
28は直流電源バス、29は信号バスを示す。
この第2図に示すように、第3のバックアップ方式では
、電源バスとして、バッテリー用のバックアップ電源バ
ス27と直流電源バス28の2系統が必要である。
、電源バスとして、バッテリー用のバックアップ電源バ
ス27と直流電源バス28の2系統が必要である。
また、第1〜第4の基板23〜26の内、電源バックア
ップを必要とする各基板には、それぞれ。
ップを必要とする各基板には、それぞれ。
直流電源の異常を検知して、電源バス28と27とを切
換える電源バス切換回路を設けなければならない。
換える電源バス切換回路を設けなければならない。
また、この第3のバックアップ方式では、システムの設
計・製作後に、各回路基板について、バックアップの要
不要が生じた場合に、その変更ができず、しかも、余分
なピンアサイメントが必要となる。
計・製作後に、各回路基板について、バックアップの要
不要が生じた場合に、その変更ができず、しかも、余分
なピンアサイメントが必要となる。
したがって、この第3の電源バックアップ方式も、単に
コストアップになるだけでなく、バックアップの要不要
の変更が生じた場合に、それに充分対応できない1等の
多くの不都合がある。
コストアップになるだけでなく、バックアップの要不要
の変更が生じた場合に、それに充分対応できない1等の
多くの不都合がある。
このように、従来から採用されている第1から第3の電
源バックアップ方式には、いずれも一長一短があり、必
ずしも、効率的かつ安価に、必要な回路基板のみをバッ
クアップすることはできなかった。
源バックアップ方式には、いずれも一長一短があり、必
ずしも、効率的かつ安価に、必要な回路基板のみをバッ
クアップすることはできなかった。
1−眞
そこで、この発明の電源バックアップ方式では、従来の
電源バックアップ方式におけるこのよろな不都合を解決
し、回路構成の共通化が可能なところはすべて共通化す
るとともに、不必要な基板はバックアップしないように
して、バッテリーの小容量化を実現することにより、コ
ストダウンを可能にし、併せて、バックアップの要不要
の変更に、迅速に対応できるようにした電源バックアッ
プ方式を提供することを目的とする。
電源バックアップ方式におけるこのよろな不都合を解決
し、回路構成の共通化が可能なところはすべて共通化す
るとともに、不必要な基板はバックアップしないように
して、バッテリーの小容量化を実現することにより、コ
ストダウンを可能にし、併せて、バックアップの要不要
の変更に、迅速に対応できるようにした電源バックアッ
プ方式を提供することを目的とする。
夷−一区
そのために、この発明の電源バックアップ方式にあって
は、各機能毎に分割された回路基板を備え、これらの回
路基板には、バッテリーバックアップを必要とする基板
と、必要としない基板とが混在しており、かつ、各基板
が共通バスで接続された情報処理システムにおいて、共
通バス上のピンアサイメントは同じであるが、電源ライ
ンを2系統有するマザーボードと、バッテリー、および
電源異常検知切換え回路や充電回路等からなるバックア
ップ回路とを設け、2系統の電源ラインの一方のみをバ
ックアップするようにしている。
は、各機能毎に分割された回路基板を備え、これらの回
路基板には、バッテリーバックアップを必要とする基板
と、必要としない基板とが混在しており、かつ、各基板
が共通バスで接続された情報処理システムにおいて、共
通バス上のピンアサイメントは同じであるが、電源ライ
ンを2系統有するマザーボードと、バッテリー、および
電源異常検知切換え回路や充電回路等からなるバックア
ップ回路とを設け、2系統の電源ラインの一方のみをバ
ックアップするようにしている。
次に、この発明の電源バックアップ方式について、図面
を参照しながら、その一実施例を詳細に説明する。
を参照しながら、その一実施例を詳細に説明する。
第1図は、この発明の電源バックアップ方式を実施する
場合に使用される情報処理システムの要部構成の一例を
示す機能ブロック図である0図面l;おいて、1は電源
バックアップ回路、2は直流電源部、3〜6は第1〜第
4の基板、7と8は第1と第2の空きスロット、9はバ
ックアップ電源バス、10と11は第1と第2の直流電
源バス。
場合に使用される情報処理システムの要部構成の一例を
示す機能ブロック図である0図面l;おいて、1は電源
バックアップ回路、2は直流電源部、3〜6は第1〜第
4の基板、7と8は第1と第2の空きスロット、9はバ
ックアップ電源バス、10と11は第1と第2の直流電
源バス。
12は信号バスを示す。
この第1図の実施例では、第1の基板3と第2の基板4
は電源バックアップを必要とする回路基板、第3の基板
5と第4の基板6は、電源バックアップを必要としない
回路基板とする。
は電源バックアップを必要とする回路基板、第3の基板
5と第4の基板6は、電源バックアップを必要としない
回路基板とする。
そして、共通バスである信号バス12.および同じく共
通バスである第1の直流電源バスlOとバックアップ電
源バス9には、マザーボードを使用する。
通バスである第1の直流電源バスlOとバックアップ電
源バス9には、マザーボードを使用する。
また、マザーボード上において、信号バス12は、すべ
て共通ラインを用いる。
て共通ラインを用いる。
他方、第1の直流電源バスlOとバックアップ電源バス
9は、第1図に示すように分断して、2系統にする。た
だし、別ラインとはしないで、同じピンアサイメントを
有するように構成し、プリントパターで分離されるよう
にする。
9は、第1図に示すように分断して、2系統にする。た
だし、別ラインとはしないで、同じピンアサイメントを
有するように構成し、プリントパターで分離されるよう
にする。
そして、第1の直流電源バス10へは、直流電源部2か
らそのまま供給し、バックアップ電源バス9には、直流
電源部2から第2の直流電源バス11、電源バックアッ
プ回路1を介して供給する。
らそのまま供給し、バックアップ電源バス9には、直流
電源部2から第2の直流電源バス11、電源バックアッ
プ回路1を介して供給する。
電源バックアップ回路1は、バッテリー、充電回路、電
源異常検知回路、切換え回路から構成され、直流電源(
交流電源も含む)の正常時には、第2の直流電源バス1
1を通して直流電源部2からの電源を供給し、また、バ
ッテリーへ充電する。
源異常検知回路、切換え回路から構成され、直流電源(
交流電源も含む)の正常時には、第2の直流電源バス1
1を通して直流電源部2からの電源を供給し、また、バ
ッテリーへ充電する。
これに対して、直流電源に異常が生じた場合には、電源
バックアップ回路1に設けられた電源異常検知回路によ
ってその旨を検知し、同じく電源バックアップ回路1に
設けられたバッテリーから、バックアップが必要な第1
の基板3と第2の基板4へ電圧が供給されるように切換
える。
バックアップ回路1に設けられた電源異常検知回路によ
ってその旨を検知し、同じく電源バックアップ回路1に
設けられたバッテリーから、バックアップが必要な第1
の基板3と第2の基板4へ電圧が供給されるように切換
える。
このような動作により、電源遮断の異常発生時には、電
源バックアップが必要な第1の基板3と第2の基板4の
みが、バッテリーによってバックアップされ、バックア
ップを必要としない第3の基板5と第4の基板6は、バ
ックアップされない。
源バックアップが必要な第1の基板3と第2の基板4の
みが、バッテリーによってバックアップされ、バックア
ップを必要としない第3の基板5と第4の基板6は、バ
ックアップされない。
しかも、バックアップに必要な回路等を、バックアップ
を必要とする第1の基板3と第2の基板4へ設ける必要
はない。
を必要とする第1の基板3と第2の基板4へ設ける必要
はない。
その上、設計・製作後に、電源バックアップを必要とす
る回路基板が生じたり、反対に、バックアップが不要と
なった場合には、それに対応して、変更が生じた回路基
板を差すスロットの位置を。
る回路基板が生じたり、反対に、バックアップが不要と
なった場合には、それに対応して、変更が生じた回路基
板を差すスロットの位置を。
単に変更するだけで済み、さらに、基板の追加等が生じ
ても、空きスロットを設けることにより容易に対応する
ことができる。
ても、空きスロットを設けることにより容易に対応する
ことができる。
以上に詳細に説明したとおり、この発明の電源バックア
ップ方式では、各機能毎に分割された回路基板を備え、
これらの回路基板に−は、バッテリーバックアップを必
要とする基板と、必要としない基板とが混在しており、
かつ、各基板が共通バスで接続された情報処理システム
において、共通バス上のピンアサイメントは同じである
が、電源ラインを2系統有するマザーボードと、バッテ
リー、および電源異常検知切換え回路や充電回路等から
なるバックアップ回路とを設け、2系統の電源ラインの
一方のみをバックアップするようにしている。
ップ方式では、各機能毎に分割された回路基板を備え、
これらの回路基板に−は、バッテリーバックアップを必
要とする基板と、必要としない基板とが混在しており、
かつ、各基板が共通バスで接続された情報処理システム
において、共通バス上のピンアサイメントは同じである
が、電源ラインを2系統有するマザーボードと、バッテ
リー、および電源異常検知切換え回路や充電回路等から
なるバックアップ回路とを設け、2系統の電源ラインの
一方のみをバックアップするようにしている。
効−−−呆一
したがって、この発明の電源バックアップ方式によれば
1回路構成の共通化が可能なところはすべて共通化され
るので1部品点数が減少するとともに、その構成も簡略
化されて基板の有効スペースが広くなり、複雑な回路で
も容易に収納することができる。
1回路構成の共通化が可能なところはすべて共通化され
るので1部品点数が減少するとともに、その構成も簡略
化されて基板の有効スペースが広くなり、複雑な回路で
も容易に収納することができる。
また、バックアップが必要な基板のみがバックアップさ
れ、不必要な基板はバックアップしないので、バッテリ
ーの小容量化が可能になり、コストダウンも実現される
。
れ、不必要な基板はバックアップしないので、バッテリ
ーの小容量化が可能になり、コストダウンも実現される
。
さらに、システムの設計・製作の後に、バックアップの
要不要の変更が生じた場合にも、単に基板を差込むスロ
ットを変更するだけで、迅速に対応できる、等の多くの
優れた効果が得られる。
要不要の変更が生じた場合にも、単に基板を差込むスロ
ットを変更するだけで、迅速に対応できる、等の多くの
優れた効果が得られる。
i±鼠はこの発明の電源バックアップ方式を実施する場
合に使用される情報処理システムの要部構成の一例を示
す機能ブロック図、t+は従来の第3のバックアップ方
式の構成例を示す機能ブロック図である。 図面において、1は電源バックアップ回路、2は直流電
源部、3〜6は第1〜第4の基板、7と8は第1と第2
の空きスロット、9はバックアップ電源バス、10と1
1は第1と第2の直流電源バス、12は信号バス、21
はバッテリー電源部、22は直流電源部、23〜26は
第1〜第4の基板、27はバックアップ電源バス、28
は直流電源バス、29は信号バスを示す。
合に使用される情報処理システムの要部構成の一例を示
す機能ブロック図、t+は従来の第3のバックアップ方
式の構成例を示す機能ブロック図である。 図面において、1は電源バックアップ回路、2は直流電
源部、3〜6は第1〜第4の基板、7と8は第1と第2
の空きスロット、9はバックアップ電源バス、10と1
1は第1と第2の直流電源バス、12は信号バス、21
はバッテリー電源部、22は直流電源部、23〜26は
第1〜第4の基板、27はバックアップ電源バス、28
は直流電源バス、29は信号バスを示す。
Claims (1)
- 各機能毎に分割された回路基板を備え、前記基板はバッ
テリーバックアップを必要とする基板と、必要としない
基板とが混在しており、かつ、前記各基板が共通バスで
接続された情報処理システムにおいて、前記共通バス上
のピンアサイメントは同じであるが、電源ラインを2系
統有するマザーボードと、バッテリー、および電源異常
検知切換え回路や充電回路等からなるバックアップ回路
とを備え、前記2系統の電源ラインの一方のみをバック
アップすることを特徴とする電源バックアップ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60062921A JPS61221540A (ja) | 1985-03-27 | 1985-03-27 | 電源バツクアツプ方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60062921A JPS61221540A (ja) | 1985-03-27 | 1985-03-27 | 電源バツクアツプ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61221540A true JPS61221540A (ja) | 1986-10-01 |
Family
ID=13214206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60062921A Pending JPS61221540A (ja) | 1985-03-27 | 1985-03-27 | 電源バツクアツプ方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61221540A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0329532A (ja) * | 1989-06-27 | 1991-02-07 | Matsushita Electric Works Ltd | バスシステムの電源バックアップ方式 |
-
1985
- 1985-03-27 JP JP60062921A patent/JPS61221540A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0329532A (ja) * | 1989-06-27 | 1991-02-07 | Matsushita Electric Works Ltd | バスシステムの電源バックアップ方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5805903A (en) | Protection of computer system against incorrect card insertion during start-up | |
US7290170B2 (en) | Arbitration method and system for redundant controllers, with output interlock and automatic switching capabilities | |
US6209051B1 (en) | Method for switching between multiple system hosts | |
US6138247A (en) | Method for switching between multiple system processors | |
US4974192A (en) | Communication processor for personal computer | |
US20070069585A1 (en) | Fail safe redundant power supply in a multi-node computer system | |
CN1300397A (zh) | 多结构的背板 | |
CA2332296C (en) | Controlling a bus with multiple system hosts | |
US11061454B2 (en) | Power supply apparatus, backup power module and method for providing backup power in computing systems | |
JPS6142235A (ja) | バツテリ−バツクアツプ回路 | |
US5497037A (en) | Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages | |
US6510485B1 (en) | Stabilizing circuit for interfacing device | |
US7093048B2 (en) | System and method for reducing inrush current in a blade server | |
JPS61221540A (ja) | 電源バツクアツプ方式 | |
US7062620B1 (en) | Dual power bus data storage system | |
JP2003242048A (ja) | バスシステム | |
JP3458962B2 (ja) | 電気回路装置 | |
JP3112068B2 (ja) | 二重化構成装置 | |
US20040030952A1 (en) | Rambus based hot plug memory | |
JPH03192403A (ja) | 揮発性メモリのバツクアツプ方法 | |
JPS59170951A (ja) | 電子機器 | |
JP2685761B2 (ja) | 接続ケーブル | |
JPS61210468A (ja) | 共有メモリの電源供給方式 | |
JPS6091821A (ja) | 電源システム | |
JPH01288985A (ja) | メモリカード |