CN1300397A - 多结构的背板 - Google Patents

多结构的背板 Download PDF

Info

Publication number
CN1300397A
CN1300397A CN99806002A CN99806002A CN1300397A CN 1300397 A CN1300397 A CN 1300397A CN 99806002 A CN99806002 A CN 99806002A CN 99806002 A CN99806002 A CN 99806002A CN 1300397 A CN1300397 A CN 1300397A
Authority
CN
China
Prior art keywords
system processor
group
input
output board
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99806002A
Other languages
English (en)
Inventor
马克·拉努斯
詹姆斯·兰格达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1300397A publication Critical patent/CN1300397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Abstract

一个多结构背板(100),这个多结构背板(100)可以被构成为4个不同的结构:双路,扩展,激活/备份和激活/激活。这个多结构背板(100)具有带一第一系统处理器槽(112),一第一桥接槽(114),和一第一组一个或者多个输入/输出槽(116)的一第一CompactPCI○总线(110)。这个多结构背板具有带一第二系统处理器槽(122),一第二桥接槽(124),和一第二组一个或者多个输入/输出槽(126)的一第二CompactPCI总线(120)。在第一系统处理器槽(112)和第二桥接槽(124)之间提供了一第一交叉连接(130),在第二系统处理器槽(122)和第一桥接槽(114)之间提供了一第二交叉连接(140)。优选地,第一交叉连接是一第一局部PCI总线,第二交叉连接是一第二局部PCI总线。

Description

多结构的背板
本发明涉及总线结构，更具体地，涉及背板的结构。
一个传统的计算机系统利用一个总线在计算机系统的部件之间传送数据。一个通用的总线结构是PCI(外围部件互联)总线结构，这个PCI总线结构包括该领域内众所周知的各种理想的特性。PCI总线结构被描述在例如，在Oregon Hillsborough,5300 N.E.Elam YoungParkway的PCI特殊兴趣组出版的PCI局部总线规范。最近开发的CompactPCI总线结构是针对工业和/或者嵌入式应用设计的PCI技术的一个实现方式。CompactPCI总线结构被描述在MassachusettsWakefield,301 Edgewater Place Suite 220的PCI工业计算机制造商组(PCIMG)出版的CompactPCI规范中。CompactPCI和PCIMG是PCI工业计算机制造商组的注册商标。
CompactPCI标准对某些特定的设计方面有一些限制，例如总线上的槽位数目。所以，具有基于多个总线的一个CompactPCI总线结构是有利的。这样一个多总线结构具有各种结构。但是，为这些结构中的每一个均提供一个不同的背板对背板的制造商和销售者来说其效率是不高的，对希望将一个计算机系统升级为一个不同结构的用户来说其费用是昂贵的。所以，希望能够有能够支持多结构的一多CompactPCI总线结构。
图1是根据本发明的优选实施方式的多结构背板的一个电路图；
图2是多结构背板的一个双路结构的一个电路图；
图3是多结构背板的一个扩展结构的一个电路图；
图4是在一个激活模式中的多结构背板的一个激活/备份结构的一个电路图；
图5是在一个备份模式中的多结构背板的一个激活/备份结构的一个电路图；
图6是在一个激活/备份结构中交换主机板的过程的一个流图；
图7是在一个激活/激活结构中交换主机板的过程的一个流图；
图8是系统主机的一个电路图；
图9是在系统主机之间进行切换的过程的一个流图；和
图10是在系统处理器之间进行切换的过程的一个流图。
在本发明的一个优选实施方式中，提供了一个多结构背板，这个多结构背板可以被构成为4个不同的结构：双路，扩展，激活/备份和激活/激活。这个多结构背板具有带一第一系统处理器槽，一第一桥接槽，和一第一组一个或者多个输入/输出槽的一第一CompactPCI总线。这个多结构背板具有带一第二系统处理器槽，一第二桥接槽，和一第二组一个或者多个输入/输出槽的一第二CompactPCI总线。在第一系统处理器槽和第二桥接槽之间提供了一第一交叉连接，在第二系统处理器槽和第一桥接槽之间提供了一第二交叉连接。优选地，第一交叉连接是一第一局部PCI总线，第二交叉连接是一第二局部PCI总线。
在双路结构中，多结构背板具有被插入到第一系统处理器槽中的一第一系统处理器板，和被插入到第二系统处理器槽中的一第二系统处理器板。第一组一个或者多个输入/输出板中的每一个被插入到第一组一个或者多个输入/输出槽中，第二组一个或者多个输入/输出板中的每一个被插入到第二组一个或者多个输入/输出槽中。第一系统处理器板具有控制第一组一个或者多个输入/输出板的一第一系统处理器，而第二系统处理器板具有控制第二组一个或者多个输入/输出板的一第二系统处理器。
在扩展结构中，多结构背板具有被插入到第一系统处理器槽中的一系统处理器板，和被插入到第二桥接槽中的一个桥接板。第一组一个或者多个输入/输出板中的每一个被插入到第一组一个或者多个输入/输出槽中，第二组一个或者多个输入/输出板中的每一个被插入到第二组一个或者多个输入/输出槽中。系统处理器板经过第一交叉连接被连接到桥接板。这个系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一系统处理器，同时这个系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板。
在激活/备份结构中，多结构背板具有被插入到第一系统处理器槽中的一第一系统处理器板，和被插入到第二系统处理器槽中的一第二系统处理器板。第一组一个或者多个输入/输出板中的每一个被插入到第一组一个或者多个输入/输出槽中，第二组一个或者多个输入/输出板中的每一个被插入到第二组一个或者多个输入/输出槽中。一第一桥接板被插入在第一桥接槽中，一第二桥接板被插入在第二桥接槽中。在激活/备份结构中的激活模式下，第一系统处理器板经过第一交叉连接被连接到第二桥接板，并且这个第一系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板。在激活/备份结构中的备份模式下，第二系统处理器板经过第二交叉连接被连接到第一桥接板，并且这个第二系统处理器板具有控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板。
在激活/激活结构中，多结构背板具有被插入到第一系统处理器槽中的一第一系统处理器板，和被插入到第二系统处理器槽中的一第二系统处理器板。第一组一个或者多个输入/输出板中的每一个被插入到第一组一个或者多个输入/输出槽中，第二组一个或者多个输入/输出板中的每一个被插入到第二组一个或者多个输入/输出槽中。一第一桥接板被插入在第一桥接槽中，一第二桥接板被插入在第二桥接槽中。
在激活/激活结构中的一个双路模式下，第一系统处理器板具有控制第一组一个或者多个输入/输出板的一第一系统处理器，而第二系统处理器板具有控制第二组一个或者多个输入/输出板的一第二系统处理器。而在激活/激活结构中的一第一共享模式下，第一系统处理器板经过第一交叉连接被连接到第二桥接板，并且这个第一系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板。在激活/激活结构中的一第二共享模式下，第二系统处理器板经过第二交叉连接被连接到第一桥接板，并且这个第二系统处理器板具有控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板。
多结构背板
图1是根据本发明的一个优选实施方式的多结构背板的一个电路图。在图1中，一个背板100具有一个CompactPCI总线[1]110和一个CompactPCI总线[2]120。与CompactPCI总线[1]110连接的是一个系统处理器槽[1]112，一个桥接槽[1]114和输入/输出槽[1]116。输入/输出槽[1]116中插入输入/输出板[1]118，以实现相应的装置。与CompactPCI总线[2]120连接的是一个系统处理器槽[2]122，一个桥接槽[2]124和输入/输出槽[2]126。输入/输出槽[2]126中插入输入/输出板[2]128，以实现相应的装置。一个交叉连接[1]130将系统处理器槽[1]112连接到桥接槽[2]124。一个交叉连接[2]140将系统处理器槽[2]122连接到桥接槽[1]114。优选地，交叉连接[1]130是一第一局部外围部件互联(PCI)总线，交叉连接[2]140是一第二PCI总线。
图1也显示了连接到背板100以定义整个计算机系统的系统处理器板和桥接板。如上面所提到的，背板100提供了计算机系统的多个可能结构。根据背板100的被选择结构，图1中所显示的系统处理器板和桥接板的某些组合可以出现和/或者激活。一个系统处理器板[1]150具有一个系统处理器[1]152和一个系统主机[1S]154，并且被插入到系统处理器槽[1]112。具有一个系统主机[1B]164和一个热切换控制器[1]166的一个桥接板[1]160被可选地插入到桥接槽[1]114。一个系统处理器板[2]170具有一个系统处理器[2]172和一个系统主机[2S]174，并且被插入到系统处理器槽[2]122。具有一个系统主机[2B]184和一个热切换控制器[2]186的一个桥接板[2]180被可选地插入到桥接槽[2]124。例如，系统处理器是Motorola MPC750处理器系统。
图2是多结构背板的一个双路结构的一个电路图。在这个双路结构中，第一和第二子系统的功能是相互无关的。在图2中，系统处理器板[1]150被插入到系统处理器槽[1]112中，系统处理器板[2]170被插入到系统处理器槽[2]122中。系统处理器[1]152控制在CompactPCI总线[1]110上的输入/输出板[1]118，以控制在第一子系统中实现的这些器件。系统主机[1S]154控制CompactPCI总线[1]110总线功能。系统处理器[2]172控制在CompactPCI总线[2]120上的输入/输出板[2]128，以控制在第二子系统中实现的这些器件。系统主机[2S]174控制CompactPCI总线[2]120总线功能。其中，既不使用交叉连接[1]130，也不使用交叉连接[2]140。
图3是多结构背板的一个扩展结构的一个电路图。在这个扩展结构中，一单个系统处理器控制在这两个总线上被实现的装置。在图3中，系统处理器板[1]150被插入到系统处理器槽[1]112中，桥接板[2]180被插入到桥接槽[2]124中。系统处理器[1]152控制在CompactPCI总线[1]110上的输入/输出板[1]118，以控制在其中实现的这些器件。系统处理器[1]152也经过交叉连接[1]130来控制在CompactPCI总线[2]120上的输入/输出板[2]128，以控制在其中实现的这些器件。系统主机[2B]184控制CompactPCI总线[2]120总线功能。交叉连接[2]140没有被使用。
图4是在一个激活模式下，多结构背板的一个激活/备份结构的电路图。在这个激活/备份系统中，在一个激活模式下一单个激活系统处理器控制在两个总线上被实现的器件。如果在激活系统处理器上发生了一个故障，在备份模式下一个备份处理器就控制这些器件。在图4中，系统处理器板[1]150被插入到系统处理器槽[1]112中，系统处理器板[2]170被插入到系统处理器槽[2]122中。桥接板[1]160被插入到桥接槽[1]114中，并且桥接板[2]180被插入到桥接槽[2]124中。在一个激活模式下，系统处理器板[1]150和桥接板[2]180被用作一个合作板(companion board)。系统处理器[1]152控制在CompactPCI总线[1]110上的输入/输出板[1]118，也经过交叉连接[1]130来控制在CompactPCI总线[2]120上的输入/输出板[2]128。系统主机[1S]154控制CompactPCI总线[1]110总线功能，并且系统主机[2B]184控制CompactPCI总线[2]120总线功能。交叉连接[2]140没有被使用。
图5是在一个备份模式下，多结构背板的一个激活/备份结构的电路图。在这个备份模式下，系统处理器板[2]170和桥接板[1]160被用作一个合作板。系统处理器[2]172控制在CompactPCI总线[1]110上的输入/输出板[2]128，也经过交叉连接[2]140来控制在CompactPCI总线[2]120上的输入/输出板[1]118。系统主机[1B]164控制CompactPCI总线[1]110总线功能，并且系统主机[2S]174控制CompactPCI总线[2]120总线功能。交叉连接[1]130没有被使用。
在一个激活/激活结构中，两个系统处理器板和两个桥接板均被如图1所显示的插入。系统处理器板[1]150被插入到系统处理器槽[1]112中，系统处理器板[2]170被插入到系统处理器槽[2]122中。桥接板[1]160被插入到桥接槽[1]114中，并且桥接板[2]180被插入到桥接槽[2]124中。在一个双路模式下，第一和第二系统功能是相互无关的，如上面所模式的双路结构类似。系统处理器[1]152控制在CompactPCI总线[1]110上的输入/输出板[1]118，以控制在第一系统中使用它们而实现的这些器件。系统处理器[2]172控制在CompactPCI总线[2]120上的输入/输出板[2]128，以控制在第二系统中使用它们而实现的这些器件。系统主机[1S]154控制CompactPCI总线[1]110功能，并且系统主机[2S]174控制CompactPCI总线[2]120功能。交叉连接[2]140没有被使用，交叉连接[1]130也没有被使用。
在该激活/激活结构中，如果在CompactPCI总线[2]120上的系统处理器发生了一个故障，在第一共享模式下，处理负担就转移到系统处理器[1]152。这第一共享模式的操作与上面所讨论的激活/备份结构的激活模式和图4所显示的完全一致。如果在CompactPCI总线[1]110上的系统处理器发生了一个故障，在第二共享模式下，处理负担就转移到系统处理器[2]172。这第二共享模式的操作与上面所讨论的和图5所显示的激活/备份结构的备份模式完全一致。
主机板的交换
如上面所显示的，在每一个总线上均提供了多个系统主机。系统处理器板[1]150，桥接板[1]160，系统处理器板[2]170和桥接板[2]180中的每一个均是其上驻留了一个系统主机的一个“主机板”。其结果是，在激活主机板上发生了一个故障时，对任何一个总线的总线功能控制均可以从一个激活系统主机切换到一个备份系统主机上。传统的CompactPCI总线结构允许在一个CompactPCI总线上的一个非主机板，例如输入/输出板[1]118中的一个或者输入/输出板[2]128中的一个，可以被进行“热切换”。即，板子可以被拿出，或者被替代，而不会通过重新设置这些装置而中断计算机系统的操作。这在例如Massachusetts Wakefield,301 Edgewater Place Suite 220的PCI工业计算机制造商组出版的CompactPCI热切换规范中被描述。所以，通过在每一个CompactPCI总线上提供多个系统主机，本发明的优选实施方式提供了对主机板进行热切换的能力，并且允许发生了故障的一个主机板可以被替代，而允许操作继续进行。结果，CompactPCI总线结构的优点可以用于一个高可用性或者高抗故障的应用中。
图6是优选实施方式的计算机系统所执行的、用于切换在一个激活/备份结构中的主机板的过程的一个流图。在图6中被描述的基本功能被系统处理器152或者172，系统主机154,164,174或者184和热切换控制器166或者186一起组合执行，并且进一步在规范的后面被详细说明。该领域的一个普通技术人员将认识到如何以最适合于手头的应用，但是是根据这里所进行的描述，的方式来实现这些功能。在步骤605中，如果在主机板中检测到了一个故障，控制就转移到步骤610。在步骤610中，利用交叉连接[2]140，而不是利用交叉连接[1]130。在步骤615中，系统处理被从系统处理器[1]152转移到系统处理器[2]172。步骤615将在后面被详细解释。在步骤620中，CompactPCI总线[1]110功能的控制被从系统主机[1S]154转移到系统主机[1B]164。在步骤625中，CompactPCI总线[2]120功能的控制被从系统主机[2B]184转移到系统主机[2S]174。后面将参考图8和图9来详细解释系统主机转移。在步骤630中，发生故障的主机板被进行热切换，并且可以纠正主机板的故障而不会中断系统的操作。
图7是用于切换在一个激活/激活结构中的主机板的过程的一个流图。如在图6中所显示的，在图7中被描述的基本功能被系统处理器152或者172，系统主机154,164,174或者184和热切换控制器166或者186一起组合执行，并且进一步在本说明书的后面详细说明。该领域的一个普通技术人员将认识到如何以最适合于手头的应用，但是是根据这里所进行的描述，的方式来实现这些功能。在步骤705中，如果在主机板中检测到了一个故障，控制就转移到步骤710。在步骤710中，利用交叉连接[2]140。系统处理器[2]172继续控制在CompactPCI总线[2]120上的处理，如步骤715所提到的。在步骤720中，对CompactPCI总线[2]120上装置的处理控制被转移到系统处理器[2]172。将在后面参考图10详细解释系统处理器的转移。系统主机[2S]174继续控制CompactPCI总线[2]120功能，如步骤725所提到的。在步骤730中，CompactPCI总线[1]110功能的控制被从系统主机[1S]154转移到系统主机[1B]164。在步骤735中，发生故障的主机板被进行热切换，并且可以纠正主机板的故障而不会中断系统的操作。
如上面所提到的，传统的CompactPCI标准提供了热切换的能力。如这样，在桥接板[1]160上的热切换控制器[1]166和在桥接板[2]180上的热切换控制器[2]186是基于传统的、如在上面所提到的CompactPCI热切换规范中所描述的CompactPCI热切换的。该领域的一个普通技术人员，可以根据这里所提供的描述，根据CompactPCI热切换规范，并且根据设计偏好和对手头应用的合适性，轻易地实现热切换控制器。但是，对主机板进行热切换需要对传统的CompactPCI系统主机进行某些修改，以确保总线控制功能不会被在一个总线上的两个系统主机的存在所破坏。
图8是具有这样一个修改的一个系统主机的一个电路图。图8中的系统主机800与系统主机[1S]154，系统主机[1B]164，系统主机[2S]174或者系统主机[2B]184相应。系统主机800包括一个传统的PCI-PCI桥810，这个PCI-PCI桥810将CompactPC总线连接到主机板上的一个局部PCI总线上。例如，桥810是一个DEC 21154 PCI桥仲裁器820。这个系统主机800进一步包括一个专用仲裁器820。这个专用仲裁器820替代被禁止的、包括在桥810中的传统总线仲裁器的功能。这个专用仲裁器820与传统的PCI总线仲裁器相同，除了提供了允许系统主机进行切换的几个特征外。下面参考图9来解释这些特征。
图9是对系统主机进行切换的过程的一个流图。这个过程被在系统主机[1S]154或者系统主机[1B]164中的专用仲裁器820和热切换控制器166所执行，以在CompactPCI总线[1]110上的系统主机[1S]154和系统主机[1B]164之间进行切换，或者被系统主机[2S]174或者系统主机[2B]184专用仲裁器820和热切换控制器186所执行，以在CompactPCI总线[2]120上的系统主机[2S]174和系统主机[2B]184之间进行切换，如在上面所描述的各种情形下。在步骤905中，热切换控制器使总线停顿。更具体地，这个热切换控制器向专用仲裁器820提供一个高优先级请求信号，仅当总线是空闲时专用仲裁器820才允许这个高优先级请求信号。在专用仲裁器820中，为用于这个目的的热切换控制器提供一个专用请求/允许线对。
在步骤910中，计算机系统禁止被激活系统主机所提供的系统主机信号。具体地，热切换控制器向专用仲裁器820提供一个浮动信号，这个浮动信号促使专用仲裁器820禁止当处于激活时它所提供的系统主机信号。对用于这个目的的热切换控制器，一个专用浮动线被添加到专用仲裁器820。被这个浮动信号所禁止的系统主机信号包括用于确认对总线上装置的总线访问的允许信号，用于重新设置总线上装置的重新设置信号，和时钟信号，和被提供到总线上装置的中断。专用仲裁器820定义其允许信号，重新设置信号和时钟信号为3态信号，其中一高阻抗状态被添加作为一第三状态。浮动信号促使专用仲裁器820将3态允许信号，重新设置信号，和时钟信号设置为第三状态，并且禁止中断。在步骤915中，热切换控制器将控制从发生故障的激活系统主机转移到备份系统主机。尽管为了简单按照所显示的顺序来进行描述，本发明的优选实施方式在重新设置信号和时钟信号被激活系统主机禁止以前，将它们传送到备份系统主机，以使重新设置信号和时钟信号不会成为一个中间状态，在这个中间状态中，一个不希望有的信号将被发送到任何一个装置。另外，优选地，时钟信号在结束的边缘被放置在第三状态，以避免短周期。
系统处理器板的交换插拔需要系统处理器控制的切换。例如，在有影响系统处理器板[1]150的一个故障的情形下，控制被从系统处理器[1]152转移到系统处理器[2]172，或者在有影响系统处理器板[2]170的一个故障的情形下，控制被从系统处理器[2]172转移到系统处理器[1]152。高度可用或者高度抗故障应用需要能够实现系统处理器的切换而不需要重新设置系统的装置或者不需要中断系统的操作。但是，因为系统处理器[1]152和系统处理器[2]172的操作是无关的，所以这样一个切换使系统变得危险。例如，在进行切换期间，在CompactPC总线上的这个装置可能正在执行对激活系统处理器的存储器进的一个直接存储器访问操作。但是，这个备份系统处理器可能没有利用相同的寻址方法，所以当这个装置写到开始所希望的地址时可能会破坏重要的数据。本发明的优选实施方式通过备份系统处理器提供了系统处理器的一个无缝切换，以避免这样的一个数据破坏。
图10是系统处理器的无缝切换的一个流图。图10的功能被备份系统处理器执行，以从激活系统处理器切换到备份系统处理器。在步骤1005中，备份系统处理器判断是否有影响激活系统处理器的一个故障，例如在激活系统处理器板上的一个故障或者在一个合作桥板上的一个故障，这个故障需要从激活系统处理器切换到备份系统处理器，如上面所描述的。在步骤1010中，备份系统处理器将这个专用仲裁器800设置为单主控模式，以使它将不向任何装置，除了备份系统处理器外，提供一个总线允许。在步骤1015中，备份系统处理器检查在总线上的一个装置，并且在步骤1020中判断这个装置是否有在执行一个破坏性动作的危险。例如，备份系统处理器访问关于这个装置的状态信息，并且判断是否使能对这个装置的中断，判断这个装置是否有能力执行对激活系统处理器的一个直接存储器访问操作，和/或者判断这个装置是否是在一个发生故障的板子上，例如在激活系统处理器板或者合作板上的一个故障。
在步骤1025中，如果在步骤1020中，备份系统处理器判断这个装置有在执行一个破坏性动作的危险，然后备份系统处理器就停顿这个装置。例如，备份系统处理器对这个装置进行编程以停止操作，或者改变这个装置正在进行写入的一个地址。只要在步骤1030中检测到有多个装置，备份系统处理器就重复步骤1015到1030。最后，在步骤1035中，所有有在执行一个破坏性动作危险的装置均被停顿，并且备份系统处理器将专用仲裁器800设置在一多主控模式，这将允许它能够向除了备份系统处理器外的其它装置提供总线允许。
应理解，这里所描述的本发明提供了带多结构的一单个背板的优点。本发明在上面已经被参考优选实施方式进行描述。但是，该领域内的技术人员将认识到，可以对这些优选实施方式进行改变和修改，而不会偏离本发明的范围。

Claims (11)

1．一个多结构背板，包括：
一第一CompactPCI总线，具有一第一系统处理器槽，一第一桥接槽，和一第一组一个或者多个输入/输出槽；
一第二CompactPCI总线，具有一第二系统处理器槽，一第二桥接槽，和一第二组一个或者多个输入/输出槽；
一第一交叉连接，在第一系统处理器槽和第二桥接槽之间；
一第二交叉连接，在第二系统处理器槽和第一桥接槽之间。
2．如权利要求1的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
第一系统处理器板，具有控制第一组一个或者多个输入/输出板的一第一系统处理器；和
第二系统处理器板，具有控制第二组一个或者多个输入/输出板的一第二系统处理器。
3．如权利要求1的这个多结构背板，进一步包括：
一系统处理器板，被插入到第一系统处理器槽中；
一个桥接板，被插入到第二桥接槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；和
系统处理器板，经过第一交叉连接被连接到桥接板，这个系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一系统处理器，同时这个系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板。
4．如权利要求1的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
一第一桥接板，被插入在第一桥接槽中；
一第二桥接板，被插入在第二桥接槽中；
第一系统处理器板，经过第一交叉连接被连接到第二桥接板，并且在激活模式下，这个第一系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板；和
第二系统处理器板，经过第二交叉连接被连接到第一桥接板，并且在备份模式下，这个第二系统处理器板具有控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板。
5．如权利要求1的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
一第一桥接板，被插入在第一桥接槽中；
一第二桥接板，被插入在第二桥接槽中。
在一个双模式下，第一系统处理器板具有控制第一组一个或者多个输入/输出板的一第一系统处理器，而第二系统处理器板具有控制第二组一个或者多个输入/输出板的一第二系统处理器；
在一第一共享模式下，第一系统处理器板经过第一交叉连接被连接到第二桥接板，并且这个第一系统处理器板具有控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板；和
在一第二共享模式下，第二系统处理器板经过第二交叉连接被连接到第一桥接板，并且这个第二系统处理器板具有控制在第二CompactPCI总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一CompactPCI总线上的第一组一个或者多个输入/输出板。
6．如权利要求1的这个多结构背板，其中第一交叉连接是一第一局部外围部件互联总线，第二交叉连接是一第二局部外围部件互联总线。
7．一个多结构背板，包括：
一第一总线，具有一第一系统处理器槽，一第一桥接槽，和一第一组一个或者多个输入/输出槽；
一第二总线，具有一第二系统处理器槽，一第二桥接槽，和一第二组一个或者多个输入/输出槽；
一第一交叉连接，在第一系统处理器槽和第二桥接槽之间；
一第二交叉连接，在第二系统处理器槽和第一桥接槽之间。
8．如权利要求7的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
第一系统处理器板，具有控制第一组一个或者多个输入/输出板的一第一系统处理器；和
第二系统处理器板，具有控制第二组一个或者多个输入/输出板的一第二系统处理器。
9．如权利要求7的这个多结构背板，进一步包括：
一系统处理器板，被插入到第一系统处理器槽中；
一个桥接板，被插入到第二桥接槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；和
系统处理器板，经过第一交叉连接被连接到桥接板，这个系统处理器板具有控制在第一总线上的第一组一个或者多个输入/输出板的一系统处理器，同时这个系统处理器控制在第二总线上的第二组一个或者多个输入/输出板。
10．如权利要求7的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
一第一桥接板，被插入在第一桥接槽中；
一第二桥接板，被插入在第二桥接槽中；
第一系统处理器板，经过第一交叉连接被连接到第二桥接板，并且在激活模式下，这个第一系统处理器板具有控制在第一总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二总线上的第二组一个或者多个输入/输出板；和
第二系统处理器板，经过第二交叉连接被连接到第一桥接板，并且在备份模式下，这个第二系统处理器板具有控制在第二总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一总线上的第一组一个或者多个输入/输出板。
11．如权利要求7的这个多结构背板，进一步包括：
一第一系统处理器板，被插入到第一系统处理器槽中；
一第二系统处理器板，被插入到第二系统处理器槽中；
一第一组一个或者多个输入/输出板，其中的每一个被插入到第一组一个或者多个输入/输出槽中；
一第二组一个或者多个输入/输出板，其中的每一个被插入到第二组一个或者多个输入/输出槽中；
一第一桥接板，被插入在第一桥接槽中；
一第二桥接板，被插入在第二桥接槽中。
在一个双模式下，第一系统处理器板具有控制第一组一个或者多个输入/输出板的一第一系统处理器，而第二系统处理器板具有控制第二组一个或者多个输入/输出板的一第二系统处理器；
在一个双模式下，第一系统处理器板具有控制第一组一个或者多个输入/输出板的一第一系统处理器，而第二系统处理器板具有控制第二组一个或者多个输入/输出板的一第二系统处理器；
在一第一共享模式下，第一系统处理器板经过第一交叉连接被连接到第二桥接板，并且这个第一系统处理器板具有控制在第一总线上的第一组一个或者多个输入/输出板的一第一系统处理器，同时这个第一系统处理器控制在第二总线上的第二组一个或者多个输入/输出板；和
在一第二共享模式下，第二系统处理器板经过第二交叉连接被连接到第一桥接板，并且这个第二系统处理器板具有控制在第二总线上的第二组一个或者多个输入/输出板的一第二系统处理器，同时这个第二系统处理器控制在第一总线上的第一组一个或者多个输入/输出板。
CN99806002A 1998-05-14 1999-05-07 多结构的背板 Pending CN1300397A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/079,040 US6112271A (en) 1998-05-14 1998-05-14 Multiconfiguration backplane
US09/079,040 1998-05-14

Publications (1)

Publication Number Publication Date
CN1300397A true CN1300397A (zh) 2001-06-20

Family

ID=22148047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99806002A Pending CN1300397A (zh) 1998-05-14 1999-05-07 多结构的背板

Country Status (9)

Country Link
US (1) US6112271A (zh)
EP (1) EP1080418B1 (zh)
JP (1) JP2002514821A (zh)
KR (1) KR100610151B1 (zh)
CN (1) CN1300397A (zh)
AU (1) AU3978199A (zh)
CA (1) CA2332298C (zh)
DE (1) DE69930846T2 (zh)
WO (1) WO1999059075A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662255B1 (en) * 1999-04-29 2003-12-09 International Business Machines Corporation System for housing CompactPCI adapters in a non-CompactPCI frame
US6618783B1 (en) * 1999-10-29 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for managing a PCI bus coupled to another system
AU2001232954A1 (en) * 2000-01-26 2001-08-07 Motorola, Inc. Dual bridge carrier card
US6578103B1 (en) * 2000-02-03 2003-06-10 Motorola, Inc. Compact PCI backplane and method of data transfer across the compact PCI backplane
US6725317B1 (en) * 2000-04-29 2004-04-20 Hewlett-Packard Development Company, L.P. System and method for managing a computer system having a plurality of partitions
US6684343B1 (en) * 2000-04-29 2004-01-27 Hewlett-Packard Development Company, Lp. Managing operations of a computer system having a plurality of partitions
US6662254B1 (en) 2000-06-22 2003-12-09 Axerra Networks, Ltd. System architecture
US6781822B1 (en) * 2000-07-19 2004-08-24 Kaparel Corporation Backplane for industrial computers
US6675254B1 (en) * 2000-09-29 2004-01-06 Intel Corporation System and method for mid-plane interconnect using switched technology
US6608761B2 (en) * 2000-12-29 2003-08-19 Intel Corporation Multiple processor cards accessing common peripherals via transparent and non-transparent bridges
JP2002222563A (ja) * 2001-01-25 2002-08-09 Pioneer Electronic Corp 切替装置及び切替装置を有する情報記録再生装置
US6836810B1 (en) * 2001-03-29 2004-12-28 Fairchild Semiconductor Corporation Backplane system using incident waveform switching
US20020178314A1 (en) * 2001-05-25 2002-11-28 Cho Daniel Y. Expansion module and backplane
US6865637B1 (en) * 2001-06-26 2005-03-08 Alcatel Memory card and system for updating distributed memory
US7124228B2 (en) * 2001-07-10 2006-10-17 Sun Microsystems, Inc. Bus communication architecture, in particular for multicomputing systems
US6968470B2 (en) 2001-08-07 2005-11-22 Hewlett-Packard Development Company, L.P. System and method for power management in a server system
US6456498B1 (en) 2001-08-07 2002-09-24 Hewlett-Packard Co. CompactPCI-based computer system with mid-plane connector for equivalent front and back loading
US7263620B2 (en) * 2001-08-07 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for graceful shutdown of host processor cards in a server system
US7685348B2 (en) * 2001-08-07 2010-03-23 Hewlett-Packard Development Company, L.P. Dedicated server management card with hot swap functionality
US7103654B2 (en) * 2001-08-07 2006-09-05 Hewlett-Packard Development Company, L.P. Server system with segregated management LAN and payload LAN
US7395323B2 (en) * 2001-08-07 2008-07-01 Hewlett-Packard Development Company, L.P. System and method for providing network address information in a server system
US6724635B2 (en) * 2001-08-07 2004-04-20 Hewlett-Packard Development Company, L.P. LCD panel for a server system
US7103761B2 (en) * 2001-08-07 2006-09-05 Hewlett-Packard Development Company, Lp. Server system with multiple management user interfaces
US20030033463A1 (en) * 2001-08-10 2003-02-13 Garnett Paul J. Computer system storage
US20030065861A1 (en) * 2001-09-28 2003-04-03 Clark Clyde S. Dual system masters
KR20030035316A (ko) * 2001-10-31 2003-05-09 엘지전자 주식회사 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조
US20030097556A1 (en) * 2001-11-16 2003-05-22 Gilbert Gary L. Method and apparatus for providing simplified booting of domains in a multi-domain computer system
KR100405598B1 (ko) * 2001-12-29 2003-11-14 엘지전자 주식회사 컴팩트 피씨아이 시스템에서의 보드 이중화 구조
KR100431349B1 (ko) * 2002-03-27 2004-05-12 삼성전자주식회사 네트워킹 컴퓨터 및 아이디이 디스크 전원제어방법
US7024492B2 (en) * 2002-05-24 2006-04-04 Convedia Corporation Media bus interface arbitration for a data server
US7467179B2 (en) * 2002-05-24 2008-12-16 Radisys Canada Inc. Backplane architecture for a data server
US20040022022A1 (en) * 2002-08-02 2004-02-05 Voge Brendan A. Modular system customized by system backplane
US8051210B2 (en) * 2002-10-15 2011-11-01 Hewlett-Packard Development Company, L.P. Server with LAN switch that connects ports based on connection information received from first and second LANs
US7228345B2 (en) * 2002-10-15 2007-06-05 Hewlett-Packard Development Company, L.P. Server with LAN switch that connects ports based on boot progress information
WO2004040451A1 (ja) * 2002-10-29 2004-05-13 Kabushiki Kaisha Forks システムコントローラ、コントロールシステムおよびシステムコントロール方法
US7042734B2 (en) * 2003-01-23 2006-05-09 Hewlett-Packard Development Company, L.P. Multi-slot CompactPCI blade assembly
US7116015B2 (en) * 2003-01-23 2006-10-03 Dell Products L.P. System and method for dynamically configuring an information handling system
US7017001B2 (en) * 2003-04-16 2006-03-21 Motorola, Inc. Compact PCI backplane and method of data transfer across the compact PCI backplane
US7206963B2 (en) * 2003-06-12 2007-04-17 Sun Microsystems, Inc. System and method for providing switch redundancy between two server systems
CN1321381C (zh) * 2003-11-26 2007-06-13 中国科学院空间科学与应用研究中心 一种嵌入式计算机系统
US7661024B2 (en) * 2007-10-31 2010-02-09 Honeywell International Inc. Bus terminator/monitor/bridge systems and methods
TWI353810B (en) * 2008-09-17 2011-12-01 Asustek Comp Inc Motherboard
US8335879B2 (en) * 2010-04-29 2012-12-18 Hewlett-Packard Development Company, L.P. Node differentiation in multi-node electronic systems
CN103853623A (zh) * 2012-11-30 2014-06-11 华为技术有限公司 数据迁移方法及装置
US10928440B2 (en) * 2018-04-06 2021-02-23 Bently Nevada, Llc Monitoring system with bridges for interconnecting system elements
US11009864B2 (en) 2018-04-06 2021-05-18 Bently Nevada, Llc Gated asynchronous multipoint network interface monitoring system
US10942504B2 (en) * 2018-04-06 2021-03-09 Bently Nevada, Llc Flexible condition monitoring of industrial machines

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2032851T3 (es) * 1987-04-22 1993-03-01 International Business Machines Corporation Conmutador de adaptadores de buses para mejorar la disponibilidad de una unidad de control.
JPH03160529A (ja) * 1989-11-18 1991-07-10 Yokogawa Electric Corp 二重化計算機システム
FR2650414B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Architecture de systeme informatique comportant deux bus
JP3424968B2 (ja) * 1993-12-24 2003-07-07 三菱電機株式会社 計算機システム及びプロセッサチップ及び障害復旧方法
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
US5838899A (en) * 1994-09-20 1998-11-17 Stratus Computer Digital data processing methods and apparatus for fault isolation
US5603044A (en) * 1995-02-08 1997-02-11 International Business Machines Corporation Interconnection network for a multi-nodal data processing system which exhibits incremental scalability
US5822512A (en) * 1995-05-19 1998-10-13 Compaq Computer Corporartion Switching control in a fault tolerant system
US5793987A (en) * 1996-04-18 1998-08-11 Cisco Systems, Inc. Hot plug port adapter with separate PCI local bus and auxiliary bus
US5999997A (en) * 1996-07-26 1999-12-07 Compaq Computer Corporation Two computers cooperating via interconnected busses
US5918023A (en) * 1997-06-09 1999-06-29 Compaq Computer Corporation System design to support either Pentium Pro processors, Pentium II processors, and future processor without having to replace the system board
US5909584A (en) * 1997-08-15 1999-06-01 Compaq Computer Corp. Power interlock with fault indicators for computer system

Also Published As

Publication number Publication date
AU3978199A (en) 1999-11-29
DE69930846T2 (de) 2006-09-14
EP1080418B1 (en) 2006-04-12
DE69930846D1 (de) 2006-05-24
CA2332298C (en) 2004-12-14
US6112271A (en) 2000-08-29
WO1999059075A1 (en) 1999-11-18
EP1080418A1 (en) 2001-03-07
JP2002514821A (ja) 2002-05-21
CA2332298A1 (en) 1999-11-18
KR20010042382A (ko) 2001-05-25
KR100610151B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
CN1300397A (zh) 多结构的背板
CN1300394A (zh) 在多个系统处理器之间进行切换的方法
CN1300393A (zh) 在多个系统主机之间进行切换的方法
CN106776159B (zh) 具有故障转移的快速外围元件互连网络系统与操作方法
US5754804A (en) Method and system for managing system bus communications in a data processing system
US6487623B1 (en) Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6134579A (en) Semaphore in system I/O space
CA2332296C (en) Controlling a bus with multiple system hosts
US5765034A (en) Fencing system for standard interfaces for storage devices
US6532546B2 (en) Computer system for dynamically scaling busses during operation
JP4182948B2 (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US7779293B2 (en) Technology to control input/output device bridges
JP6449671B2 (ja) コアｉ／ｏフェールオーバー制御システムおよびコアｉ／ｏフェールオーバー制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication