JPH03192403A - 揮発性メモリのバツクアツプ方法 - Google Patents

揮発性メモリのバツクアツプ方法

Info

Publication number
JPH03192403A
JPH03192403A JP2335710A JP33571090A JPH03192403A JP H03192403 A JPH03192403 A JP H03192403A JP 2335710 A JP2335710 A JP 2335710A JP 33571090 A JP33571090 A JP 33571090A JP H03192403 A JPH03192403 A JP H03192403A
Authority
JP
Japan
Prior art keywords
battery
memory
board
substrate
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2335710A
Other languages
English (en)
Inventor
Shunji Tsuboi
坪井 俊次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2335710A priority Critical patent/JPH03192403A/ja
Publication of JPH03192403A publication Critical patent/JPH03192403A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は揮発性メモリのバックアップ方法の改良に関
するものである。
[従来の技術] 第4図は従来のバッテリ付メモリ基板を備えた数値制御
装置(以下、NC装置と称す)の制御ユニットを示す構
成図、第5図は従来のメモリ基板を備えた制御ユニット
を示す構成図である。
図において、(1)は制御ユニット、(2)は上記制御
ユニット(1)に実装されたバッテリ付メモリ基板、(
3)は上記バッテリ付メモリ基板 (2)毎に搭載され
ているN1−cd電池、(4)は制御ユニッ]・とバッ
テリ付メモリ基板 (2)あるいはメモリ基板(6)を
接続するコネクタ、(5)はバックアップが必要な素子
であり、バッテリ付メモリ基板(2)あるいはメモリ基
板(6)に搭載されている揮発性メモリ、(6)はバス
コネクタ(4)を介して制御ユニット(1)に実装され
たメモリ基板、(8)は乾電池あるいはN1−cd電池
からなるバッテリ(7)に接続されているバッテリ供給
ラインであり、制御ユニット(1)に実装される各種基
板に共通に提供されている。(12)は例えばcpu 
、メモリ、■10を実装したメインcpu基板で、同じ
(制御ユニット(1)に収納されている。
次にこの制御ユニットにおける揮発性メモリのバックア
ップ方法について説明する。
第4図においては揮発性メモリ(5)を有し、バックア
ップが必要なバッテリ付メモリ基板 (2)毎にNi−
Cd電池(3)が実装され、システム電源(通常5V)
が叶Fされるとバッテリ付メモリ基板(2)上のNi−
Cd電池(3)により該当するバッテリ付メモリ基板 
(2)上の揮発性メモリ(5)がNi−Cd電池(3)
にてバックアップされる。
又、第5図においては、メモリ基板(6)にはバッテリ
が実装されていなく、システム共通のバッテリ(7)が
別に用意されており、システム電源がOFFされるとバ
ッテリ(7)と接続されているバッテリ供給ライン(8
)と、バスコネクタ(4)を介してメモリ基板(6)上
の揮発性メモリ(5)にバッファ・ンブ電流を供給し、
メモリのバックアップを行なっていた。
[発明が解決しようとする問題点] 従来の揮発性メモリのバックアップ方法は以上のような
ものであったので、バックアップが必要なバッテリ付メ
モリ基板 (2)毎にバッテリを実装しなくてはならず
、システムのメモリ容量によっては複数のメモリ基板を
有し、その為、システムに複数個のバッテリが必要とな
るムダが生じている。(第4図) 又、システムに共通なバッテリを制御ユニット(11の
外部に配すれば配線、同定法等の処理が必要となり、ま
た制御ユニット(1)内に配すれば制御ユニット(1)
内の一部分を占有することとなり、使用可能なカード数
が制約されるなどの問題があった。(第5図) この発明は、上記の様な問題点を解消する為になされた
もので、メモリ容量の増減に容量に対応可能な揮発性メ
モリのバックアップ方法を得ることを目的としている。
[問題点を解決するための手段] この発明方法は、システムバッテリ搭載基板とシステム
バッテリが搭載されたメモリ基板とを予め用意しておき
、システムに必要とされるメモリ容量に基づいて、前記
バッテリ搭載基板とバッテリが搭載されたメモリ基板と
の少なくとも一方を使用し、システムの各基板上の揮発
性メモリをバックアップするものである。
[作用] この発明による方法は、上記基板をメモリ容量に対応し
て使用することにより、揮発性メモリをバックアップす
る。
[発明の実施例] 以下、この発明の一実施例を第1図〜第3図を用いて説
明する。
第1図において、(1)はNC装置の制御ユニットで、
(9)のバッテリ選択基板を設けたこと以外は従来のも
のと同一である。尚、(9)は今回の発明に係る選択可
能なバッテリ選択基板であり、システムのバックアップ
用のNi−Cd電池(3)及びバスコネクタ(4)を有
している。
第2図(al においては、  (10)は上記バッテ
リ選択基板(9)を使用したシステムバッテリ基板で、
バッテリ選択基板 (9)と同様にN1−Ccl電池(
3)とバスコネクタ(4)を有している。
第2図(b)における(1114:f、上記バッテリ選
択基板 (9)を使用したシステムバッテリ付メモリ基
板で、揮発性メモリ(5)を設けたこと以外は、第2図
(al  と同様のものである。
第3図は、付加メモリの増大に伴なう制御ユニット内の
カード構成例を示したものであり、第3図(a)におい
ては、メインcpu基板(12)とシステムバッテリ基
板 (10)を、第3図(b)においては、7120匹
基板(12)とシステムバッテリ付メモリ基i (11
)を、第3図(c)においては、メインcpu基板(1
2)とメモリ基板(6)とシステムバッテリ付メモリ基
板(11)を表わしている。
以下本実施例の作用について説明する。
第1図において制御ユニット(1)において、システム
に必要とされるメモリ容量の大きさに伴ない1例えば第
3図(a)〜(c)に記されるカード構成が考えられる
第3図(al においては、メインcpu基板(12)
に実装されているメモリ以外に付加メモリを必要としな
い最小メモリ構成であり、バッテリ供給としては第2図
(a)に示すシステムバッテリ基板(10)が用意され
、バッテリ供給ライン(8)を通してメインcpu基板
(12)上のメモリをバックアップする。システム仕様
において追加メモリが必要とされる場合には、システム
バッテリ基m (if))の代りに第8図fb)に示す
ようにメモリが実装されたシステムバッテリ付メモリ基
板はl)を用意する。
この場合には上記システムバッテリ付メモリ基板(11
)上のNi−Cd電池(3)は、当該カード上のメモリ
とメインcpu基板(12)上のメモリの双方のメモノ
をバックアップする。さらに、メモリ容量を増加する場
合には、第3図fc)に示す様にメモリ基板(6)を増
やすことにより対応する。
第3区(a)〜(C)において、システム電源がOFF
されるとシステムバッテリ基板(10)あるいはシステ
ムバッテリ付メモリ基板(11)のNi−Cd電池(3
)により、システム上の揮発性メモリ(5)がシステム
バス上のバッテリ供給ライン(8)を通してバックアッ
プされる。
尚、上記実施例においてはバッテリ選択基板(9)の大
きさを他の基板の大きさのl/2とじバッテリ供給ライ
ン側のみのバスを使用したが、他の基板と同様の大きさ
で上、下2つのバスコネクタを使用することもできる。
また、システムバッテリ基板(lO)には実施例におい
ては回路を実装していないが、システムバッテリ付メモ
リ基板(11)を含めて任意の回路(演算回路、不揮発
性メモリ回路等)の実装をしても良く上記実施例と同様
の効果を奏する。
システム用バッテリとして、 Ni−Cd電池(3)以
外での例えば小型の乾電池の利用もシステム仕様により
自由であり、上記実施例に限られるものでない。
[考案の効果] 以上の様に、この発明によれば、システムバッテリ搭載
基板とシステムバッテリ付メモリ基板を予め用意し、シ
ステムに必要とされるメモリ容量に基づいて、上記基板
の少なくとも一方を使用するようにしたので、付加メモ
リの有無にかかわらずシステム用バッテリはほとんどの
場合ひとつで済み、よってバッテリコストの増加が押さ
えられるとともに、メモリ容量の増加に容易に対応可能
なシステム構成が可能となる。さらに、システムバッテ
リがカード上に実装されている為、制御ユニット内の有
効使用が可能となる効果がある。
【図面の簡単な説明】 第1図〜第3図はこの発明の一実施例に伴なうものであ
り、第1図はNG装置の制御ユニットの構成図、第2図
(a)はシステムバッテリ基板の構成図、第2図fb)
はシステムバッテリ付メモリ基板の構成図を示す。第3
図fa)〜(C)は付加メモリの増加に伴なう制御ユニ
ット内のカード構成例を示す図、第4図、第5図は従来
の制御ユニット内のカード実装例を示す図である。 図において、(1)は制御ユニット、(2)はバッテリ
付メモリ基板、(3)はNi−Cd電池、(4)はバス
コネクタ、(5)は揮発性メモリ、(6)はメモリ基板
、(7)はバッテリ、(8)はバッテリ供給ライン、(
9)はバッテリ選択基板、  (10)はシステムバッ
テリ基板、 (11)はシステムバッテリ付メモリ基板
、  f12)はメインcpu基扱である。 なお9図中、同一符号は同一、又は相当部分を示す。 第 1 図

Claims (1)

    【特許請求の範囲】
  1. システムバッテリ搭載基板とシステムバッテリが搭載さ
    れたメモリ基板とを予め用意しておき、システムに必要
    とされるメモリ容量に基づいて、前記バッテリ搭載基板
    とバッテリ搭載されたメモリ基板との少なくとも一方を
    使用し、システムの各基板上の揮発性メモリをバックア
    ップすることを特徴とする揮発性メモリのバックアップ
    方法。
JP2335710A 1990-11-30 1990-11-30 揮発性メモリのバツクアツプ方法 Pending JPH03192403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2335710A JPH03192403A (ja) 1990-11-30 1990-11-30 揮発性メモリのバツクアツプ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2335710A JPH03192403A (ja) 1990-11-30 1990-11-30 揮発性メモリのバツクアツプ方法

Publications (1)

Publication Number Publication Date
JPH03192403A true JPH03192403A (ja) 1991-08-22

Family

ID=18291616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2335710A Pending JPH03192403A (ja) 1990-11-30 1990-11-30 揮発性メモリのバツクアツプ方法

Country Status (1)

Country Link
JP (1) JPH03192403A (ja)

Similar Documents

Publication Publication Date Title
US4974192A (en) Communication processor for personal computer
US5734872A (en) CPU interconnect system for a computer
GB8725111D0 (en) Data processing system
JPH03102413A (ja) コンピュータメモリ回路板
JPS6142235A (ja) バツテリ−バツクアツプ回路
JPS6472228A (en) Semiconductor file storage device
JPH03192403A (ja) 揮発性メモリのバツクアツプ方法
JPS6146549A (ja) モジユール方式装置
JPS632034A (ja) 写真プリンタ−のデ−タ−に関するバツクアツプ法
JPH0129022B2 (ja)
JPH0474225A (ja) システムデータのコピー方法及びコピー用アダプタ
WO1989001202A1 (en) Communication processor for personal computer
JPH03154922A (ja) プログラムの変更可能な端末装置
JPS5935919Y2 (ja) 不輝発性icメモリ装置
JPS625002Y2 (ja)
JPH0583883A (ja) 電子部品装置
JPS61221540A (ja) 電源バツクアツプ方式
JPH0244534Y2 (ja)
JPH0562455A (ja) Icメモリカード
KR0184494B1 (ko) 키폰시스템에서 메인보드의 메모리 분리장치
JPS5936494B2 (ja) 電子部品への電池接続方法
JP2728792B2 (ja) 半導体集積回路
JPH0716161Y2 (ja) シーケンサ
JPS61128733A (ja) 電源供給方法
JPS63108432A (ja) プログラムロ−デイング方法