JPS61218186A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS61218186A JPS61218186A JP60059320A JP5932085A JPS61218186A JP S61218186 A JPS61218186 A JP S61218186A JP 60059320 A JP60059320 A JP 60059320A JP 5932085 A JP5932085 A JP 5932085A JP S61218186 A JPS61218186 A JP S61218186A
- Authority
- JP
- Japan
- Prior art keywords
- positioning
- substrate
- elements
- jig
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は基板上に多数の半導体素子をそれぞれ対応す
る接着パッド上に位置決めして整列実装する方法に関す
る。
る接着パッド上に位置決めして整列実装する方法に関す
る。
（従来の技術）
従来から多数の半導体素子例えば発光素子を基板上に整
列させたアレイがプリンタ３とかファクシミリその他の
装置に利用されている。このような半導体素子アレイを
形成するに当り、多数の半導体素子を基板に設けたそれ
ぞれ専用の接着パッド上に位置決めして整列させるため
の半導体素子整列実装方法が提案され実用化されている
（例えば文献■：特公昭５１３−３７５７？号：文献■
：日経エレクトロニクス、 １９８２年６月７日号、
ｐｔｅｅ−２０２に開示された原理を応用した装置を利
用した方法がある）。
列させたアレイがプリンタ３とかファクシミリその他の
装置に利用されている。このような半導体素子アレイを
形成するに当り、多数の半導体素子を基板に設けたそれ
ぞれ専用の接着パッド上に位置決めして整列させるため
の半導体素子整列実装方法が提案され実用化されている
（例えば文献■：特公昭５１３−３７５７？号：文献■
：日経エレクトロニクス、 １９８２年６月７日号、
ｐｔｅｅ−２０２に開示された原理を応用した装置を利
用した方法がある）。
この従来方法の一例につきその概略を第２ｒ！４（Ａ）
及び（Ｂ）を参照して簡単に説明する。この方法は自動
位置決め方法で、１は基板、２，３は接着パッド、４及
び５は半導体素子（チップ）でチップ４は接着パッド３
に位置決め実装された状態を示し、チップ５をこれから
接着パッド３に位置決め実装しようとする状態を示して
いる。６はコレットで、位置決めしようとするチップを
位置決め位置まで担持するように作動する。７はカメラ
で、この例ではこのカメラ７で第５図（８）に示すよう
にチップに設けた認識マーク８及び９を読取って、読取
信号を画像認識装置とコンピュータとで処理してチップ
の位置決目位置を割り出し。
及び（Ｂ）を参照して簡単に説明する。この方法は自動
位置決め方法で、１は基板、２，３は接着パッド、４及
び５は半導体素子（チップ）でチップ４は接着パッド３
に位置決め実装された状態を示し、チップ５をこれから
接着パッド３に位置決め実装しようとする状態を示して
いる。６はコレットで、位置決めしようとするチップを
位置決め位置まで担持するように作動する。７はカメラ
で、この例ではこのカメラ７で第５図（８）に示すよう
にチップに設けた認識マーク８及び９を読取って、読取
信号を画像認識装置とコンピュータとで処理してチップ
の位置決目位置を割り出し。
実装しようとするチップ５をコレット６で基板ｌ上の専
用の接着パッド３にもたらして、位置決め位置に押えつ
け、接着剤３でチップ５を固定する。
用の接着パッド３にもたらして、位置決め位置に押えつ
け、接着剤３でチップ５を固定する。
（発明が解決しようとする問題点）
しかしながら、このうような構成の装置を使用して半導
体素子すなわちチップを実装する方法では、実装するチ
ップの大きさが一定以上のものにに限られ、また１位置
決め精度も充分ではなかった。その原因は位置決めに当
すコレット６によりチップ５を接着パッド３に押しつけ
るが、この位置決め位置の決定にはカメラ７で認識マー
ク８゜９を読取らねばならないため、チップの寸法はコ
レット６のチップ保持部の寸法よりも大きくなければな
らないこと、コレット６とカメラ７との間に、構造上及
び操作上の観点から、ある程度の間隙が必要であること
による。従って、従来方法では、実際には、５ｍ禦Ｘ５
■■以下の微小チップの実装には適用出来ず位置決め精
度も高めることが出来なかった。
体素子すなわちチップを実装する方法では、実装するチ
ップの大きさが一定以上のものにに限られ、また１位置
決め精度も充分ではなかった。その原因は位置決めに当
すコレット６によりチップ５を接着パッド３に押しつけ
るが、この位置決め位置の決定にはカメラ７で認識マー
ク８゜９を読取らねばならないため、チップの寸法はコ
レット６のチップ保持部の寸法よりも大きくなければな
らないこと、コレット６とカメラ７との間に、構造上及
び操作上の観点から、ある程度の間隙が必要であること
による。従って、従来方法では、実際には、５ｍ禦Ｘ５
■■以下の微小チップの実装には適用出来ず位置決め精
度も高めることが出来なかった。
この発明の目的は、パターンとかマークの認識を行わず
に、しかも、コレットでチップの押っけを行わずに、実
装する素子の大きさに拘らず、正確に位置決め出来る半
導体素子の整列実装方法を提供することにある。
に、しかも、コレットでチップの押っけを行わずに、実
装する素子の大きさに拘らず、正確に位置決め出来る半
導体素子の整列実装方法を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明によれば、基板上
に多数の半導体素子をそれぞれ対応する接着パッド上に
位置決めして整列実装するに当り。
に多数の半導体素子をそれぞれ対応する接着パッド上に
位置決めして整列実装するに当り。
素子整列方向及びこれと直交する方向に位置決めするた
めの直線状の第一及び第二位置決め部を有する突き当て
治具にこの基板を設置し、整列の゛ 第一番目め実装済
み素子または被位置決め素子の直交する側面をこれら第
一及び第二位置決め部にそれぞれ当接させる工程と。
めの直線状の第一及び第二位置決め部を有する突き当て
治具にこの基板を設置し、整列の゛ 第一番目め実装済
み素子または被位置決め素子の直交する側面をこれら第
一及び第二位置決め部にそれぞれ当接させる工程と。
第二番目以下の各素子はこの第一位置決め部に直接突き
当てると共に、直前の位置決め済みの素子との間にスペ
ーサを介挿させてこの第二位置決め部に間接的に突き当
てながら、それぞれ順次に位置決めする工程 を含むことを特徴とする。
当てると共に、直前の位置決め済みの素子との間にスペ
ーサを介挿させてこの第二位置決め部に間接的に突き当
てながら、それぞれ順次に位置決めする工程 を含むことを特徴とする。
（作用）
この方法によれば、突き当て治具の第一位置決め部に各
素子（チップ）を当接させることによって整列方向の位
置決めすることが出来ると共に、整列方向と直交する方
向の位置決めは位置決めしようとする素子より前に位置
決め済みの素子及び介挿したスペーサとを経て各素子を
間接的に第二位置決め部に当接させるようにして行なう
のであるから、各素子の位置決め位置はこれら第一及び
第二位置決め部によって実質的に確定される。
素子（チップ）を当接させることによって整列方向の位
置決めすることが出来ると共に、整列方向と直交する方
向の位置決めは位置決めしようとする素子より前に位置
決め済みの素子及び介挿したスペーサとを経て各素子を
間接的に第二位置決め部に当接させるようにして行なう
のであるから、各素子の位置決め位置はこれら第一及び
第二位置決め部によって実質的に確定される。
従って、この発明の方法によれば、カメラによる識別マ
ークとかパターン認識とかを必要としないと共に、コレ
ットで素子を押つけずに、各素子を素子の大きさに拘ら
ず容易にかつ高精度に実装整列させることが出来る。
ークとかパターン認識とかを必要としないと共に、コレ
ットで素子を押つけずに、各素子を素子の大きさに拘ら
ず容易にかつ高精度に実装整列させることが出来る。
（実施例）
以下、第１図（Ａ）〜（Ｄ）を参照してこの発明の詳細
な説明する。尚、これら図にはこの発明を実施するため
に使用する構成成分を概略的に示しであるにすぎず、こ
れら構成成分の寸法、形状及び配置関係は図に示す例に
限定されるものではないことを理解されたい。
な説明する。尚、これら図にはこの発明を実施するため
に使用する構成成分を概略的に示しであるにすぎず、こ
れら構成成分の寸法、形状及び配置関係は図に示す例に
限定されるものではないことを理解されたい。
第１図（Ａ）はこの発明の方法に用いる基板を示す斜視
図で、１１は基板、１２は基板１１上に一直線上に整列
して設けた接着パッド、１３は素子実装用の接着パ・ラ
ドに印刷により供給される例えば銀糸導電材料の接着剤
、１４は配線パターンである。
図で、１１は基板、１２は基板１１上に一直線上に整列
して設けた接着パッド、１３は素子実装用の接着パ・ラ
ドに印刷により供給される例えば銀糸導電材料の接着剤
、１４は配線パターンである。
第１図（Ｂ）はこの基板１１上に半導体素子のチップを
整列するために使用する位置決め用の突き当て治具の一
例の概略を示す斜視図である。
整列するために使用する位置決め用の突き当て治具の一
例の概略を示す斜視図である。
図示例の治具構造は、ベース部２０と、この北に順次に
積層して固定した肉薄の第一及び第二位置決め板２１及
び２２と、その上に固定されてこれら位置決め板２１及
び２２の反りその他の変形を抑制するための肉厚の押え
板２３とを主として有している。
積層して固定した肉薄の第一及び第二位置決め板２１及
び２２と、その上に固定されてこれら位置決め板２１及
び２２の反りその他の変形を抑制するための肉厚の押え
板２３とを主として有している。
これら各板を例えばステンレス材料で形成する。
ベース部２０の一角を含む位置に基板１１を収容する溝
２４を具え、基板１１をこの溝２４に収容したときこの
溝２４の直交する二つの側壁面２４ａ、２４ｂに基板の
二つの直交する側面が当接するようになっている。この
溝の深さは、基板１１を溝２４にセットし素子を位置決
めしたとき、素子が溝２４よりも突出するような深さ例
えば基板１１と接着パッド１２の厚さとの和の厚さとす
ることが出来る。２５はこの基板１１を溝側壁面２４ａ
、２４ｂに押つけ固定するための基板固定金具で任意の
構成とすることが出来る。
２４を具え、基板１１をこの溝２４に収容したときこの
溝２４の直交する二つの側壁面２４ａ、２４ｂに基板の
二つの直交する側面が当接するようになっている。この
溝の深さは、基板１１を溝２４にセットし素子を位置決
めしたとき、素子が溝２４よりも突出するような深さ例
えば基板１１と接着パッド１２の厚さとの和の厚さとす
ることが出来る。２５はこの基板１１を溝側壁面２４ａ
、２４ｂに押つけ固定するための基板固定金具で任意の
構成とすることが出来る。
第一及び第二位置決め板２１及び２２は１丁度ベース部
２０の溝２４に対応した一角をこの溝２４の面積よりも
小さい面積で切り落としたような凹みを有する形状とな
っている。これら位置決め板２１及び２２の一部分でこ
の溝２４の直交する二つの側壁面２４ａ。
２０の溝２４に対応した一角をこの溝２４の面積よりも
小さい面積で切り落としたような凹みを有する形状とな
っている。これら位置決め板２１及び２２の一部分でこ
の溝２４の直交する二つの側壁面２４ａ。
２４ｂ側を部分的に覆うようにベース部２０に取り付は
固定する。この凹みの第一及び第二端側面２６ａ。
固定する。この凹みの第一及び第二端側面２６ａ。
２８ｂが位置決め部を形成する。この第一位置決め部２
５ａは、基板１１を溝２４にセットしたとき、基板１１
の各接着パッド１２の所定位置に各素子がそれぞれ正確
に位置決めして整列出来るような位置及び直線形状で形
成する。
５ａは、基板１１を溝２４にセットしたとき、基板１１
の各接着パッド１２の所定位置に各素子がそれぞれ正確
に位置決めして整列出来るような位置及び直線形状で形
成する。
また第二位置決め部２８ｂは第一位置決め部２８ａと直
交する方向に直線的に形成し、この方向の素子の位置決
めを行う、その形成位置は基板１１を溝２４にセットし
たとき、整列の第一素子のこの方向の位置決め位置を確
定することが出来るような位置とする。尚、これに限定
されないが１位置決め部２８ａを第二位置決め板２２の
端側面のみで形成し、第一位置決め板２１の端側面を第
一位置決め板２２の端側面よりやや内側にへこませて接
着剤の逃れる場所を形成しておくのが良い。
交する方向に直線的に形成し、この方向の素子の位置決
めを行う、その形成位置は基板１１を溝２４にセットし
たとき、整列の第一素子のこの方向の位置決め位置を確
定することが出来るような位置とする。尚、これに限定
されないが１位置決め部２８ａを第二位置決め板２２の
端側面のみで形成し、第一位置決め板２１の端側面を第
一位置決め板２２の端側面よりやや内側にへこませて接
着剤の逃れる場所を形成しておくのが良い。
押え板２３も同様に、実装作業を容易にするため溝２４
に対応する箇所に位置決め板２１及び２２の凹みよりも
やや大きな凹みを有した構造となっている。
に対応する箇所に位置決め板２１及び２２の凹みよりも
やや大きな凹みを有した構造となっている。
と述したような治具に先ず基板１１を載置する。
第１図（Ｃ）はこのような治具に基板１１をセットし、
固定金具２５で基板１１を固定した状態を概略的に示す
。
固定金具２５で基板１１を固定した状態を概略的に示す
。
第１図（Ｄ）は素子を基板ｌｌ上に整列実装した状態を
概略的に示す要部の斜視図で、この図を参照して次工程
を説明する。−例として１履諺Ｘ３．５ｍｍＸ ０．２
５ｍ■の寸法の素子を３Ｂ個、−直線上に、整列実装さ
せるとする。整列の第一番目の被位置決め素子２７を接
着パッド１２上に搭載させ、この素子２７の直交する二
つの側面を第一及び第二位置決め部２６ａ、２８ｂにそ
れぞれ押しつけて位置決めする。
概略的に示す要部の斜視図で、この図を参照して次工程
を説明する。−例として１履諺Ｘ３．５ｍｍＸ ０．２
５ｍ■の寸法の素子を３Ｂ個、−直線上に、整列実装さ
せるとする。整列の第一番目の被位置決め素子２７を接
着パッド１２上に搭載させ、この素子２７の直交する二
つの側面を第一及び第二位置決め部２６ａ、２８ｂにそ
れぞれ押しつけて位置決めする。
次に、第二番目の素子２８の実装に先立ち、第一素子２
７と第二素子との間に所要の間隔を確保するため、例え
ば３０ＩＬ■の径のアルミワイヤ等のスペーサ３０を手
動又は自動の任意好適な方法・で設ける０次に、第二素
子２８を所定の接着パッド１２上に載置し、手動又は自
動の適当な手段を用いてこの素子２８を第一位置決め部
２８ａ及び、スペーサ３０及び位置決め済みの素子２７
を介して、第二位置決め部２８ｂの方向に押し込む、こ
の押し込み操作により、突き当て治具が移動しないよう
に適当箇所に適当なストッパを設けておくのが良い。
７と第二素子との間に所要の間隔を確保するため、例え
ば３０ＩＬ■の径のアルミワイヤ等のスペーサ３０を手
動又は自動の任意好適な方法・で設ける０次に、第二素
子２８を所定の接着パッド１２上に載置し、手動又は自
動の適当な手段を用いてこの素子２８を第一位置決め部
２８ａ及び、スペーサ３０及び位置決め済みの素子２７
を介して、第二位置決め部２８ｂの方向に押し込む、こ
の押し込み操作により、突き当て治具が移動しないよう
に適当箇所に適当なストッパを設けておくのが良い。
続いて、第三番目の素子２９、第四番目の素子というよ
うに必要な個数の素子を順次に同様にして位置決めを行
って整列させる。
うに必要な個数の素子を順次に同様にして位置決めを行
って整列させる。
このような各素子の位置決め後に必要に応じて適当な方
法で接着パッド１２の接着剤１３を安定化させて基板１
１と素子２７．２Ｂ、 ２９・・・とを固定する０例え
ば、各整列素子を具えた基板１１を治具にセットした状
態で、１５０℃で安定した恒温層中に入れて３０分間加
熱し、よって銀系導電接着剤１３を硬化させて基板１１
と素子２７．２８．２８、・・・とを固定する。
法で接着パッド１２の接着剤１３を安定化させて基板１
１と素子２７．２Ｂ、 ２９・・・とを固定する０例え
ば、各整列素子を具えた基板１１を治具にセットした状
態で、１５０℃で安定した恒温層中に入れて３０分間加
熱し、よって銀系導電接着剤１３を硬化させて基板１１
と素子２７．２８．２８、・・・とを固定する。
その後、冷却し、基板１１を突き当て治具から取り外し
、スペーサ３０を除去するか或いは適当に処理して素子
間に残存させておく。
、スペーサ３０を除去するか或いは適当に処理して素子
間に残存させておく。
このようにして素子を実装した場合には、その実装精度
は、直線方向の位置精度で±５０ｐｍであり１間隔は３
０ｐ履±７ＩＬ厘で実装することが出来た。
は、直線方向の位置精度で±５０ｐｍであり１間隔は３
０ｐ履±７ＩＬ厘で実装することが出来た。
この発明は上述した実施例にのみ限定されるものではな
い０例えば、使用する治具の形態は素子整列のパターン
に応じて位置決め部の配置関係をはじめその他の点で種
々変更することが出来る。
い０例えば、使用する治具の形態は素子整列のパターン
に応じて位置決め部の配置関係をはじめその他の点で種
々変更することが出来る。
また、上述した実施例では、基板に対し第一素子から位
置決めする場合につき説明したが、突き当て治具に基板
をセットする前に第一素子を予め基板に位置決め固定し
ておき、この第一素子が固定されている基板を治具にセ
ットし、この第一素子の二つの側面を治具の位置決め部
にそれぞれ押当てた後に第二番目以後の素子の位置決め
を前述した順序で行っても良い。
置決めする場合につき説明したが、突き当て治具に基板
をセットする前に第一素子を予め基板に位置決め固定し
ておき、この第一素子が固定されている基板を治具にセ
ットし、この第一素子の二つの側面を治具の位置決め部
にそれぞれ押当てた後に第二番目以後の素子の位置決め
を前述した順序で行っても良い。
尚、接着パッドへの接着剤の供給は治具に基板をセット
する前に行っておいても良いし、セット後に対応する接
着パッド毎に行って良い。
する前に行っておいても良いし、セット後に対応する接
着パッド毎に行って良い。
（発明の効果）
上述した説明からも明らかなように、この発明による半
導体素子の整列実装方法によれば、各素子を突き当て方
法で実装することが出来るので、従来とは異なりカメラ
での認識とか、コレクトでの素子の押つけとかの工程を
要しない、従ってこの発明によれば、どのような大きさ
の半導体素子でも容易に高精度に整列実装することが出
来る。
導体素子の整列実装方法によれば、各素子を突き当て方
法で実装することが出来るので、従来とは異なりカメラ
での認識とか、コレクトでの素子の押つけとかの工程を
要しない、従ってこの発明によれば、どのような大きさ
の半導体素子でも容易に高精度に整列実装することが出
来る。
第１図（Ａ）はこの発明の半導体素子の整列実装方法に
使用する基板の一例を示す斜視図、第１図（Ｂ）はこの
発明の半導体素子の整列実装方法に使用する突き当て治
具の一実施例を示す斜視図。 第１図（Ｃ）及び（Ｄ）はこの発明の半導体素子の整列
実装方法を説明するための線図、 第２図（Ａ）及び（Ｂ）は従来の半導体素子の整列実装
方法を説明するための線図である。 １１・・・基板、 １２・・・接着パッド
１３・・・接着剤、 １４・・・配線パターン
２０・・・ベース部、 ２１・・・第一位置決め
板２２・・・第二位置決め板、２３・・・押え板２４・
・・溝、 ２４ａ 、２４ｂ・・・側壁面
２５・・・基板固定金具、 ２８ａ・・・第一位置決
め部２８ｂ・・・第二位置決め部 ２７．２８，２９・・・半導体素子 ３０・・・スペーサ。 特許出願人 沖電気工業株式会社第１鴎 ｆｆ ｆｆ：ｕ ２Ｊ：押え隷ｆ２：（９＊
＊鳴翫ハ１のンＡ晴トノ４）ψ１、注 ２４
： 清／Ｊ ： 縛鳥剖２４ａ、２４ｂ ： ４Ｍｌ１
ｒ１４：配線／ｆターン ２５；幕扱圓走
食講２０： ＜−ｘｌＰ ２
６ｒｌ ： ｇ−４を置Ｔｈ １１）２ｆ：”４−４
ｔｌシ犬ｊｈｕｔ ２６抄：茅二イズ
【！シタ５め４？２２５７、＝値、！汰め極 彫 励 ２４
使用する基板の一例を示す斜視図、第１図（Ｂ）はこの
発明の半導体素子の整列実装方法に使用する突き当て治
具の一実施例を示す斜視図。 第１図（Ｃ）及び（Ｄ）はこの発明の半導体素子の整列
実装方法を説明するための線図、 第２図（Ａ）及び（Ｂ）は従来の半導体素子の整列実装
方法を説明するための線図である。 １１・・・基板、 １２・・・接着パッド
１３・・・接着剤、 １４・・・配線パターン
２０・・・ベース部、 ２１・・・第一位置決め
板２２・・・第二位置決め板、２３・・・押え板２４・
・・溝、 ２４ａ 、２４ｂ・・・側壁面
２５・・・基板固定金具、 ２８ａ・・・第一位置決
め部２８ｂ・・・第二位置決め部 ２７．２８，２９・・・半導体素子 ３０・・・スペーサ。 特許出願人 沖電気工業株式会社第１鴎 ｆｆ ｆｆ：ｕ ２Ｊ：押え隷ｆ２：（９＊
＊鳴翫ハ１のンＡ晴トノ４）ψ１、注 ２４
： 清／Ｊ ： 縛鳥剖２４ａ、２４ｂ ： ４Ｍｌ１
ｒ１４：配線／ｆターン ２５；幕扱圓走
食講２０： ＜−ｘｌＰ ２
６ｒｌ ： ｇ−４を置Ｔｈ １１）２ｆ：”４−４
ｔｌシ犬ｊｈｕｔ ２６抄：茅二イズ
【！シタ５め４？２２５７、＝値、！汰め極 彫 励 ２４
Claims (1)
- （１）基板上に多数の半導体素子それぞれ対応する接着
パッド上に位置決めして整列実装するに当り、 素子整列方向及びこれと直交する方向に位置決めするた
めの直線状の第一及び第二位置決め部を有する突き当て
治具に前記基板を設置し、整列の第一番目の実装済み素
子また被位置決め素子の直交する側面を該第一及び第二
位置決め部にそれぞれ当接させる工程と、 第二番目以下の各素子は前記第一位置決め部に直接突き
当てると共に、直前の位置決め済みの素子の間にスペー
サを介挿させて前記第二位置決め部に間接的に突き当て
ながらそれぞれ順次に位置決めする工程 を含むこと特徴とする半導体素子整列実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059320A JPS61218186A (ja) | 1985-03-23 | 1985-03-23 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059320A JPS61218186A (ja) | 1985-03-23 | 1985-03-23 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61218186A true JPS61218186A (ja) | 1986-09-27 |
Family
ID=13109947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059320A Pending JPS61218186A (ja) | 1985-03-23 | 1985-03-23 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218186A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661786A2 (en) * | 1993-11-22 | 1995-07-05 | Xerox Corporation | Laser diode arrays with close beam offsets |
| JP2013131509A (ja) * | 2011-12-20 | 2013-07-04 | Ricoh Co Ltd | 光学ユニットの製造方法、光学ユニット、光走査装置及び画像形成装置 |
-
1985
- 1985-03-23 JP JP60059320A patent/JPS61218186A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661786A2 (en) * | 1993-11-22 | 1995-07-05 | Xerox Corporation | Laser diode arrays with close beam offsets |
| EP0661786A3 (en) * | 1993-11-22 | 1995-10-18 | Xerox Corp | Multi-diode laser with a small beam separation. |
| US5631918A (en) * | 1993-11-22 | 1997-05-20 | Xerox Corporation | Laser diode arrays with close beam offsets |
| JP2003218471A (ja) * | 1993-11-22 | 2003-07-31 | Xerox Corp | レーザダイオード生成方法 |
| JP2004274085A (ja) * | 1993-11-22 | 2004-09-30 | Xerox Corp | レーザダイオードアレイ |
| JP2013131509A (ja) * | 2011-12-20 | 2013-07-04 | Ricoh Co Ltd | 光学ユニットの製造方法、光学ユニット、光走査装置及び画像形成装置 |
| US9627845B2 (en) | 2011-12-20 | 2017-04-18 | Ricoh Company, Ltd. | Method for manufacturing an optical unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505035A (en) | Methods of aligning and mounting a plurality of electrical leads to a plurality of terminals | |
| US5526974A (en) | Fine pitch electronic component placement method and apparatus | |
| JPH0320051A (ja) | 半導体装置 | |
| JP2007129228A (ja) | パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法 | |
| JPS61218186A (ja) | 半導体素子の実装方法 | |
| JP2001507521A (ja) | Ｐｃボードの修理のための細密ピッチ構成部品の配置及びはんだペーストのステンシリング方法及び装置 | |
| JPH10256713A (ja) | Ｉｃパッケージの実装方法 | |
| JP4323022B2 (ja) | サーマルプリントヘッドの製造方法 | |
| JPS61288490A (ja) | 半導体素子の整列実装方法 | |
| KR20040077243A (ko) | 인쇄회로기판 표면실장용 지그 | |
| JPH09145947A (ja) | 固定治具および接着固定方法 | |
| JPH10270500A (ja) | 半導体装置の製造方法及びフィルムキャリアテープ | |
| JPH09197682A (ja) | 露光用治具 | |
| KR200314873Y1 (ko) | 인쇄회로기판 표면실장용 지그 | |
| JP2003234372A (ja) | 集積回路基板上に集積回路ダイを整合させるシステム及び方法 | |
| JPS62101097A (ja) | 高周波素子の実装方法 | |
| KR100252860B1 (ko) | 테이프 캐리어 패키지용 테이프의 패턴 치수 측정용 지그 | |
| JPH07131141A (ja) | フラックスの転写方法 | |
| JPH0529364A (ja) | 半導体素子のボンデイング方法及び装置 | |
| JPS61185958A (ja) | 三次元ｌｓｉ実装構造及び実装法 | |
| JPH0226395B2 (ja) | ||
| JPS62291037A (ja) | 半導体チツプのダイボンデイング方法 | |
| CN114628989A (zh) | 一种基于Heater的硅光芯片底部填充结构及其夹具、填充方法 | |
| JP2002359276A (ja) | 検査体の位置決め装置および位置決め方法 | |
| JPH0719168Y2 (ja) | フォトダイオ−ドアレイの取付装置 |