JPS61216362A - 高周波トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ビ１　産業上の利用分野 本発明は高周波トランジスタの製造方法に関する。

（ロ）従来の技術 従来の高周波トランジスタは第３図（イ）乃至第３図？
’ｌＫ示される如く製造されている。

すなわち第３図（イ）に示す如く、Ｎ＋型のシリコン基
板＠とＮ−聾のエピタキシャル層（２）より成る半導体
基板（２１）を準備し、エピタキシャル層（至）表面に
深いＰ　型のベースコンタクト領域ｃ！４と浅いＰ型の
ベース領域（ハ）とを形成する。ペース領域（ハ）表面
の酸化膜（ハ）にはエミッタ拡散孔（９）をホトエツチ
ングにより形成している。

次に第３図（ロ）に示す如く、酸化膜（ハ）上にリンを
高濃度にドープした多結晶シリコン膜（至）を付着し、
予定のエミッタ領域の上にのみ多結晶シリコン膜（至）
を残存させ他をエツチング除去する。その後加熱処理し
て多結晶シリコン膜（至）からリンをベース領域（ハ）
表面に拡散して微小エミッタ領域のを形成する。

更に第３図（／→に示す如く、ベースコンタクト領域ｃ
！４１上の酸化膜（ハ）にベースコンタクト孔（至）を
設け、アルミニウム等の金属材料をスパッタしてベース
電極（１１）＄５よび多結晶シリコン膜■上にエミッタ
電極０２を形成している。

斯る高周波トランジスタの製造方法としては特公昭５２
−１８７６号公報（ＨＯＩＬ２１／２２５）が知られて
いる。

（ハ）発明が解決しようとする問題点 所出した高周波トランジスタの製造方法では、エミッタ
電極０′ＩＪの一部を形成する多結晶シリコン膜のエツ
チング工程とベース電極Ｇυのエツチング工程とを別個
としているので、両工程のマスク精度を考慮して少くと
もエミッタ電極０４の一部となる多結晶シリコン膜（至
）とベース電極００間を１゜５μｍ以上離す必要があっ
た。

また多結晶シリコン膜（至）が約６００ＯＡと厚いため
フルミニクムのスパッタで形成されるベース電極ｏｎ−
ｓよびエミッタ電極（至）がその段差部分で断線するお
それがあり線巾を細く形成できなかった。

に）問題点を解決するための手段 本発明は所出した点に鑑みてなされ、半導体材料層（８
）により微小エミッタ領域（９）を形成するとともに、
半導体材料層（８）上に金属材料層Ｑｌ）を付着して金
属材料層Ｑｌ）をベース電極ａりおよびエミッタ電極α
Ｊにエツチングした後、金属材料層αυをマスクとして
半導体材料層（８）をエツチングして従来の欠点を除去
した高周波トランジスタの製造方法を実現している。

（ホ）作用 本発明に依れば、ベース電極ａ２１ｇよびエミッタ電極
α３となる金属材料層ａυをマスクとして半導体材料層
（８）をエツチングしてベース電極α４およびエミッタ
電極αＪを形成しているので、同一マスクでセルファラ
イン作用によりペース電極ミツＲよびエミッタ電極ａ３
を形成でき、極めて近接した微細パターンを実現できる
。

（へ）実施例 本発明の一実施例を第１図（イ）乃至第１図（へ）８よ
び第２図を参照して詳述する。

本発明の第１の工程は第１図（イ）に示す如く、一導電
型の半導体基板（１）表面に逆導電型のベース領域（５
）を形成することにある。

本工程に於いて半導体基板（１）はＮ＋型のシリコン基
板（２）とその上に成長されたＮ−型のエピタキシャル
層（３）で形成されている。エピタキシャル層（３）表
面には離間して設けた深いＰ＋型のベースコンタクト領
域（４）とベースコンタクト領域（４１（４７間に設け
た浅いＰ″″型のペース領域（５）とを形成している。

ベースコンタクト領域（４）の巾は約５．５μｍに形成
され、ペース領域（５）の巾は約３．５μｍに形成され
ている。

本発明の第２の工程は第１図（ロ）に示す如く、ペース
領域（５）表面を被覆する絶縁膜（６）にエミッタ拡散
孔（７）を形成し、絶縁膜（６）上に一導電譚の不純物
をドープした半導体材料層（８）を付着してエミッタ領
域（９）を拡散することにある。

本工程では半導体基板（１）表面を被覆するシリコン酸
化膜（６）に周知のホトエツチング技術で各ペース領域
（５）の略中央に巾１．５μｍ程度のエミッタ拡散孔（
７）を形成する。次にシリコン酸化膜（６）全面にＣＶ
Ｄ法によりリンを約１０〜１ＯｃＩｔ　　と高不純物濃
度にドープした多結晶シリコン膜（８）を付着し、エミ
ッタ拡散孔口）を介してペース領域（５）表面と接して
いる。続いてＮ　雰囲気内で９５０℃で約３０分間加熱
し、多結晶シリコン膜（８）に含まれるリンをペース領
域（５）表面拡散して微小エミッタ領域（９）を形成し
ている。

本発明の第３の工程は第１図（ハ）に示す如く、ベース
コンタクト領域（４）上の絶縁膜（６）オよび半導体材
料層（８）にベースコンタクト孔部を形成することにあ
る。

本工程では周知のホトエツチングにより多結晶シリコン
膜（８）およびシリコン酸化膜（６）を穿孔し、ベース
コンタクト領域（４）の略中央に巾約１．５μｍのベー
スコンタクト孔部を選択的に形成している。

従って多結晶シリコン膜（８）はベースコンタクト孔部
以外には全面的に残存されている。なお多結晶シリコン
膜（８）の表面の酸化膜は本工程でエツチング除去して
８く。

本発明の第４の工程は第１図に）（ホ）に示す如く、半
導体材料層（８）上に金属材料層ａυを付着した後、金
属材料層α】）を予定のベース電極（ｌａ：Ｎよびエミ
ッタ電極ａ３にエツチングすることにある。

本工程では多結晶シリコン膜（８）上にアルミニウムを
スパッタしてアルミニウム層αυを全面に付着し、ベー
スコンタクト孔Ｑｌを介してアルミニウム層Ｑｌ）とベ
ースコンタクト領域（４）とをオーミックコンタクトさ
せる。次にアルミニウム層αυは周知のホトエツチング
により予定のベース電極醤およびエミッタ電極α３にパ
ターンユングを行う。この結果アルミニウム層Ｑｌ）は
最終のエミッタ電極ｆ１３８よびベース電極（１２）形
状を為すが、多結晶シリコン膜（８）で短絡された状態
である。

なお本工程ではアルミニウム層ａυのベース電極ｃ１つ
およびエミッタ電極（１３は約１μｍの間隔で隣接して
形成される。アルミニウムＮ（ｌυは平坦な多結晶シリ
コン膜（８）上に付着されているので、ホトエツチング
技術の進歩に伴い１μｍ以下の微細間隔にしてもベース
電極１りＲよびエミッタ電極ａ３を形成できることが可
能である。

本発明の第５の工程は第１図（へ）に示す如く、金属材
料層Ｑｌ）より成るベース電極α２およびエミッタ電極
０階をマスクとして半導体材料層（８）をエツチングし
て電気的に独立したベース電極α２およびエミッタ電極
（１３を形成することにある。

本工程は本発明の最も特徴とする工程であり、アルミニ
ウム層ａυのペース電極Ｑ３オよびエミッタ電極０をマ
スクとして多結晶シリコン膜（８）を選択的にプラズマ
エツチングしている。即ち反応ガスＣＦ、を用いて、プ
ラズマ中で活性ラジカルＦ　を生成し、これにより多結
晶シリコン膜（８）をエツチングしている。プラズマエ
ツチングではアルミニウム層αｌ）がエツチングされず
、無用された多結晶シリコン膜（８）を選択的にエツチ
ングできる。この結果アルミニウム層αυのベース電極
ａＳ−Ｓよびエミッタ電極０と略同形状に多結晶シリコ
ン膜（８）を残存でき、ベースコンタクト領域（４）お
よびエミッタ領域（９）Ｋオーミックコンタクトした独
立したベース電極ｔｔ２１ｇよびエミッタ電極α段に区
画できる。

本工程では前工程でのホトエツチングにより形成したア
ルミニウム層（１１）のベース電極住２およびエミッタ
電極（１３により多結晶シリコン膜（８）をエツチング
できるので、単一のホトレジ工程でベース電極α４およ
びエミッタ電極０を形成するのと等価でありセルファラ
イン効果を実現できる。

第２図は本発明により製造された高周波トランジスタの
部分拡大断面図であり、図番は第１図と対応させている
。ベース電極ａりはベースコンタク）領域＋４１にベー
スコンタクト孔αＱを介してオーミックコンタクトし、
多結晶シリコン膜（８）とアルミニウム層ａυは完全に
重畳している。エミッタ電極ａ３もエミッタ領域（９）
にエミッタコンタクト孔（力を介してオーミックコンタ
クトし、多結晶シリコン膜（８）とアルミニウム層（１
１）は完全に重畳している。

本発明ではペース電極住りおよびエミッタ電極０３１間
の離間距離はアルミニウム層（１１）のホトエツチング
精度で実現でき、具体的には１μｍ以下も可能となる。

またベース電極αつおよびエミッタ電極α３の巾はその
コンタクト孔（７）αＱの巾を１．５μｍとすると、少
なくともマスク誤差を考慮しても３．５μｍ以下の巾に
設計できる。

（ト）発明の効果 本発明に依れば、第１にアルミニウム層（１１）のベー
ス電極αりおよびエミッタ電極１３）を用いて多結晶シ
リコン膜（８）をエツチングするので、セルファライン
効果によりベース電極αりおよびエミッタ電極１１３を
１μｍ以下に近接して配置でき、高周波トランジスタを
容易に製造できる利点を有する。

第２に多結晶シリコン膜（８）上にアルミニウム層ａυ
を積層【、ているので、多結晶シリコン膜（８）の段差
による断線は皆無となり、ベース電極ａ？Ｊおよびエミ
ッタ電極（１３０線巾な微細化できる利点を有する。

【図面の簡単な説明】

第１図（イ）乃至第１図（へ）は本発明に依る高周波ト
ランジスタの製造方法を説明する断面図、第２図は本発
明に依る高周波トランジスタの部分拡大断面図、第３図
（イ）乃至第３図（ハ）は従来の高周波トランジスタの
製造方法を説明する断面図である。 主な図番の説明 Ｔｌｌは半導体基板、（５）はペース領域、（９）はエ
ミッタ領域、（８）は半導体材料層、α】）は金属材料
層、αりはペース電極、ａ３はエミッタ電極である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　失 策１図（ホ） 第２１１１

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板表面に逆導電型のベース領
   域を形成する工程と、 該ベース領域表面を被覆する絶縁膜にエミッタ拡散孔を
   形成し、絶縁膜上に一導電型の不純物をドープした半導
   体材料層を付着してエミッタ領域を拡散する工程と、 前記ベース領域上の前記絶縁膜および半導体材料層にベ
   ースコンタクト孔を形成する工程と、前記半導体材料層
   上に金属材料層を付着した後、該金属材料層を予定のベ
   ース電極およびエミッタ電極にエッチングする工程と、 前記金属材料層より成るベース電極およびエミッタ電極
   をマスクとして前記半導体材料層をエッチングして電気
   的に独立したベース電極およびエミッタ電極を形成する
   工程とを具備することを特徴とする高周波トランジスタ
   の製造方法。