JPS61236161A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｔａ）技術分野 この発明は、シリコンウェハ等の半導体基板内に拡散層
を形成するとともにこの基板上の酸化膜にコンタクトホ
ールを開口して電極を形成する半導体装置の製造方法に
関する。

φ）従来技術 一般のｎｐｎプレーナー・モノシリツク・バイポーラ・
トランジスタの製造方法の例を第２図（ａ）〜（ｄ）お
よび（ｄ）′に示す。

まず、第２図（ａ）に示すように、シリコンウェハ１に
おけるｎ形シリコンからなるコレクタ領域２の中央上層
にｐ形シリコンからなるベース領域３を拡散形成し、そ
の上を酸化シリコン膜４で覆う。次に、第２図（ｂ）に
示すように、この酸化シリコン膜４の中央部にフォトエ
ツチングでベース領域３の上面よりも十分幅Ｓｌ　の狭
いエミッタ形成ホール５を開口する。つづいて、第２図
（Ｃ）に示すように、このエミッタ形成ホール５からリ
ン等の不純物をシリコンウェハ１内に拡散しエミッタ形
成ホール５の下部にｎ形シリコンからなるエミッタ領域
６を形成し、その上を酸化シリコン膜４で覆う。そして
、第２図（ｄ）に示すように、この酸化シリコン膜４の
エミッタ領域６上およびこの両側のベース領域３上にフ
ォトエツチングでそれぞれコンタクトホール７．８を開
口し、ここに図外の電極を形成することによりトランジ
スタを完成するところが、この製造方法では、エミッタ
形成ホール５とコンタクトホール７．８とを、２枚のフ
ォトマスクで別個に開口しなければならないので、第２
図（ｄ）′に示すように、マスクアライメントに大きな
ズレ（第２図（ｄ）′におけるズレ：ｄ）が生じた場合
に、エミッタ電極形成用のコンタクトホール７がベース
領域３上まで開口しベース・エミッタ間が短絡するおそ
れが生じる。そこで、このような短絡を防止するために
、マスクアライメントのズレｄを補償するような十分な
幅のマスクマージン（第２図（ｄ）に示す幅：β）を予
め設定してお（必要があった。このため、この一般のト
ランジスタの製造方法では、十分な幅のマスクマージン
ｌを設けるために、エミッタ領域６のストライプ幅（す
なわち、第２図（ｂｌに示すエミッタ形成ホール５の幅
：Ｓ、）を広くしなければならなかった。しかしながら
、このエミッタ領域６のストライプ幅Ｓ、は、トランジ
スタの高周波特性に影響を及ぼすことになる。

高周波トランジスタは、高周波特性を示す目安としてＦ
、　Ｍ、　（Ｆｉｇｕｒｅ　ｏｆ　Ｍｅｒｉｔ　）が用
いられ−１この値が大きいは、ど特性が良くなる。この
Ｆ３Ｍ、は、ベースコレクタ時定数をｒｌｔｂ′・ＣＣ
％最大しゃ断固波数をｆＴとすると次のように表される
。

ｆ。

このため、特性の良い高周波トランジスタを得る・には
、最大しゃ断固波数ｆ７を一定と考えると、ベースコレ
クタ時定数ｒｂｂ′・Ｃｃを小さくしなければならない
。また、エミッタ領域６のストライプ幅をＳ、単位面積
当たりのコレクタ容量をＣｏｔベース抵抗をｒｏとする
と、このＦ、Ｍ。

は次のように表される。

ｆ？ つまり、高周波トランジスタの高周波特性を改善するに
は、エミッタストライプ幅Ｓをできるだけ狭くするとと
もに、ベース抵抗ｒＯ＋　コレクタ容量Ｃ０をできるだ
け小さくする必要がある。

ところが、第２図（ａ）〜（ｄ）に示す一般のトランジ
スタの製造方法では、前記のようにエミッタストライプ
幅ＳＩを広（しなければならず、また、ｌ、としてマス
クマージンｉを含む距離を設けるためベース抵抗ｒ０も
太き（なり、さらにマスクマージンｌを設けるため、１
２が太き（なる結果ベース面積が増加するため、コレク
タ容量Ｃ０も増大するので、高周波トランジスタの製造
方法には不適当なものであった。

そこで、従来の高周波トランジスタの製造方法は、第３
図（ａ）〜（ｄ）および（ｄ）′に示すウォッシュドエ
ミッタタイプを採用していた。

このウォッシュドエミッタタイプの製造方法は、まず、
第３図（ａ）に示すように、シリコンウェハ１における
ｎ形シリコンからなるコレクタ領域２の中央上層にｐ形
シリコンからなるベース領域３を拡散形成し、その上を
酸化シリコン膜４で覆う。次に、第３図（ｂ）に示すよ
うに、この酸化シリコン膜４の中央部にフォトエツチン
グで幅Ｓｔの工ミッタ形成ホール５を開口する。づづい
て、第３図（Ｃ１に示すように、このエミッタ形成ホー
ル５からリン等の不純物をシリコンウェハ１内に拡散し
エミッタ形成ホール５の下部にｎ形シリコンからなるエ
ミッタ領域６を形成する。そして、第３図（ｄ）に示す
ように、酸化シリコン膜４０両側のベース領域３上にフ
ォトエツチングでそれぞれコンタクトホール８．８を開
口し、最後に各ホール５゜８に図外の電極を形成するこ
とにより高周波トランジスタを完成する。なお、この場
合、エミッタ形成ホール５がエミッタ電極形成用のコン
タクトホールとしても兼用されることになるが、エミッ
タ領域６は拡散形成の際にエミッタ形成ホール５の下方
のみならず横方向にもある程度拡散し、実際には、エミ
ッタ形成ホール５の幅Ｓｔよりもエミッタ領域６のスト
ライプ幅Ｓ２の方が若干広くなるので、このエミッタ形
成ホール５に電極を形成してもベース領域３と短絡する
おそれはない。

このウオッシェドエミッタタイプの製造方法では、エミ
ッタ形成ホール５をエミッタ電極形成用のコンタクトホ
ールとしても利用することができるので、エミッタ形成
ホール５にコンタクトホール７を重ねて開口する場合の
ような大きなマスクマージン２が不要となり、ベース電
極形成用のコンタクトホール８開口の際のマスクアライ
メントに多少のズレがあってもベース・エミッタ間が短
絡するということはほとんどない。このため、このエミ
ッタホール５の幅Ｓ２は、第２図中）に示すエミッタ形
成ホール５の幅Ｓｌはど広（する必要がないので、エミ
ッタ領域６のストライプ幅Ｓｚも狭くすることができる
。ところが、このような製造方法を採用した場合であっ
ても、第３図（ｄ）′に示すようなマスクアライメント
のズレｄが生じたときには、ベース電極がエミッタ領域
６に対して不均衡な位置に形成されることになるために
、トランジスタの単位面積当たりのベース抵抗ｒ０が増
加する。また、たとえ第３図（ｄ）′の如くベースコン
タクトホール８，８を開口するためのマスクアライメン
トズレが生じても、エミッタ領域との短絡を防ぐための
マージンβ３は最低限設ける必要があり、ベース抵抗ｒ
０の減少にはまだ不十分であった。このため、従来のウ
ォッシュドエミッタタイプの高周波トランジスタ製造方
法は、エミッタ領域６のストライプ幅Ｓ２をある程度狭
くすることはできるが、単位面積当たりのベース抵抗ｒ
０を十分に小さくすることができないので、高周波トラ
ンジスタの高周波特性の改善に限界を生じていた。

（Ｃ）発明の目的 この発明は、このような事情に鑑みなされたものであっ
て、拡散層形成用ホールと電極形成用のコンタクトホー
ルとを兼用して１枚のフォトマスクで同時に開口すると
ともに、拡散層を形成したホールにポリシリコン被膜を
形成し、かつ、リフトオフ法により電極を形成すること
により、特別なマスクアライメント精度を必要とするこ
となく、半導体装置の微細化を達成することにより、高
周波特性の向上を図ることができる半導体装置の製造方
法を提供することを目的とする。

（ｄ１発明の構成および効果 この発明の半導体装置の製造方法は、半導体基板上の酸
化膜に複数のホールを開口するホール形成工程と、この
半導体基板上に薄い酸化膜を形成する酸化膜形成工程と
、この半導体基板上をフォトレジストで覆い、酸化膜に
開口したホールのうち一部のホールの上方のフォトレジ
ストを開口する第１フォトエツチング工程と、このフォ
トレジストを開口したホール部分の薄い酸化膜を除去す
る酸化膜エツチング工程と、フォトレジスト除去後、こ
Ω半導体基板上にポリシリコン被膜を形成するポリシリ
コン被膜形成工程と、酸化膜に開口したホールのうち薄
い酸化膜を除去したホール下部の半導体基板内に拡散層
を形成する不純物拡散工程と、この半導体基板上に電極
膜を形成する電極膜形成工程と、この半導体基板上をフ
ォトレジストで覆い、下部に拡散層を形成したホール以
外のホールの上方のフォトレジストを開口し、このフォ
トレジストの開口部下方の電極膜およびポリシリコン被
膜を除去する第２フォトエツチング工程と、この半導体
基板上に電極材料を蒸着した後にフォトエツチング工程
で残ったフォトレジストを除去することにより電極膜を
除去したホールの電極を形成するリフトオフ電極形成工
程とを有することを特徴とする。

なお、酸化膜形成工程において形成した薄い酸化膜は、
リフトオフ電極形成工程の前に拡散層を形成したホール
以外のホールについて電極膜およびポリシリコン被膜を
マスクとしてエツチングし除去することになるが、ＭＯ
Ｓ形トランジスタの場合には、そのまま除去することな
く半導体と電極との間の酸化膜として利用することもで
きる。

この発明の半導体装置の製造方法を上記のように構成す
ると、ｐ形とｎ形とのそれぞれの領域に１枚のフォトマ
スクで同時に不純物拡散用無電極形成用のホールを開口
することができるので、マスクマージンを設定する必要
がなく、不純物拡散領域のストライプ幅を十分に狭くす
ることができ、さらにベース電極とエミッタ電極コンタ
クトホールの距離が短縮出来る結果、ベース抵抗ｒ０を
小さくすることが出来るばかりでなく、マスクアライメ
ントのズレにより電極位置が不均衡となるということが
ないので、電極間抵抗が上昇するのを防ぐことができる
。また、ポリシリコン被膜により拡散層を形成したホー
ルでの酸化膜のサイドエッチを防止することができるの
で、異なる領域間の短絡発生のおそれが生じることなく
不純物拡散領域のストライプ幅をより以上に狭くするこ
とができる。さらに、下部に拡散層を形成したホール以
外のホールにリフトオフ法で電極を形成するので、第２
フォトエツチング工程における電極膜のサイドエッチに
より改めてマスクアライメントを行ってフォトレジスト
を形成しなくても確実に電極間の隙間が生じ、フォトエ
ツチングの工程を省略できるとともに、ベースコンタク
トホールとエミッタコンタクトホールの間隔をさらに一
層狭（することができる。このため、この半導体装置の
製造方法は、製品の歩留まりの低下を防止するとともに
、トランジスタの高周波特性の向上により一層の貢献を
果たし、特に高周波トランジスタの製造の際に極めて有
効な発明となる。また、この発明は、ホールを形成する
際のマスクアライメントのズレが生じないので、酸化膜
がズして半導体基板の半導体面が露出したままになると
いうことがなく、信頼性のある素子を得ることができる
。さらに、薄い酸化膜除去の際のマスクアライメントが
不要であったり精度が緩和されるので、製造工程の省力
化および高効率化を図ることができる。

（Ｑ）実施例 以下、この発明を高周波トランジスタの製造方法に実施
した場合の例について説明する。

第１図（ａ）〜（ト））は、それぞれ、この発明をＮＰ
Ｎ型トランジスタに適用した実施例で、高周波トランジ
スタの製造方法における各工程のシリコンウェハの断面
図であり、実際のブレーナ・トランジスタを単純化、模
式化して示している。本発明をＰＮＰ型トランジスタに
適用し得ることは勿論である。

まず、第１図（ａｌに示すように、シリコンウェハ１に
おけるｎ形シリコンからなるコレクタ領域２の中央上層
にｐ形シリコンからなるベース領域３を拡散形成し、そ
の上を酸化シリコン膜４で覆う。このベース領域３は、
ｎ形シリコンからなるコレクタ領域２上に１ｏｏｏｏ人
程度の厚さの酸化シリコン膜４を形成し、この酸化シリ
コン膜４の中央部をフォトエツチングによって開口し、
この開口部から気相拡散またはイオン注入後の熱拡散に
よってホウ素等の不純物をシリコンウェハ１内に拡散さ
せることにより形成される。第１図（ａ）は、この後、
開口部を６０００人程度０厚さの酸化シリコン膜４で覆
い塞いだ状態を示す。次に、第１図（ｂ）に示すように
、この酸化シリコン膜４の中央およびその両側に例えば
本実施例では３箇所のホール９を等間隔に開口する。こ
のホール９は、フォトエツチングで開口され、図はフォ
トレジスト除去後の状態を示す。この工程は、特許請求
の範囲第１項記載のホール形成工程に対応する。つづい
て、第１図（Ｃ１に示すように、シリコンウェハ１上に
薄い酸化シリコン膜４を形成する。この薄い酸化シリコ
ン膜４は、気相成長または熱酸化により各ホール９部分
で２０００人程度０厚さになるように形成される。この
工程は、特許請求の範囲第１項記載の酸化膜形成工程に
対応する。つづいて、第１図（ｄｌに示すように、シリ
コンウェハ１上をフォトレジスト１０で覆いフォトエツ
チングによって中央のホール９上のフォトレジスト１０
のみを少し広目に開口する。この際、フォトレジスト１
０の開口のために行うフォトマスクのマスクアライメン
トは、両側のホール９．９にまで開口部が及ばなければ
よいので、この開口部の幅を中央のホール９の幅よりも
十分に広い適当な大きさにすれば特別な精度は不要で、
通常のマスクアライメント作業であってもなんら不都合
は生じない。この工程は、特許請求の範囲第１項記載の
第１フォトエツチング工程に対応する。つづいて、第１
図（ｅ）に示すように、フォトレジストｌＯが開口した
部分の酸化シリコン膜４のエツチングを行う、この際、
エツチング量を３０００人程度０コントロールすること
により、ホール９部分のみシ″リコンウエハ１のシリコ
ン面が露出し、その周囲は酸化シリコン膜４がまだ３０
００人程度０った状態にする。この工程は、特許請求の
範囲第１項記載の酸化膜エツチング工程に対応する。つ
づいて、第１図（ｆ）に示すように、残ったフォトレジ
スト１０を除去した後に、シリコンウェハ１上にポリシ
リコン被膜１１を形成する。この工程は、特許請求の範
囲第１項記載のポリシリコン被膜形成工程に対応する。

つづいて、第１図（幻に示すように、シリコンウェハ１
上をフォトレジスト１０で覆いフォトエツチングによっ
て中央のホール９上のフォトレジスト１０のみを少し広
目に開口し、リン等の不純物をシリコンウェハ１内にイ
オン注入後に熱拡散を行うことにより、このホール９の
下部にエミッタ領域６を形成する。なお、イオン注入の
際に、フォトレジスト１０が硬化し除去できなくなるお
それがある場合には、第１図（ｆ）と（蜀との間に化学
的気相成長により、Ｓ　ＬＯｔを全面に堆積後、フォト
レジスト処理により第１図（ｇｌのフォトレジスト１０
を８．０３としてもよい。または第１図（ｇ）の工程を
省略して、フォトレジスト１０のない状態でイオン注入
条件を設定してイオン注入を行う。また、シリコンウェ
ハ１上に形成するポリシリコン被膜１１として、予め不
純物を添加したドープトポリシリコンを用いて、第１図
（ｆ）に示す状態から直接熱拡散を行うことにより、第
１図（ｇ）の工程を省略してエミッタ領域６を形成して
もよい。このエミッタ領域６を形成する工程は、特許請
求の範囲第１項記載の不純物拡散工程に対応する。つづ
いて、第１図（ｈ）に示すように、シリコンウェハ１上
に電極膜１２を形成する。この工程は、特許請求の範囲
第１項記載の電極膜形成工程に対応する。つづいて、第
１図（１）に示すように、フォトエツチングによって中
央のホール９上のポリシリコン被膜１１および電極膜１
２のみを残してその他のポリシリコン被膜１１および電
極膜１２を除去する。フォトエツチングにより残ったこ
の電極膜１２がエミッタ電極となる。この際、ポリシリ
コン被膜１１および電極膜１２の除去のために行うフォ
トマスクのマスクアライメントは、中央のホール９にま
で除去部が及ばなければよいので、残したポリシリコン
被膜１１および電極膜１２の幅を中央のホール９の幅よ
りも十分に広い適当な大きさにすればよく、特別微細工
程に対応した作業でなくともなんら不都合は生じない。

また、このフォトエツチングの際は、ポリシリコン被膜
１１および電極膜１２の横方向へのサイドエッチを積極
的に利用する。なお、実施例では、中央のホール９上だ
けでなく、周囲の酸化シリコン膜４上のポリシリコン被
膜１１および電極膜１２も十分の間隔を開けて残してい
る。これは、配線部分のシリコン面との間隔をできるだ
け厚く残すことにより、ＭＯ３容量の低減化を図るため
である。また、ポリシリコン被膜１１は導電性を有する
ので、エミッタ領域６と中央のホーノ！／９上のポリシ
リコン被膜１１を介した電極膜１２とが通電することが
できる。この工程は、特許請求の範囲第１項記載の第２
フォトエツチング工程に対応する。つづいて、第１図０
１に示すように、ポリシリコン被膜１１および電極膜１
２を酸化シリコン膜４のエツチングマスクとし、ポリシ
リコン被膜１１および電極膜１２が残った部分以外の酸
化シリコン膜４のエツチングを行う。この際、エツチン
グ量を３０００人程度０コントロールすることにより、
両側のホール９部分のみシリコン面が露出し、その周囲
は酸化シリコン膜４がまだ３０００人程度０った状態に
する。なお、酸化シリコン膜４のエツチングの際には、
ポリシリコン被膜１１および電極膜１２は除去されない
。そして、第１図（ト））に示すように、両側のホール
９にリフトオフ法により電極１３を形成することにより
、高周波トランジスタを完成する。この電極１３は、第
２フォトエツチング工程のフォトレジスト１０を残した
まま、この上からアルミニウムを真空蒸着し、その後に
フォトレジスト１０を除去することにより形成される。

この際、リフトオフ法による電極１３の形成は、フォト
レジスト１０の切れ目で段差が生じるので、十分サイド
エッチされた中央のホール９の電極膜１２とは確実に隙
間が生じる。このリフトオフ法による電極１３がベース
電極となる。この第１図（１）および（ｋ）に示す工程
は、特許請求の範囲第１項記載の電極形成工程に対応す
る。

上記のように構成されたこの実施例の高周波トランジス
タの製造方法は、エミッタ形成ホールとエミッタ電極形
成用のコンタクトホールとが中央のホール９によって兼
用されるとともに、ベース電極形成用のコンタクトホー
ルも両側のホール９として１枚のフォトマスクで同時に
形成されるので、マスクマージンを設定する必要がな（
、また、ポリシリコン被膜１１によって中央のホール９
のサイドエッチを防止することができるので、エミッタ
領域６のストライプ幅をウォッシュドエミッタタイプの
高周波トランジスタの製造方法による場合のエミッタ領
域６のストライブ幅８２以上に狭くすることができ、ま
た、ベースコンタクトホールとエミッタコンタクトホー
ルの距離を縮小できるためベース抵抗ｒ０を小さくでき
る。また、マスクアライメントのズレによりベース電極
の位置がエミッタ領域６に対して不均衡となるというこ
とがないので、単位面積当たりのベース抵抗ｒ０が増加
するのを防ぐことができる。さらに、リフトオフ法によ
る電極形成により、ベース・エミッタ電極間が確実に絶
縁されるので、これらエミッタ領域６やベース領域３の
間隔をさらに一層狭くすることが可能となり、単位面積
当たりのコレクタ容量Ｃ０およびベース抵抗ｒ０もより
低減化することができる。このため、前記Ｆ、Ｍ、を表
す式、 ｆ〒 において、エミッタ領域６のストライプ幅Ｓをさらに狭
くするとともに単位当たりのコレクタ容量Ｃ０およびベ
ース抵抗ｒ０をより小さくできるので、Ｆ、Ｍ、の値を
より一層大きくでき高周波特性の向上を図ることができ
る。また、この高周波トランジスタの製造方法は、１枚
のマスクにより、エミッタ電極の形成と、ベース・コン
タクトホールの形成がなされる等、マスクアライメント
の工程を省略し、さらに、精度が緩和されるので、製造
工程の省力化および高効率化を図ることができる。さら
に、中央のホール９に電極膜１２を形成する際に、ポリ
シリコン被膜１１を介して蒸着を行うので、スパイク現
象により電極材料のアルミニウムがエミッタ領域６を貫
通してベース領域３にまで達し、ベース・エミッタ間が
短絡するというようなおそれもなくなり、製品の歩留ま
りの低下を防止することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｋ）は、それぞれ、この発明の実施例
である高周波トランジスタの製造方法における各工程の
シリコンウェハの断面図、第２図（ａ）〜（ｄ）は、そ
れぞれ、一般のトランジスタの製造方法における各工程
のシリコンウェハの断面図、第２図（ｄ）′は、同トラ
ンジスタの製造方法における第２図（ｄ）の工程でのマ
スクアライメントがズした場合のシリコンウェハの断面
図、第３図（ａｌ〜（ｄ）は、それぞれ、従来の高周波
トランジスタの製造方法における各工程のシリコンウェ
ハの断面図、第３図（ｄ）′は、同高周波トランジスタ
の製造方法における第３図（ｄ）の工程でのマスクアラ
イメントがズした場合のシリコンウェハの断面図である
。 １−シリコンウェハ（半導体基板）、 ４−酸化シリコン膜（酸化膜）、 ６°−エミッタ領域（拡散層）、９−ホール、１０−フ
ォトレジスト、 １１−ポリシリコン被膜、１２−電極膜、１３−電極。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上の酸化膜に複数のホールを開口する
   ホール形成工程と、 この半導体基板上に薄い酸化膜を形成する酸化膜形成工
   程と、 この半導体基板上をフォトレジストで覆い、酸化膜に開
   口したホールのうち一部のホールの上方のフォトレジス
   トを開口する第１フォトエッチング工程と、 このフォトレジストを開口したホール部分の薄い酸化膜
   を除去する酸化膜エッチング工程と、フォトレジスト除
   去後、この半導体基板上にポリシリコン被膜を形成する
   ポリシリコン被膜形成工程と、 酸化膜に開口したホールのうち薄い酸化膜を除去したホ
   ール下部の半導体基板内に拡散層を形成する不純物拡散
   工程と、 この半導体基板上に電極膜を形成する電極膜形成工程と
   、 この半導体基板上をフォトレジストで覆い、下部に拡散
   層を形成したホール以外のホールの上方のフォトレジス
   トを開口し、このフォトレジストの開口部下方の電極膜
   およびポリシリコン被膜を除去する第２フォトエッチン
   グ工程と、 この半導体基板上に電極材料を蒸着した後にフォトエッ
   チング工程で残ったフォトレジストを除去することによ
   り電極膜を除去したホールの電極を形成するリフトオフ
   電極形成工程とを有することを特徴とする半導体装置の
   製造方法。