JPS61214041A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS61214041A JPS61214041A JP60056321A JP5632185A JPS61214041A JP S61214041 A JPS61214041 A JP S61214041A JP 60056321 A JP60056321 A JP 60056321A JP 5632185 A JP5632185 A JP 5632185A JP S61214041 A JPS61214041 A JP S61214041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- category
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータに関する。
この発明は、マイクロコンピュータにおいて、メモリの
データをコンデンサあるいはバッテリによりバンクアッ
プする場合、そのメモリのデータをカテゴリ別に分類し
ておくと共に、カテゴリ別にチェックサムを設けておく
ことにより、バンクアップが正しく行われているかどう
かを知ることができるようにしたものである。
データをコンデンサあるいはバッテリによりバンクアッ
プする場合、そのメモリのデータをカテゴリ別に分類し
ておくと共に、カテゴリ別にチェックサムを設けておく
ことにより、バンクアップが正しく行われているかどう
かを知ることができるようにしたものである。
マイクロコンピュータにおいて、電源を切った場合でも
一時的にデータを保存するときには、そのデータの入っ
ているメモリをコンデンサやバッテリによりバックアッ
プするようにしている。
一時的にデータを保存するときには、そのデータの入っ
ているメモリをコンデンサやバッテリによりバックアッ
プするようにしている。
しかし、このようにコンデンサやバッテリによりメモリ
をバンクアップしても、例えば電源の切れている期間が
長いときには、データが破壊されることがある。そして
、データが破壊されている状態でコンピュータの使用を
再開すると、各種のトラブルを生じてしまう。
をバンクアップしても、例えば電源の切れている期間が
長いときには、データが破壊されることがある。そして
、データが破壊されている状態でコンピュータの使用を
再開すると、各種のトラブルを生じてしまう。
この発明は、このような問題点を解決しようとするもの
である。
である。
この発明は、マイクロコンピュータにおいて、メモリの
データをコンデンサあるいはバッテリによりバックアン
プする場合、そのメモリのデータをカテゴリ別に分類し
ておくと共に、カテゴリ別にチェックサムを設けておく
ことにより、バックアップが正しく行われているかどう
かを知ることができるようにしたものである。
データをコンデンサあるいはバッテリによりバックアン
プする場合、そのメモリのデータをカテゴリ別に分類し
ておくと共に、カテゴリ別にチェックサムを設けておく
ことにより、バックアップが正しく行われているかどう
かを知ることができるようにしたものである。
この発明によれば、電源投入時、あるいはＲＡＭ（１６
）のデータの参照ないし確認をする必要があるときには
、そのＲＡＭ（１６）のデータがチェックサムＣ５ＭＩ
〜Ｃ３Ｍ４を使用してチェックされ、データが破壊され
ているときには、デフォルト値にセットされるので、ハ
ックアップの不良による各種のトラブルを生じることが
ない・また・チェックサムＣＳ旧〜Ｃ３Ｍ４は、ＲＡＭ
（１６）のデータをカテゴリ■〜■ごとに分類してつけ
ているので、データの一部が破壊されても残りのデータ
を保持できる。
）のデータの参照ないし確認をする必要があるときには
、そのＲＡＭ（１６）のデータがチェックサムＣ５ＭＩ
〜Ｃ３Ｍ４を使用してチェックされ、データが破壊され
ているときには、デフォルト値にセットされるので、ハ
ックアップの不良による各種のトラブルを生じることが
ない・また・チェックサムＣＳ旧〜Ｃ３Ｍ４は、ＲＡＭ
（１６）のデータをカテゴリ■〜■ごとに分類してつけ
ているので、データの一部が破壊されても残りのデータ
を保持できる。
第１図に示す例においては、マイクロコンビ、−一部の
応用機器としてヒデオテソクスの端末装置の場合であり
、また、この端末装置が、一般のデータの端末装置及び
ハーソナルコンピュータとして使用できる場合である。
応用機器としてヒデオテソクスの端末装置の場合であり
、また、この端末装置が、一般のデータの端末装置及び
ハーソナルコンピュータとして使用できる場合である。
第１図において、（１１）は例えば１６ビソト処理のＣ
ＰＵ、（１２）はＲＯＭ、（１３）〜（１６）はＲＡＭ
を示し、これらメモリ （１２）〜（１６）はシステム
バス（１９）を通じてＣＰＵ（ＩＩ）に接続されている
。この場合、ＲＯＭ（１２）には、ＣＰ Ｕ（１１）が
送信されてきた画像コードを具体的な表示データにデコ
ードするだめのプログラムなど各種のプログラムが書き
込まれていると共に、第２図及び第３図に示すフローチ
ャートのルーチン（６０） 、 （７０）も書き込ま
れている。また、ＲＡＭ（１３）はユーザーエリア用及
びＣＰＵ（１３）のワークエリア用、ＲＡＭ（１４）は
数ページ分の画像コードをストアするページメモリ、Ｒ
ＡＭ（１５）は画像コードをＲＡＭ（１４）や表示用メ
モリなどにアクセスするときのバッファ用メモリ、（１
６）はこの端末装置の電源を切ったとき、それまでの端
末装置のモードなどを示すデータを記憶しておくＣ−Ｍ
ＯＳタイプのメモリである。
ＰＵ、（１２）はＲＯＭ、（１３）〜（１６）はＲＡＭ
を示し、これらメモリ （１２）〜（１６）はシステム
バス（１９）を通じてＣＰＵ（ＩＩ）に接続されている
。この場合、ＲＯＭ（１２）には、ＣＰ Ｕ（１１）が
送信されてきた画像コードを具体的な表示データにデコ
ードするだめのプログラムなど各種のプログラムが書き
込まれていると共に、第２図及び第３図に示すフローチ
ャートのルーチン（６０） 、 （７０）も書き込ま
れている。また、ＲＡＭ（１３）はユーザーエリア用及
びＣＰＵ（１３）のワークエリア用、ＲＡＭ（１４）は
数ページ分の画像コードをストアするページメモリ、Ｒ
ＡＭ（１５）は画像コードをＲＡＭ（１４）や表示用メ
モリなどにアクセスするときのバッファ用メモリ、（１
６）はこの端末装置の電源を切ったとき、それまでの端
末装置のモードなどを示すデータを記憶しておくＣ−Ｍ
ＯＳタイプのメモリである。
さらに、バス（１９）にはインターフェース（２１）を
通じてモデム（３１）が接続されると共に、このモデム
（３１）は電話回線（１）を通じてビデオテックスセン
タ（ホストコンピュータ） （図示せず）に接続される
。また、フルキーボード（３２）がインターフェース（
２２）を通じてバス（１９）に接続され、キーボード（
３２）からの入力データがＣＰＵ（１１）に取り込まれ
る。さらに、バス（１９）にはＦＤＣ（２３）を通じて
フロッピーディスクドライブ（３３）が接続され、フロ
ッピーディスクにファイルがアクセスされる。
通じてモデム（３１）が接続されると共に、このモデム
（３１）は電話回線（１）を通じてビデオテックスセン
タ（ホストコンピュータ） （図示せず）に接続される
。また、フルキーボード（３２）がインターフェース（
２２）を通じてバス（１９）に接続され、キーボード（
３２）からの入力データがＣＰＵ（１１）に取り込まれ
る。さらに、バス（１９）にはＦＤＣ（２３）を通じて
フロッピーディスクドライブ（３３）が接続され、フロ
ッピーディスクにファイルがアクセスされる。
また、（１７）は表示用メモリ （いわゆるビデオＲＡ
Ｍ）を示し、これはこの例ではＣＲＴコントローラ（２
４）を通じてバス（２４）に接続されると共に、コント
ローラ（２４）にＣＲＴディスプレイ（３４）が接続さ
れる。そして、ＣＰＵ（１１）からの表示データが、コ
ントローラ（２４）を通じてメモリ （１７）のアドレ
スのうち、ＣＰＵ（１１）の指定したアドレスに書き込
まれると共に、コントローラ（２４）により垂直及び水
平走査に同期したメモリ （１７）のアドレスから表示
データが読み出され、この読み出された表示データがデ
ィスプレイ（３４）に供給されて画像として表示される
。
Ｍ）を示し、これはこの例ではＣＲＴコントローラ（２
４）を通じてバス（２４）に接続されると共に、コント
ローラ（２４）にＣＲＴディスプレイ（３４）が接続さ
れる。そして、ＣＰＵ（１１）からの表示データが、コ
ントローラ（２４）を通じてメモリ （１７）のアドレ
スのうち、ＣＰＵ（１１）の指定したアドレスに書き込
まれると共に、コントローラ（２４）により垂直及び水
平走査に同期したメモリ （１７）のアドレスから表示
データが読み出され、この読み出された表示データがデ
ィスプレイ（３４）に供給されて画像として表示される
。
さらに、（４３）は電源回路を示し、電源プラグ（４１
）からの商用交流電圧が電源スィッチ（４２）を通じて
電源回路（４３）に供給されて各部の動作電圧が形成さ
れ、この電圧はそれぞれの回路に供給されると共に、リ
セット回路（４４）を通じてＣＰＵ（ＩＩ）にリセット
パルスとして供給される。
）からの商用交流電圧が電源スィッチ（４２）を通じて
電源回路（４３）に供給されて各部の動作電圧が形成さ
れ、この電圧はそれぞれの回路に供給されると共に、リ
セット回路（４４）を通じてＣＰＵ（ＩＩ）にリセット
パルスとして供給される。
また、（５０）はバックアップ回路を示し、電源回路（
４３）の出力端と、ＲＡＭ（１６）の電源入力端子との
間に、トランジスタＱ１のコレクタ・エミソク間が接続
され、そのコレクタがベースに接続されると共に抵抗器
Ｒ１を通じて接地される。
４３）の出力端と、ＲＡＭ（１６）の電源入力端子との
間に、トランジスタＱ１のコレクタ・エミソク間が接続
され、そのコレクタがベースに接続されると共に抵抗器
Ｒ１を通じて接地される。
さらに、トランジスタＱ１のエミッタと接地との間に、
ハックアップ用のコンデンサＣユが接続される。
ハックアップ用のコンデンサＣユが接続される。
従って、スイッチ（４２）がオンのときには、電源回路
（４３）の出力電圧によりトランジスタＱ１がオンとな
り、その電圧がトランジスタＱ１を通してＲＡＭ（１６
）に動作電圧として供給される。
（４３）の出力電圧によりトランジスタＱ１がオンとな
り、その電圧がトランジスタＱ１を通してＲＡＭ（１６
）に動作電圧として供給される。
さらに、その電圧によりコンデンサＣ１が充電される。
また、スイッチ（４２）がオフのときには、トランジス
タＱ１がオフになるが、コンデンサＣ１の電圧がＲＡＭ
（１６）に供給されてＲＡＭ（１６）のデータはバック
アップされる。
タＱ１がオフになるが、コンデンサＣ１の電圧がＲＡＭ
（１６）に供給されてＲＡＭ（１６）のデータはバック
アップされる。
そして、ＲＡＭ（１６）のデータは、電源がオフのとき
でも保存されなければならないデータであるが、このデ
ータをカテゴリ別に分類すると、次のとうりである。
でも保存されなければならないデータであるが、このデ
ータをカテゴリ別に分類すると、次のとうりである。
■ 端末装置の動作モードを示すデータｉ、ビデオテッ
クスの端末装置 ｉｉ、一般のデータベースの端末装置 ｉｉｉ 、パーソナルコンピュータ ■ 通信プロトコルのデータ モデム（３１）を使用するときの伝送フォーマントなど
に関するデータ Ｉ６セツシヨンコントロール ｉｉ、フローコントロール ｉｉｉ 、伝送スピード ｉｖ、その他 ■ ファンクションキーのデータ キーボード（３２）に設けられているプログラマブルフ
ァンクションキーに関するデータ１、各キーに設定され
ているデータ ｉｉ、各キーの使用しているエリア ｉ１ｉ 、その他 ■ その他 そして、例えば、第４図に示すように、カテゴリ■〜■
のデータが、ＲＡＭ（１６）にカテゴリ別に分割されて
ストアされると共に、カテゴリ■〜■ごとにチェックサ
ムＣ５ＭＩ〜Ｃ３Ｍ４が求められてＲＡＭ（１６）の別
のエリアにストアされている。なお、このチェックサム
としては、１つのカテゴリにおけるすべてのデータの和
、あるいは１つのカテゴリにおけるデータの１６バイト
ごとのグ和の下位１バイトを取り出したものなどである
。
クスの端末装置 ｉｉ、一般のデータベースの端末装置 ｉｉｉ 、パーソナルコンピュータ ■ 通信プロトコルのデータ モデム（３１）を使用するときの伝送フォーマントなど
に関するデータ Ｉ６セツシヨンコントロール ｉｉ、フローコントロール ｉｉｉ 、伝送スピード ｉｖ、その他 ■ ファンクションキーのデータ キーボード（３２）に設けられているプログラマブルフ
ァンクションキーに関するデータ１、各キーに設定され
ているデータ ｉｉ、各キーの使用しているエリア ｉ１ｉ 、その他 ■ その他 そして、例えば、第４図に示すように、カテゴリ■〜■
のデータが、ＲＡＭ（１６）にカテゴリ別に分割されて
ストアされると共に、カテゴリ■〜■ごとにチェックサ
ムＣ５ＭＩ〜Ｃ３Ｍ４が求められてＲＡＭ（１６）の別
のエリアにストアされている。なお、このチェックサム
としては、１つのカテゴリにおけるすべてのデータの和
、あるいは１つのカテゴリにおけるデータの１６バイト
ごとのグ和の下位１バイトを取り出したものなどである
。
そして、スイッチ（４２）をオンにすると、ＣＰＵ（１
１）によりルーチン（６０）が実行される。すなわち、
スイッチ（４２）をオンにすると、電源回路（４３）の
出力電圧によりリセット回路（４４）においてリセット
パルスが形成され、このリセットパルスによりＣＰＵ（
１１）は一時的にリセットされる。そして、このリセッ
トが解除されると、ＣＰＵ（１１）の処理はルーチン（
６０）のステップ（６１）からスタートし、次にステッ
プ（６２）においてカテゴリ■が指定されてからステッ
プ（６３）においてＲＡＭ（１６）にストアされている
カテゴリ■のデータのチェックサムが計算され、続いて
ステップ（６４）で計算したチェックサムと、ＲＡＭ（
１６）にストアされているチェックサム、今の場合は、
チェックサムＣ３ＭＬとが比較される。
１）によりルーチン（６０）が実行される。すなわち、
スイッチ（４２）をオンにすると、電源回路（４３）の
出力電圧によりリセット回路（４４）においてリセット
パルスが形成され、このリセットパルスによりＣＰＵ（
１１）は一時的にリセットされる。そして、このリセッ
トが解除されると、ＣＰＵ（１１）の処理はルーチン（
６０）のステップ（６１）からスタートし、次にステッ
プ（６２）においてカテゴリ■が指定されてからステッ
プ（６３）においてＲＡＭ（１６）にストアされている
カテゴリ■のデータのチェックサムが計算され、続いて
ステップ（６４）で計算したチェックサムと、ＲＡＭ（
１６）にストアされているチェックサム、今の場合は、
チェックサムＣ３ＭＬとが比較される。
そして、両チェックサムが等しいときには、ＲＡＭ（１
６）にストアされていたカテゴリ■のデータが正しいと
みなされて処理はステップ（６６）に進み、等しくない
ときには、ＲＡＭ（１６）にストアされていたカテゴリ
■のデータが誤り、すなわち、電源がオフのとき、ハッ
クアップされずに破壊されたものとみなされて処理はス
テップ（６５）に進み、このステップ（６５）において
ＲＡＭ（１６）のデータのうち、カテゴリ■のデータが
デフォルト値にセットされると共に、チェックサムＣ３
ＭＩが新しく計算されてセットされ、次に処理はステッ
プ（６６）に進む。
６）にストアされていたカテゴリ■のデータが正しいと
みなされて処理はステップ（６６）に進み、等しくない
ときには、ＲＡＭ（１６）にストアされていたカテゴリ
■のデータが誤り、すなわち、電源がオフのとき、ハッ
クアップされずに破壊されたものとみなされて処理はス
テップ（６５）に進み、このステップ（６５）において
ＲＡＭ（１６）のデータのうち、カテゴリ■のデータが
デフォルト値にセットされると共に、チェックサムＣ３
ＭＩが新しく計算されてセットされ、次に処理はステッ
プ（６６）に進む。
そして、ステップ（６６）においてＲＡＭ（１６）のデ
ータのチェックがすべてのカテゴリについて終了したか
どうかがチェックされ、すべてのカテゴリについて終了
していないときには、処理はステップ（６７）に進んで
次のカテゴリ、今の場合はカテゴリ■が指定されてから
ステップ（６３）に戻る。従って、以後同様にして、Ｒ
ＡＭ（１６）のデータがカテゴリ■〜■ごとに順次チェ
ックされる。
ータのチェックがすべてのカテゴリについて終了したか
どうかがチェックされ、すべてのカテゴリについて終了
していないときには、処理はステップ（６７）に進んで
次のカテゴリ、今の場合はカテゴリ■が指定されてから
ステップ（６３）に戻る。従って、以後同様にして、Ｒ
ＡＭ（１６）のデータがカテゴリ■〜■ごとに順次チェ
ックされる。
そして、すべてカテゴリについてチェックが終了すると
、処理はステップ（６６）からステップ（６８）に進み
、このステップ（６８）により本来のメインのルーチン
に行く。なお、このメインのルーチンでは、ＲＡＭ（１
６）のデータにより各部のイニシャライズが行われ、以
後、対応する状態、例えばユーザーからの入力待ちとな
る。また、このルーチン（６０）は、電源投入時以外に
も、ＲＡＭ（１Ｂ＞のデータを参照ないし確認する必要
があるときに実行される。
、処理はステップ（６６）からステップ（６８）に進み
、このステップ（６８）により本来のメインのルーチン
に行く。なお、このメインのルーチンでは、ＲＡＭ（１
６）のデータにより各部のイニシャライズが行われ、以
後、対応する状態、例えばユーザーからの入力待ちとな
る。また、このルーチン（６０）は、電源投入時以外に
も、ＲＡＭ（１Ｂ＞のデータを参照ないし確認する必要
があるときに実行される。
一方、この端末装置を使用しているとき、カテゴリ■〜
■のいずれかのデータを変更したとき、例えばビデオテ
ックスの端末装置のモードからパーソナルコンピュータ
のモードに変更したとき（カテゴリ■の変更）、ルーチ
ン（７０）はステツプ（７１）からスタートし、次にス
テップ（７２）においてＲＡＭ（１６）のデータのうち
、該当するカテゴリ、今の場合はカテゴリ■のデータが
変更され、続いてチェックサムＣ３旧が新しく計算され
てセントされ、ステップ（７４）でこのルーチン（７０
）を終了する。
■のいずれかのデータを変更したとき、例えばビデオテ
ックスの端末装置のモードからパーソナルコンピュータ
のモードに変更したとき（カテゴリ■の変更）、ルーチ
ン（７０）はステツプ（７１）からスタートし、次にス
テップ（７２）においてＲＡＭ（１６）のデータのうち
、該当するカテゴリ、今の場合はカテゴリ■のデータが
変更され、続いてチェックサムＣ３旧が新しく計算され
てセントされ、ステップ（７４）でこのルーチン（７０
）を終了する。
こうして、この発明によれば、電源投入時、あるいはＲ
ＡＭ（１６）のデータの参照ないし確認をする必要があ
るときには、そのＲＡＭ（１６）のデータがチェックサ
ムＣ５ＭＩ〜Ｃ３Ｍ４を使用してチェックされ、データ
が破壊されているときには、デフォルト値にセットされ
るので、バックアップの不良による各種のトラブルを生
じることがない。また、チェックサムＣ３ＭＩ〜Ｃ３Ｍ
４は、ＲＡＭ（１６）のデータをカテゴリ■〜■ごとに
分類してつけているので、データの一部が破壊されても
残りのデータを保持できる。
ＡＭ（１６）のデータの参照ないし確認をする必要があ
るときには、そのＲＡＭ（１６）のデータがチェックサ
ムＣ５ＭＩ〜Ｃ３Ｍ４を使用してチェックされ、データ
が破壊されているときには、デフォルト値にセットされ
るので、バックアップの不良による各種のトラブルを生
じることがない。また、チェックサムＣ３ＭＩ〜Ｃ３Ｍ
４は、ＲＡＭ（１６）のデータをカテゴリ■〜■ごとに
分類してつけているので、データの一部が破壊されても
残りのデータを保持できる。
なお、上述において、データが破壊されていたときには
、これをステップ（６５）において表示してもよい。ま
た、チェックサムＣ８旧〜Ｃ３Ｍ４をＰｃＭプロセッサ
やＣＤプレーヤなどにおける誤り訂正コードのように強
力なものにしておけば、破壊されたデータを正しい値に
訂正することもできる。
、これをステップ（６５）において表示してもよい。ま
た、チェックサムＣ８旧〜Ｃ３Ｍ４をＰｃＭプロセッサ
やＣＤプレーヤなどにおける誤り訂正コードのように強
力なものにしておけば、破壊されたデータを正しい値に
訂正することもできる。
この発明によれば、電源投入時、あるいはＲＡＭ（１６
）のデータの参照ないし確認をする必要があるときには
、そのＲＡＭ（１６）のデータがチェックサムＣ３ＭＩ
〜Ｃ３Ｍ４を使用してチェックされ、データが破壊され
ているときには、デフォルト値にセットされるので、バ
ックアップの不良による各種のトラブルを生じることが
ない。また、チェックサムＣ３ＭＩ〜Ｃ３Ｍ４は、ＲＡ
Ｍ（１６）のデータをカテゴリ■〜■ごとに分類してつ
けているので、データの一部が破壊されても残りのデー
タを保持できる。
）のデータの参照ないし確認をする必要があるときには
、そのＲＡＭ（１６）のデータがチェックサムＣ３ＭＩ
〜Ｃ３Ｍ４を使用してチェックされ、データが破壊され
ているときには、デフォルト値にセットされるので、バ
ックアップの不良による各種のトラブルを生じることが
ない。また、チェックサムＣ３ＭＩ〜Ｃ３Ｍ４は、ＲＡ
Ｍ（１６）のデータをカテゴリ■〜■ごとに分類してつ
けているので、データの一部が破壊されても残りのデー
タを保持できる。
第１図はこの発明の一例の系統図、第２図〜第４図はそ
の説明のための図である。 （１１）はＣＰＵ、（１２）〜（１７）はメモリ、（４
３）は電源回路、（５０）はバックアップ回路である。
の説明のための図である。 （１１）はＣＰＵ、（１２）〜（１７）はメモリ、（４
３）は電源回路、（５０）はバックアップ回路である。
Claims (1)
- 【特許請求の範囲】 メモリのデータをコンデンサあるいはバッテリなどによ
りバックアップする場合、 上記メモリのデータをカテゴリ別に分類しておくと共に
、 上記カテゴリ別に上記データのチェックサムを求め、 このチェックサムを上記メモリにストアしておき、 少なくとも、電源投入時、上記メモリのデータのチェッ
クサムを上記カテゴリ別に求め、 この求めたチェックサムと、上記ストアしておいたチェ
ックサムとを比較し、 この比較結果により上記メモリの該当するデータの破壊
を知るようにしたマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056321A JPS61214041A (ja) | 1985-03-20 | 1985-03-20 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056321A JPS61214041A (ja) | 1985-03-20 | 1985-03-20 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214041A true JPS61214041A (ja) | 1986-09-22 |
Family
ID=13023903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056321A Pending JPS61214041A (ja) | 1985-03-20 | 1985-03-20 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172302A (ja) * | 1987-01-12 | 1988-07-16 | Matsushita Electric Ind Co Ltd | デ−タ駆動型エアコン制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545165A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Method and device for diagnosis of memory unit |
| JPS605363A (ja) * | 1983-06-22 | 1985-01-11 | Sharp Corp | メモリ内容確認方式 |
-
1985
- 1985-03-20 JP JP60056321A patent/JPS61214041A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545165A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Method and device for diagnosis of memory unit |
| JPS605363A (ja) * | 1983-06-22 | 1985-01-11 | Sharp Corp | メモリ内容確認方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172302A (ja) * | 1987-01-12 | 1988-07-16 | Matsushita Electric Ind Co Ltd | デ−タ駆動型エアコン制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| US7840796B2 (en) | Booting to a recovery/maintenance environment | |
| EP1028371A2 (en) | Personal computer using flash memory as BIOS-ROM | |
| US6496882B2 (en) | Method and system for virtual memory compression in an embedded system | |
| WO2000019317A1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| CA2097783A1 (en) | Method and apparatus for maintaining and retrieving live data in a posted write cache in case of power failure | |
| JPH0291749A (ja) | 不揮発型半導体メモリ装置 | |
| JPH10198608A (ja) | メモリカード | |
| JPH09198884A (ja) | フラッシュメモリ管理方法 | |
| US6081892A (en) | Initial program load | |
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| JP2971267B2 (ja) | フラッシュメモリをｂｉｏｓ−ｒｏｍとして使用したパーソナルコンピュータ | |
| JPS61214041A (ja) | マイクロコンピユ−タ | |
| JP3057835B2 (ja) | ハードウェアレビジョン管理装置 | |
| US4797816A (en) | Virtual memory supported processor having restoration circuit for register recovering | |
| JP3076881B2 (ja) | メモリ復元機能付情報処理装置 | |
| JPS62111776A (ja) | プリンタの制御方法 | |
| JPH10302485A (ja) | フラッシュ・メモリを有する情報処理装置 | |
| JPH04542A (ja) | メモリチェック方式 | |
| JPH04162300A (ja) | 半導体メモリ | |
| EP0429781A2 (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
| JPH06180674A (ja) | データ記憶装置 | |
| JPS5924334A (ja) | デ−タ処理システム | |
| JP3065740U (ja) | ツイン・ハ―ドディスク搭載のサ―バ | |
| JPS60110479A (ja) | 外字処理機能を持つ制御装置 |