JPS61212918A - Ａ／ｄ、ｄ／ａ変換器 - Google Patents
Ａ／ｄ、ｄ／ａ変換器Info
- Publication number
- JPS61212918A JPS61212918A JP5324385A JP5324385A JPS61212918A JP S61212918 A JPS61212918 A JP S61212918A JP 5324385 A JP5324385 A JP 5324385A JP 5324385 A JP5324385 A JP 5324385A JP S61212918 A JPS61212918 A JP S61212918A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- microcomputer
- converter
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明ハ、マイクロコンピュータによシアナログ量を制
御するインタフェース回路に係り、特に複数本の信号を
並列的にに／Ｄ変換及びＤ／Ａ変換を施す際に好適な〜
勺、Ｄ／Ａ変換器に関する。
御するインタフェース回路に係り、特に複数本の信号を
並列的にに／Ｄ変換及びＤ／Ａ変換を施す際に好適な〜
勺、Ｄ／Ａ変換器に関する。
（従来の技術）
従来Ｄ／Ａ Ｋ換器を利用して、〜勺変換を施す手法は
、見受けられる。
、見受けられる。
（発明が解決すべき問題点）
しかしながら、現在迄の公知例の場合、Ａ／Ｄ変換を施
す信号数及びＤ／Ａ変換を施す制御対象の増加に伴い、
その処理時間及び構成部品は増大するという欠点があっ
た。
す信号数及びＤ／Ａ変換を施す制御対象の増加に伴い、
その処理時間及び構成部品は増大するという欠点があっ
た。
（問題点を解決するための手段）
本発明の目的は、Ａ／Ｄ変換を施す信号数及びＤ／Ａ変
換を施す制御対象が増加した場合においても、これらの
処理をすみやかに行い、処理時間及び構成部品の増大を
防ぐ〜Φ、Ｄ／Ａ変換器を提供することにある。このた
め本発明は、マイクロコンピュータ、！：、Ｍ’（記マ
イクロコンピュータの出力によシ複数本のアナログ信号
から１本のアナログ信号を選択する第１のアナログスイ
ッチと、前記同様の出力によシ、複数個のアナログ制御
対象から１つを選択する第２のアナログスイッチと、前
記マイクロコンピュータが常時出力するクロック数によ
シ、アナログ量を制御するＤ／Ａ変換器と前記第１のア
ナログスイッチと前記Ｄ／Ａ変換器の出力を比較するコ
ンパレータ等から構成される回路において、マイクロコ
ンピュータは、ｈ１１記クロックの１サイクル内に順次
第１のアナログスイッチを切換え、コンパレータの出力
があらかじめ定めてある極性に反転した際、そのクロッ
ク値をｉｌＪ記アナログスイッチ入力に相当するデータ
エリアにＡ／Ｄ変換値として配憶するとともに、出力ク
ロック数と前記複数個の制御対象の演算値とが一致する
毎に前記制御対象に該当するアナログスイッチに信号を
出力することによ損復数個のＡ／Ｄ変換及びＤ／Ａ変換
を並列に処理しようとすることを特徴とする。
換を施す制御対象が増加した場合においても、これらの
処理をすみやかに行い、処理時間及び構成部品の増大を
防ぐ〜Φ、Ｄ／Ａ変換器を提供することにある。このた
め本発明は、マイクロコンピュータ、！：、Ｍ’（記マ
イクロコンピュータの出力によシ複数本のアナログ信号
から１本のアナログ信号を選択する第１のアナログスイ
ッチと、前記同様の出力によシ、複数個のアナログ制御
対象から１つを選択する第２のアナログスイッチと、前
記マイクロコンピュータが常時出力するクロック数によ
シ、アナログ量を制御するＤ／Ａ変換器と前記第１のア
ナログスイッチと前記Ｄ／Ａ変換器の出力を比較するコ
ンパレータ等から構成される回路において、マイクロコ
ンピュータは、ｈ１１記クロックの１サイクル内に順次
第１のアナログスイッチを切換え、コンパレータの出力
があらかじめ定めてある極性に反転した際、そのクロッ
ク値をｉｌＪ記アナログスイッチ入力に相当するデータ
エリアにＡ／Ｄ変換値として配憶するとともに、出力ク
ロック数と前記複数個の制御対象の演算値とが一致する
毎に前記制御対象に該当するアナログスイッチに信号を
出力することによ損復数個のＡ／Ｄ変換及びＤ／Ａ変換
を並列に処理しようとすることを特徴とする。
（作用）
本発明によれば、マイクロコンピュータが、Ｄ／Ａ変換
器にクロックを出力する際、複数個の制御対象に対する
個々の出力値と前記クロック値との比較を行い、一致す
る毎に、その制御対象に該当する第２のアナログスイッ
チに信号を送出することによシ複数個のＤ／Ａ変換を並
列的に行うことがで内ると共に、クロックの１サイクル
内で第１のアナログスイッチを順次切換え、コンパレー
タがあらかじめ矩めである極性に反転した場合、七のク
ロック値を前記第１のアナログスイッチに相当するデー
タエリアに配憶すＳ− ることによシ、複数のＡ／Ｄ変換をも並列的に行うこと
が出来る。
器にクロックを出力する際、複数個の制御対象に対する
個々の出力値と前記クロック値との比較を行い、一致す
る毎に、その制御対象に該当する第２のアナログスイッ
チに信号を送出することによシ複数個のＤ／Ａ変換を並
列的に行うことがで内ると共に、クロックの１サイクル
内で第１のアナログスイッチを順次切換え、コンパレー
タがあらかじめ矩めである極性に反転した場合、七のク
ロック値を前記第１のアナログスイッチに相当するデー
タエリアに配憶すＳ− ることによシ、複数のＡ／Ｄ変換をも並列的に行うこと
が出来る。
（実施例）
以下本発明の実施例を第１図、第２図、第５図により説
明する。第１図は本発明の原理的な実施例を示したもの
であって、／は、Ａ１１からＡＩＮの信号ラインの１つ
を選択するアナログスイッチ、コは前記アナログスイッ
チ／の出力と以下に述べるＤμ変換器の出力とを比較す
るコンパレータ、３はマイクロコンピュータ、ｑは前記
マイクロコンピュータ３からのクロック数に応じたアナ
ログ電圧を出力するＤ／Ａ変換器、３は前記め変換器ｌ
からの出力をＡＯＩからＡＯＮの信号ラインに振９分け
るアナログスイッチである。
明する。第１図は本発明の原理的な実施例を示したもの
であって、／は、Ａ１１からＡＩＮの信号ラインの１つ
を選択するアナログスイッチ、コは前記アナログスイッ
チ／の出力と以下に述べるＤμ変換器の出力とを比較す
るコンパレータ、３はマイクロコンピュータ、ｑは前記
マイクロコンピュータ３からのクロック数に応じたアナ
ログ電圧を出力するＤ／Ａ変換器、３は前記め変換器ｌ
からの出力をＡＯＩからＡＯＮの信号ラインに振９分け
るアナログスイッチである。
まず本発明の動作概要を第１図の原理的な実施例に則し
て説明する。まずマイクロコンピュータ（以下マイコン
と称す。）３は、い変換器亭の解像力に応じた旧Ｔ数の
カウント機能を有しているものとし、Ｄ／Ａ変換器亭へ
１クロッり出力する毎にＭｆＪ 記カウンタを＋１する
。ここでマイコン３は、クロックの１ザイクル内で、Ａ
ｏｌからＡＯＮ迄の信号ラインへの出力値と前記カウン
タ値を順次比較し、一致したものに対しては、該当信号
ラインに相当するアナログスイッチ制御信号／／をアナ
ログスイッチＳに送出し、Ｄ／Ａ変換結果をＡＯＩから
ＡＯＮのうちの該画信号ラインに出力する。これととも
にマイコンＪは、アナログスイッチ制御信号６を操作し
て、 ＡｚｌからＡｉＮの信号ラインをアナログスイ
ッチ／を通して、順次コンバレータコに入力し、Ｄ／Ａ
変換変換器用力との比較を行う。ここでコンバレータコ
の出力ざがあらかじめ足めである極性に反転した際、マ
イコン３は、アナログスイッチ制御信号乙の値からＡｉ
ｌからＡｉＮのどれかを判断し、その骸幽するデータエ
リアに前述のカウンタ値をＡ／Ｄ変換結果として記憶す
る。
て説明する。まずマイクロコンピュータ（以下マイコン
と称す。）３は、い変換器亭の解像力に応じた旧Ｔ数の
カウント機能を有しているものとし、Ｄ／Ａ変換器亭へ
１クロッり出力する毎にＭｆＪ 記カウンタを＋１する
。ここでマイコン３は、クロックの１ザイクル内で、Ａ
ｏｌからＡＯＮ迄の信号ラインへの出力値と前記カウン
タ値を順次比較し、一致したものに対しては、該当信号
ラインに相当するアナログスイッチ制御信号／／をアナ
ログスイッチＳに送出し、Ｄ／Ａ変換結果をＡＯＩから
ＡＯＮのうちの該画信号ラインに出力する。これととも
にマイコンＪは、アナログスイッチ制御信号６を操作し
て、 ＡｚｌからＡｉＮの信号ラインをアナログスイ
ッチ／を通して、順次コンバレータコに入力し、Ｄ／Ａ
変換変換器用力との比較を行う。ここでコンバレータコ
の出力ざがあらかじめ足めである極性に反転した際、マ
イコン３は、アナログスイッチ制御信号乙の値からＡｉ
ｌからＡｉＮのどれかを判断し、その骸幽するデータエ
リアに前述のカウンタ値をＡ／Ｄ変換結果として記憶す
る。
以上の動作をクロックの１サイクル毎に行うことによＦ
）、Ｄ／Ａ変換器の解像力に応じたカウンタが０からフ
ルスケール迄カウントする間に、複数信号ラインへ、そ
れぞれに応じたＤ／Ａ変換結果を出力出来るとともに、
複数の信号ラインからのアナログ量をディジタル変換し
てマイコンに取込むことが出来る。
）、Ｄ／Ａ変換器の解像力に応じたカウンタが０からフ
ルスケール迄カウントする間に、複数信号ラインへ、そ
れぞれに応じたＤ／Ａ変換結果を出力出来るとともに、
複数の信号ラインからのアナログ量をディジタル変換し
てマイコンに取込むことが出来る。
次に各部に実際的な回路構成を採用した実施例を第２図
、第３図に則して説明する。尚以下の説明においてはア
ナログ入力、アナログ出力とも２本の場合の実施例であ
る。
、第３図に則して説明する。尚以下の説明においてはア
ナログ入力、アナログ出力とも２本の場合の実施例であ
る。
第２図は、実際的な回路の一例であシ、第６図は、クロ
ーチャートの一例である。第２図において、アナログス
イッチ／は、２個のスイッチで構成されており、マイコ
ン３からのアナログスイッチ制御信号６，６／がＬｔＨ
ＬＬの際にＯＮするものであり、Ｄ／Ａコンバータダは
、パイナリリーカウンタｌ／と抵抗ラダーネットワーク
クコによ多構成され、 バイナリ−カウンタｌＩｌの出力値に応じた電圧を抵抗
ラダーネットワークダコより出力するものであシ、アナ
ログスイッチ３は、マイコン３からのアナログスイッチ
制御信号ＡＳ５１．ＡＳ５２で独立に動く２つのアナロ
グスイッチにより構成されている。
ーチャートの一例である。第２図において、アナログス
イッチ／は、２個のスイッチで構成されており、マイコ
ン３からのアナログスイッチ制御信号６，６／がＬｔＨ
ＬＬの際にＯＮするものであり、Ｄ／Ａコンバータダは
、パイナリリーカウンタｌ／と抵抗ラダーネットワーク
クコによ多構成され、 バイナリ−カウンタｌＩｌの出力値に応じた電圧を抵抗
ラダーネットワークダコより出力するものであシ、アナ
ログスイッチ３は、マイコン３からのアナログスイッチ
制御信号ＡＳ５１．ＡＳ５２で独立に動く２つのアナロ
グスイッチにより構成されている。
また／θはサンプルホールド回路でおシ、Ｄ／Ａコンバ
ータダの出力値を保持する役割を果たす。
ータダの出力値を保持する役割を果たす。
マイコン３は、通常第５図にボすＭＡｉＮルーチンに沿
って制御を行っているものとし、 ＡＤＡルーチンは、
ある一定時間毎にランするものとする。
って制御を行っているものとし、 ＡＤＡルーチンは、
ある一定時間毎にランするものとする。
ここでマイコン３がＡＤＡルーチンの制御を開始した際
、まずＤ／Ａ変換変換器ケバイナリ−カウンタ＋／へ１
パルス出力し、抵抗ラダーネットワークダコの出力、つ
まシＤ／Ａ変換器ダの出力を分解能に応じた分だけ変更
すると同時にマイコン３内部のカウンタ内容を＋１する
３１次にＭＡｉＮルーチ内で演算されたＡＯＩ及びＡＯ
２の出力値（ＡＯＩＤＡＴ）、（ＡＯ２ＤＡＴ）と内部
カウンタの出力値との比較を行い、一致した場合には、
該当するアナログスイッチを一定時間ＯＮする。このこ
とによｆｉ Ｄ／Ａ変換変換器用力は、オペアンプ、抵
抗、コンデンサで構成されるサンプルホールド回路によ
り保持され、Ａｏｌ、戒はＡＯ２に出力される。
、まずＤ／Ａ変換変換器ケバイナリ−カウンタ＋／へ１
パルス出力し、抵抗ラダーネットワークダコの出力、つ
まシＤ／Ａ変換器ダの出力を分解能に応じた分だけ変更
すると同時にマイコン３内部のカウンタ内容を＋１する
３１次にＭＡｉＮルーチ内で演算されたＡＯＩ及びＡＯ
２の出力値（ＡＯＩＤＡＴ）、（ＡＯ２ＤＡＴ）と内部
カウンタの出力値との比較を行い、一致した場合には、
該当するアナログスイッチを一定時間ＯＮする。このこ
とによｆｉ Ｄ／Ａ変換変換器用力は、オペアンプ、抵
抗、コンデンサで構成されるサンプルホールド回路によ
り保持され、Ａｏｌ、戒はＡＯ２に出力される。
次ニマイコン３は、アナログスイッチ制御信号を操作し
て、まずＡｉｌを選択し、コンバレータコへ入力する。
て、まずＡｉｌを選択し、コンバレータコへ入力する。
ここでコンバレータコの出力ｇがあらかじめ定めてある
極性に反転した際には、内部カウンタの値をＡｌｌの入
力値としてデータエリアに記憶した上でＡＯ２を選択し
、前記同様の操作を行い、コンバレータコの出力が反転
しない場合には、そのままＡＯ２を選択し、同様の操作
を行う。以上の動作をい変換器の解像力と同数のＢｉＴ
数を持った内部カウンタが０からアップする迄繰返すこ
とにより、２本の入力ラインのＡ／Ｄ変換と２本の出力
ラインへのＤ／Ａ変換は、並列的に処理することが可能
となる。
極性に反転した際には、内部カウンタの値をＡｌｌの入
力値としてデータエリアに記憶した上でＡＯ２を選択し
、前記同様の操作を行い、コンバレータコの出力が反転
しない場合には、そのままＡＯ２を選択し、同様の操作
を行う。以上の動作をい変換器の解像力と同数のＢｉＴ
数を持った内部カウンタが０からアップする迄繰返すこ
とにより、２本の入力ラインのＡ／Ｄ変換と２本の出力
ラインへのＤ／Ａ変換は、並列的に処理することが可能
となる。
（発明の効果）
以上説明したように本発明によれば、１つのＤ／Ａ変換
器とアナログスイッチとコンパレータ等で複数個のＡ／
Ｄ変換、Ｄ／Ａ変換を並列的に行うことが可能となシ、
回路の小型化、低価格化、高速化等の効果があり、Ａ／
Ｉ）変換、Ｄ／Ａ変換の個数の増大につれ、その効果も
増大する。
器とアナログスイッチとコンパレータ等で複数個のＡ／
Ｄ変換、Ｄ／Ａ変換を並列的に行うことが可能となシ、
回路の小型化、低価格化、高速化等の効果があり、Ａ／
Ｉ）変換、Ｄ／Ａ変換の個数の増大につれ、その効果も
増大する。
ｘｉ図は、本発明の原理的な実施例であシ、第２図は、
実際的な回路の一例であシ、第５図はクローチャートの
概要の一例である。 ／・・・アナログスイッチ、コ・・・コンパレータ、３
００．マイクロコンピュータ、ダ・・・い変換器、５・
・・アナログスイッチ、／θ・・・サンプルホールド回
路。 代 理 人 弁理士 福 １） 信 行＝ １
：、：「代 理 人 弁理士 福 １） 武
通仁１５、・１、代 理 人 弁理士 福 １
） 賢 三２ ゛°パ（、′； 手続補正書（自発） 特許庁長官 殿 昭和６０年４月１８日１
、事件の表示 特願昭６０−５３２４３号 ２、発明の名称 Ａ／Ｉ］、Ｄ／Ａ変換器 ３、補正をする者 事件との関係 出願人 阪神二にクトリック株式会社 ４、代 理 人 〒１０５ 東京都港区西新橋１−６−１３粕屋ビル５
、補正の対象 明細書、図面、及び委任状 ６、補正の内容
実際的な回路の一例であシ、第５図はクローチャートの
概要の一例である。 ／・・・アナログスイッチ、コ・・・コンパレータ、３
００．マイクロコンピュータ、ダ・・・い変換器、５・
・・アナログスイッチ、／θ・・・サンプルホールド回
路。 代 理 人 弁理士 福 １） 信 行＝ １
：、：「代 理 人 弁理士 福 １） 武
通仁１５、・１、代 理 人 弁理士 福 １
） 賢 三２ ゛°パ（、′； 手続補正書（自発） 特許庁長官 殿 昭和６０年４月１８日１
、事件の表示 特願昭６０−５３２４３号 ２、発明の名称 Ａ／Ｉ］、Ｄ／Ａ変換器 ３、補正をする者 事件との関係 出願人 阪神二にクトリック株式会社 ４、代 理 人 〒１０５ 東京都港区西新橋１−６−１３粕屋ビル５
、補正の対象 明細書、図面、及び委任状 ６、補正の内容
Claims (1)
- 【特許請求の範囲】 マイクロコンピュータと、前記マイクロコンピュータの
出力により複数本のアナログ信号から１本のアナログ信
号を選択する第１のアナログスイッチと、前記同様の出
力により、複数個のアナログ制御対象から１つを選択す
る第２のアナログスイッチと、前記マイクロコンピュー
タが常時出力するクロック数により、アナログ量を制御
するＤ／Ａ変換器と前記第１のアナログスイッチと前記
Ｄ／Ａ変換器の出力を比較するコンパレータ等から構成
される回路において、マイクロコンピュータは、、前記
クロックの１サイクル内に順次第１のアナログスイッチ
を切換えコンパレータの出力があらかじめ定めてある極
性に反転した際、そのクロック値を前記アナログスイッ
チ入力に相当するデータエリアにＡ／Ｄ値として記憶す
るとともに、 出力クロック数と前記複数個の制御対象の演算値とが一
致する毎に前記制御対象に該当するアナログスイッチに
信号を出力することにより、複数個のＡ／Ｄ変換及びＤ
／Ａ変換を並列に処理しようとするＡ／Ｄ、Ｄ／Ａ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324385A JPS61212918A (ja) | 1985-03-19 | 1985-03-19 | Ａ／ｄ、ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324385A JPS61212918A (ja) | 1985-03-19 | 1985-03-19 | Ａ／ｄ、ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61212918A true JPS61212918A (ja) | 1986-09-20 |
Family
ID=12937349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5324385A Pending JPS61212918A (ja) | 1985-03-19 | 1985-03-19 | Ａ／ｄ、ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61212918A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127053A (en) * | 1974-08-30 | 1976-03-06 | Canon Kk | Tanyuryokuyo aad henkansochi |
| JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS6019033B2 (ja) * | 1979-01-20 | 1985-05-14 | 松下電器産業株式会社 | 電子辞書 |
-
1985
- 1985-03-19 JP JP5324385A patent/JPS61212918A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127053A (en) * | 1974-08-30 | 1976-03-06 | Canon Kk | Tanyuryokuyo aad henkansochi |
| JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS6019033B2 (ja) * | 1979-01-20 | 1985-05-14 | 松下電器産業株式会社 | 電子辞書 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345604B2 (en) | Analog to digital conversion using recurrent neural networks | |
| US5450085A (en) | Method and apparatus for high speed analog to digital conversion using multiplexed flash sections | |
| JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
| EP0564143B1 (en) | Multi-mode analog to digital converter and method | |
| EP0006468A2 (en) | Parallel to series data converters | |
| JPS61212918A (ja) | Ａ／ｄ、ｄ／ａ変換器 | |
| JPS5943436A (ja) | 入力回路 | |
| US5182561A (en) | Integrated converter with gate for supplying integrating dock pulses to counters only during reference signal integrating period | |
| SU1129619A2 (ru) | Устройство дл преобразовани по функци м Уолша | |
| JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
| JPS58121825A (ja) | アナログ−デイジタル変換器 | |
| JP3141561B2 (ja) | アナログ／デジタル変換回路 | |
| SU1695326A2 (ru) | Устройство дл адаптивного скольз щего усреднени | |
| SU771869A1 (ru) | Аналого-цифровой преобразователь | |
| JPS61109325A (ja) | Ａ／ｄ変換器 | |
| SU620018A1 (ru) | Устройство аналого-цифрового преобразовани | |
| SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
| JPS58121826A (ja) | アナログ−デイジタル変換器 | |
| SU1151929A1 (ru) | Устройство дл централизованного контрол параметров | |
| GB2145889A (en) | Analog-to-digital conversion | |
| RU2019030C1 (ru) | Устройство преобразования напряжения в код | |
| JPH0786937A (ja) | Ａ／ｄコンバータ | |
| SU1541781A1 (ru) | Дельта-кодер | |
| JPS632488B2 (ja) | ||
| SU1378057A1 (ru) | Аналого-цифровой преобразователь |