JPS61212776A - 半導体素子のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体素子のテスト方法に係り、特に主端子の
少なくとも一方が外部から電気的絶縁されている半導体
素子に好適なテスト方法に関する。

〔発明の背景〕

少なくとも一対の主端子及び制御端子を有する半導体制
御素子の一例となるトランジスタがオン・オフの機能を
有しているが否かのテスト方法には種々の方法があるが
いずれもコレクタ・エミッタ（あるいはドレイン・ソー
ス）間に直流のバイアスを加え、ベースに電流（あるい
はゲートに電圧）バイアスを加えて、そのときのコレク
タ（あ出されれｉｆ極めて単純に実施できるが、三端子
のうち、どれか一つ端子が取り出せないとテストがやき
ない、これは回路を作ることができないためで、端子の
取り出せない素子をテストするためには全く新しいテス
ト方法が必要である。

以上の説明を具体的素子例で示すと第２図、第３図のよ
うになる。第２図は汎用のＭＯＳ（金属酸化膜半導体）
トランジスタ１を表わし、通常、ドレイン端子２．ソー
ス端子３、ゲート端子４が外部に出ている。この素子が
スイッチとして使用できるかをチェックするにはドレイ
ン・ソース間に直流電圧を外部より印加し、ゲート端子
４に電圧を印加すればドレインもしくはり−スに電流が
流れるので、オン機能のテストができる（若し・ＭＯＳ
トランジスタしたスイッチの機能がなければ、電流は流
れない）。

しかし、この方法は第３図に示すようなスイッチの一端
が開放になっており、接続端子が取り出せない素子には
適用できない、即ち、この素子１ではドレイン端子が２
Ａの状態で開放されており外部よりコンタクトをとるこ
とができない。

このように端子が外部に取り出されていない素子の一例
としては液晶、ＥＬ等の表示体をもちいたアクティブマ
トリクス表示デバイスがあり、これには第３図の素子が
極めて多数個集積化されている。このデバイスに関する
テスト方法としては特開昭５７−３８４９８号公報等に
記載されている。これは一定時間経過後のコンデンサの
蓄積電荷量の変化によって素子のリーク状態を判定する
ことにより、液晶表示に使用するアクティブマトリクス
基板の欠陥の有無とアドレスとを測定する発明である。

これらの従来例では液晶を封入した後に、テストを行な
うため、仮にトランジスタに欠陥があった場合は、液晶
も無駄になってしまうという問題点を有している。また
、これらの発明はテストのための回路を表子内に包含す
ることを前提としており、このためデバイスの面積を小
さくすることは困難であった。

〔発明の目的〕

本発明の目的は半導体素子の主端子の少なくとも外部か
ら電気的に絶縁されている場合でもそのオン・オフ等の
機能をチェックできるテスト方法を提供するにある。

〔発明の概要〕

上記目的を達成する本発明の第１の特徴とするところは
、少なくとも一方の主端子、他方の主端子、制御端子を
有する半導体素子に於いて、（ａ）上記一方の主端子ま
たは上記他方の主端子の少なくとも一方に誘電体を介し
て時間的に変化する電圧を印加し、 （ｂ）上記制御端子に上記半導体素子の導通及び非導通
を制御する制御信号を印加し、 （ｃ）上記一方の主端子、上記他方の主端子、上記制御
端子の少なくとも一つに流れる主として変位電流を検出
することによって、 上記半導体素子のテストを行なうことにある。

本発明の第２の特徴とするところは、複数の一方の信号
線と。

該一方の信号線と交差する複数の他方の信号線と、 上記複数の一方の信号線と上記複数の他方の信号線との
各交点に設けられ、かつ、上記複数の一方の信号線の少
なくとも一つに接続される制御端子と、上記複数の他方
の信号線の少なくとも一つに接続される一方の主端子と
、他方の主端子とを有する半導体素子と５ を具備するものに於いて、 （ａ）少なくとも上記他方の主端子に誘電体を介して時
間的に変化する電圧を印加し、 （ｂ）上記制御端子に上記一方の信号線を介して上記半
導体素子の導通及び非導通を制御する制御信号を印加し
、 （ｃ）上記一方の主端子、上記他方の主端子、上記制御
端子の少なくとも一つに流れる主として変位電流を検出
することによって 上記半導体素子のテストを行なうことにある。

〔発明の実施例〕

第１１ｉｌに本発明の原理を示す。従来の例と同じ（−
半一体製や。−例、□Ｆ、、、シュ５．１よ、制御端子
となるゲート端子４と一方の主端子となるソース端子３
は外部に取り出されているが他方の主ぬ子となるドレイ
ン端子は取り出されておらず例えばデバイス上で２Ａの
ように（点線で示す）開放状態となっている。このトラ
ンジスタｌのスイッチ作用あるいは増幅作用等いわゆる
トランジスタ作用を調べるためには開放状態となってい
るドレイン端子を外部に電気的に接続しなければならな
い０本実施例ではトレイン端子付近に存在する静電容量
を通して外部からｄ　ｖ　／　ｄ　ｔが実質的に一定な
ランプ電圧Ｖ□を加えることで、電気的には絶縁状態の
ドレイン端子を通じて回路を閉じている。ランプ電圧発
生器８に接続用端子７を通してトランジスタ１のドレイ
ン付近に位置される。

この端子７とドレインとの間には静電容量Ｃ，の誘電体
が存在するので、ランプ電圧ｙ　ｏａが上昇中は静電誘
導によって端子７からトランジスタ１に向って変位電流
が流れ８−７−１−３の間で回路が構成され閉じた状態
となる。

このランプ電圧上昇中にゲート端子４に電圧ｖ０を加え
るとトランジスタ１はオフからオン状態になり電流ｉ、
、に変化が起きる。この変化を捕えることでトランジス
タ１のオン・オフ作用あるいは増幅作用をテストするこ
とができる。

第４図は本発明の原理波形を、第５図は動作説明のため
のトランジスタの等何回路を、第６図はトランジスタの
動作を特に動作点の移動を、それぞれ示したものである
。

ランプ電圧ｖＩｌｌｌｌが時刻ｔ。でその立上りが開始
されると電流ｉＤはＯから立上り、ある一定値１１にな
る。電流工、は静電容量Ｃ７１１ｃＩｌｌａｔ　ｃ、Ｄ
。

Ｃａａを充電するために発生する。ここで、ＣＩ、、は
トランジスタのドレイン・ソース間の静電容量を、Ｃ，
Ｉ、はゲート・ドレイン間の静電容量を、Ｃａａはゲー
ト・ソース間の静電容量を、それぞれ表わす。

電流工、はランプ電圧Ｖｏａの立上りのｄｖ／ｄｔ値を
Ｋとすれば次のようになる。

Ｃ，＋Ｃ。

ただし、Ｃ７はトランジスタを代表する静電容量で次の
値をもつ。

Ｃ，、＋Ｃ，。

電流工、は時刻ｔ１まで続く。時刻ｔ、でゲート電極に
電圧ｖ０が印加されるとトランジスタ１はオフからオン
状態となる。つまり、特刻し。〜ｔ１の間、電圧Ｖ□は
静電容量ＣｓとＣ？で分圧された形となり、ドレイン電
圧ｖ０はランプ電圧の上昇と共にゆるやかに直線状に上
昇する。それゆえ、トランジスタ１の動作点は第６図の
０点から８点に向って点線のように移動する。時刻ｔ１
でトランジスタ１がオンとなる動作点は急に８点からｂ
点に移動し、電圧ｖ０は第４図の波形ｖＩｌの如く降下
する。この降下時間はトランジスタのオン抵抗およびス
イッチング時間に大きく依存し又、外部回路の静電容量
Ｃ、、Ｃ，、、Ｃ，、、Ｃ，。

にも依存する。この電圧■つの立下りのため電流ｉＤに
はピーク電流Ｉ、が発生し、はぼ次の値をもつ。

ｔ トランジスタ１のオン状態が完了するとピーク電流は消
滅し電流は工、の値となる。電流工、は静電容量Ｃ６を
充電するために発生し、次の値になる。

Ｌ＝Ｃ，Ｋ　　　　　　　　　　　　　　　（４）時刻
ｔ３以降、動作点は第６図のｂ点にとどまったままであ
り、電流ｉｏはＩ２の値を保持する。

以上説明したように第１図に示す方法によってランプ電
圧をトランジスタ１に加えると第４図の波形ｉ。の如き
過渡電流が流れ、トランジスタ１がオン機能をもったな
らば電流工、および工、の変化があられれる。それゆえ
、この変化を捕えればトランジスタ作用のテストができ
るものである。

因みにトランジスタ１のトランジスタ作用がなくドレイ
ン・ソース間が開放になっている場合は、ゲート電圧を
印加してもピーク電流Ｉ、および工２は現われず時刻ｔ
１以降も電流ｉ、、はほぼ１１　と同じ電流が持続する
。また、ドレイン・ソース間が短絡している場合は最初
から電流工２が流れてしまい、ゲート電圧を印加しても
電流がほとんど変わらない。これらの理由より波形ｊ、
のエア部あるいはＩ２　と工、との差異（具体的には差
あるいは比）をしらべることでテストが可能となる。

以上の説明では電流波形としてｉ、、を代表させて説明
したがテストするための電流はｉＤに限らず、ソース電
流ｉ、あるいはゲート電流ｉ、でもよい。

即ち電流ｘｏｖ　ｌ、は第４図の波形の如く流れるので
、電流１０のエア、工□ｔ　Ｌ等に相当する部分を波形
ｉａｔ　ｉａより捕えることは容易である。又、後述す
るように電流ｉ６よりテストを行うとマトリクス構成素
子の複数個を同時にテストできる特長をもつ。

また、ランプ電圧Ｖ　Ｄ　１１としては正のｄ　ｖ　／
　ｄ　を値をもつ電圧で説明したがこれは負のｄｖ／ｄ
ｔ値をもつ波形でもよく、この場合はドレイン側を接地
としてソース側に印加すると所望の検出ができる。

第７図、第８図は本実施例における電流検出について述
べたものである。゛第７図は電流検出の測定回路につい
て、第８図はそのときの代表的波形について描いたもの
である。電流検出は検出用素子６０（トランス、ホール
素子等を利用した電流センサで代表される）で行われる
。この信号は低レベルの信号であるので増幅器６１を用
いて増幅され、第８図の如き信号ｉＤとなる。電流ｉｏ
の変化は時刻ｔ。を基準として始まり、これは通常、シ
ステムのクロックパルスＰ工の立上り（あるいは立下り
）に同期している。電流ｊＤはゲート回路６２，６３．
６４の入力に導びかれる。各ゲート素子には選択用信号
Ｐ２．Ｐ、、Ｐ４が加えられており、この各信号は第８
図の波形に示すようにクロックパルスＰ１を元にして作
られ時刻ｔ１゜１、．１．で発生される。すなわち、時
刻ｔ、でパルスＰ２が発生されるとゲート６２が開らき
、電流ｉＤでの時刻ｔ、での値、すなわち工、を出力信
号として捕える。この信号のピーク値はピーク検出回路
６５で捕えられ、電流１１のレベルとなってずつとその
状態を保持したまま出力端子６８に現われる。

パルスＰ、、Ｐ４に関しても同様なピーク検出となって
おり、ピーク検出回路６６．６７が動作し出力端６９に
電流工、が、出力端７０に電流Ｔ２がそれぞれ現われる
。

以上のようにして得られた信号１．、Ｌ、エアをテスト
のための信号として用いればよい。

以下、本発明の具体的な一実施例を第９図により説明す
る。第９図は本発明をドレイン端子が外部に出ていない
ＭＯ８型トランジスタ１について適用したものでトラン
ジスタ１は集積回路（ＩＣ）化されている。トランジス
タ１はｎ型のサブストレート（基板）４０の中にｐ型の
領域（一般に井戸あるいはウェルと呼ばれる）４１を作
り、この領域中にｎ型の領域４２．４３を作り、４２を
ソース、４３をドレインとして利用する。ｐ領域４４．
４５は動作安定のためのチャンネルストッパーである。

トランジスタ１のドレイン、ソースの電極の取り出しは
導体（通常はアルミ）４７．４９を用いて行なわれ、電
極４７は外部に取り出されている。

トランジスタ１に対するゲート４８は２層４１上にあり
周囲を誘電体（通常酸化シリコンＳｉｎ。

を用いる）５１で包み、ゲート端子は外部（図面には表
示していない）に取り出されている。

ドレイン４９には周知の透明電膜で形成される画素電極
５２が広い範囲に広がっておりその上面、側面には誘電
体５３．５０が電極５２を被覆する様に設けてあり、こ
の部分の導体５２は電極として外部に取り出されていな
い、このような素子は表示用のデバイスとして用いられ
、誘電体５３上の空間５４に液晶ＥＬ等の表示体を設け
てＬＣＤ。

ＥＬ、ＥＣＤ、ＰＤＰ等の表示の機能を持たせることが
できる。

本発明をこのようにデバイスで実施する場合にはこのデ
バイスに対向して電極５５（この部分が接続用端子７の
機能をもつ）を設けて、端子５６にランプ状電圧を加え
て空間５４を介して内部電極導体５２との間に回路を作
り出す、電極５５は図では２次元的に描いであるが、実
際は３次元的であり紙面に垂直な方向に拡がっている。

この電極５５はドレイン電極５２の面積に対向して設け
るとよく、できれば５５をおおうような形態がよい。ま
た、空間５４はできるだけせまい方がよく、接触状態と
するのが望ましい。

本実施例では比較的簡単な電極５５を用い、空間５４の
空隙を小さくすることで、精度の高いテストが可能とな
る。また、空間５４の空隙に点線のように導体（例えば
水銀等）もしくは誘電率の高い誘電体（例えば、液晶等
）等の補助物質５４４を入れることにより、テストの感
度を上げる、端子５５の電気的接触性をよくする等の効
果が期待できる。

第１０図（ａ）は本発明の別の実施例の断面図であり、
第１０図（ｂ）は第１０図（ａ）の概略平面図である。

この場合トランジスタ１はソースとなるｎ領域７３．ド
レインとなるｎ領域７４、真性半導体等で形成される７
２領域とゲート電極７７等で構成さ九る。今までの実施
例に比較してこのトランジスタが異なることは素子自体
が誘電体７１上に形成されていることであり、７１は通
常ガラスサファイア、プラスチック等が利用される。つ
まり、このデバイスはガラス等の上面に最初領域７２を
広範囲に作っておき、然る後熱拡散あるいはイオン打込
等の技術等によって二つのｎ領域７３．７４を作り、そ
れに電極７７．７９等を付し、その間を絶縁のための膜
７５．７８゜７６．８０等でおおったものであり、特に
液晶ＥＬ等の表示体をこの上面に封入してディスプレイ
として用いるアクティブマトリクス方式薄膜トランジス
タデバイスに代表される。

このようなデバイスではドレイン電極７９を広範囲（広
い面積の意）に引き出してこの電極を封じ切り、この封
じ切った電極上に液晶等の表示体を封入してこの液晶に
電極７９より電圧を印加することで表示を実現する。こ
の場合、ドレイン電極は封じ切り状態であり、端子は外
には出ていない。このようなデバイスに本発明を適用す
る場合は、電極８１を用いこれまでと同様、電極７９と
電極８１との間の静電誘導を利用してトランジスタ１と
電極８１との間に回路を形成し、テストを行なうことが
できる。

通常この類のデバイスは表示に用いる電極７９の部分（
図中７９電極の右側部に相当）の絶縁膜８０Ａが他の部
分に比べて低くなっていることが多いので、８１の電極
形状のままでは電流検出の精度が低い場合がある。この
ため、電極８１の形状を工夫して図の点線のように凸部
を有する電極８１Ａを形づくり、電極７９と距離を小さ
くすれば検出の精度も高まりさらに電極８１とトランジ
スタ１との位置合せが容易となる。これは電極８１Ａの
側面と絶縁膜８０との側面との領域ａでの位置合せが容
易にできるためである。

第１１図に本発明の他の実施例を示す。この場合はマト
リクス状の結線されているトランジスタｌａ、ｌｂ、１
．ｃ、２ａ、、２ｂ、２ｃに対してそのトランジスタの
作用をテストするものである。

−行目のトランジスタｌａ、ｌｂ、ｌｃ、・・・の各各
のソースは全て一つに接続されて、他方の信号線を構成
しており、端子３１となって外部に取り出されている。

このソース端子の取り出しは他の行の場合も同様であり
、端子３２．・・・の如く複数の他方の信号線を構成し
て取り出される。列の第１番目のトランジスタｌａ、２
ａ、・・・の各ゲートは全て一つになって、一方の信号
線を構成しており端子４ａとして取り出され、他の列に
関しても４ｂ、４ｃの如く取り出される。通常このよう
な素子を動作させる場合は、行の端子３１，３２゜・・
・のどれかに信号を加える（あるいは接地する）と同時
に列の端子４ａ、４ｂ、４ｃ、・・・のどれかに信号を
加えて１個トランジスタをオンさせ動作させる、いわゆ
る線順次駆動、点順次駆動等の時分割駆動される場合が
多い。

このようなマトリクス構造の素子をテストする場合は電
極７１ａ＋　７１ｂ、７１ｃ、”’、７２ａ。

７２ｂ、７２ｃ、・・・を各トランジスタに開放された
ドレイン電極に近づけてスイッチ１５，１６゜１７、・
・・１８，１９，２０．・・・を介して端子２１に結線
する。トランジスタ１ａをテストする場合は、スイッチ
１５のみを閉じ他は全て開放とし、端子３１を接地する
。この状態で端子２１にランプ状電圧を加えこの電圧の
上昇期間中にゲート端子４ａにパルス信号を加えトラン
ジスタ１ａをオン状態とし、これまでの実施例と同じ様
に端子２１に流れる電流をチェックすることでトランジ
スタ１ａのテストができる。他のトランジスタに対して
もスイッチの開閉と端子の選択を行うことで目的を達す
ることができる。

本実施例においてはたくさんのトランジスタ素子を一度
にテストできる効果があり、又接地端３１で電流を検出
すれば、検出のための回路が１個ですむとの利点をもつ
、一方、電極７１ａ。

７１ｂ、・・・をひとつの治具として製作すれば電極の
位置合せがこれまで例に比し簡単に出来る特長を有する
。

第１２図に本発明の他の実施例を示す。この例はマトリ
クス構成のトランジスタｌａ、ｌｂ。

１ｃに対して電極８２を１個のみ設けてスイッチを省略
したものである。この場合は端子３１を接地としておき
端子８３にランプ状電圧を加えて、この間に、端子４ａ
、４ｂ、４ｃに同時にパルスを加えトランジスタをオン
とし回路に流れる電流をチェックすれば、通常動作の３
倍の電流が流れるので、これらの事よりトランジスタｌ
ａ、ｌｂ。

１ｃの機能をテストできる。又、必ずしも端子４ａ、４
ｂ、４ｃのパルスは同時に加える必要はなく、別々に加
えてその毎度の電流をチェックしてもよい。この方法は
トランジスタｌａ、ｌｂ。

１０等の数が多くなった場合に有効である。

すなわち、液晶ＥＬ等の表示体を用いたアクティブマト
リクス基板において、表示体を封入するだめの対向電極
を装着した状態では、対向電極が電極８２に相当し、こ
のとき、多数の信号電極に相当する電極３１の各端子に
検出装置を接続しておけば、アクティブマトリクス内の
全トランジスタの検査を行うことが可能となる。

第１３図は本発明の詳細な説明である。この波形は本発
明によってトランジスタのオン抵抗を′チェックできる
ことを示したものである。トランジスタのオン抵抗が小
さい場合は波形α□、Ｓ工のようになりピーク電流は大
きくなる。これはトラレジスタのゲートに信号が加えら
れてオン状態になったときトランジスタのソース・ドレ
イン間は一本の抵抗で近似できるので、波形ＶＤの立下
りＳｌはほぼこの抵抗値と静電容量Ｃ８どの積で決まる
時間で降下する。それゆえ、オン抵抗値が小さい程Ｓ工
は急に立下り電流Ｑ工は大きく発生する。オン抵抗値が
大きくなるに伴ない電圧波形■。

はＳ□→Ｓ２→Ｓ３→Ｓ４→Ｓ、のように、電流波形ｉ
　ｏはＱ１→Ｑ、→Ｑ３→Ｑ４→Ｑ５のように、それぞ
れ変化する。それゆえ、波形ｉＤのピークの状況（ピー
ク値とその持続時間）を調べることでトランジスタのオ
ン抵抗の値の大小をテストすることができる。

また、オン抵抗が一定で、トランジスタのスイッチング
時間が変化した場合でも第１３図とほぼ同様な波形とな
るので、スイッチング時間の長短もテストすることがで
きる。

本発明の実施例ではトランジスタの形態をユニポーラで
代表される電界効果型としたが、通常のバイポーラトラ
ンジスタでも適用できることは論を待たない、また、実
施例はすべてドレインの一端開放のトランジスタで説明
したがドレインの一端のみに限らず、ソースも開放され
ているトランジスタに対しても適用ができる。この場合
はドレインに正のｄｖ／ｄｔ値をもつランプ電圧を、ソ
ースに負のｄｖ／ｄｔ値をもつランプ電圧を、それぞれ
同時に加えて電流検出をすればよい。

また、実施例では外部より印加する電圧としてランプ電
圧をもって説明したが静電誘導現象を利用するとの点で
は必ずしもランプ電圧である必要性はなく、正弦波状、
パラボラ（２次関数）波状等の時間的に変化する電圧で
もよい。

〔発明の効果〕

本発明によれば、ドレイン（若しくはソース）の一端が
開放状態になっているトランジスタに対してもその機能
をテストすることができる特長がある。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は従来の代表的トラン
ジスタを示す図、第３図は本発明の実施対象となるドレ
イン端子が開放状態にあるトランジスタを示す回路図、
第４図は第１図の原理図における代表的波形を示すタイ
ムチャート、第５図は本発明をトランジスタに適用した
場合の等価回路図、第６図は等価回路の動作点について
説明を示すタイムチャート、第７図は本発明の実施例に
おける電流の検出方法を示す図、第８図は電流検出にお
ける波形を示すタイムチャート、第９図は本発明の具体
的な一実施例を示す断面図、第１０図は本発明の他の実
施例を示す断面図及び平面図、第１１図は本発明の他の
実施例を示す回路図、第１２図は第１１図の実施例にお
ける変形例を示す回路図、第１３図は本発明の他の変形
例の効果のも電図 弔５図 化６図 翳８図 Ｃｏ　ｋ　　ｔ４’ｔｃ　　　　　　　　−−１゜東Ｉ
Ｏ図 （Ｏｌ） 高ｔｏ図 （ｅ）

Claims (1)

1. 【特許請求の範囲】 １、少なくとも一方の主端子、他方の主端子、制御端子
   を有する半導体素子に於いて、 （ａ）上記一方の主端子または上記他方の主端子の少な
   くとも一方に誘電体を介して時間的に変化する電圧を印
   加し、 （ｂ）上記制御端子に上記半導体素子の導通及び非導通
   を制御する制御信号を印加し、 （ｃ）上記一方の主端子、上記他方の主端子、上記制御
   端子の少なくとも一つに流れる主として変位電流を検出
   することによつて、 上記半導体素子のテストを行なうことを特徴とする半導
   体素子のテスト方法。 ２、複数の一方の信号線と、 該一方の信号線と交差する複数の他方の信号線と、 上記複数の一方の信号線と上記複数の他方の信号線との
   各交点に設けられ、かつ、上記複数の一方の信号線の少
   なくとも一つに接続される制御端子と、上記複数の他方
   の信号線の少なくとも一つに接続される一方の主端子と
   、他方の主端子とを有する半導体素子と、 を具備するものに於いて、 （ａ）少なくとも上記他方の主端子に誘電体を介して時
   間的に変化する電圧を印加し、 （ｂ）上記制御端子に上記一方の信号線を介して上記半
   導体素子の導通及び非導通を制御する制御信号を印加し
   、 （ｃ）上記一方の主端子、上記他方の主端子、上記制御
   端子の少なくとも一つに流れる主として変位電流を検出
   することによつて 上記半導体素子のテストを行なうことを特徴とする半導
   体素子のテスト方法。 ３、特許請求の範囲第１項または第２項に於いて、上記
   半導体素子の他方の主端子には透明導電膜の電極が設け
   られることを特徴とする半導体素子のテスト方法。 ４、特許請求の範囲第３項に於いて、上記透明導電膜の
   電極は、画素電極であることを特徴とする半導体素子の
   テスト方法。 ５、特許請求の範囲第１項または第２項に於いて、上記
   透電体は絶縁体であることを特徴とする半導体素子のテ
   スト方法。 ６、特許請求の範囲第５項に於いて、上記絶縁体は、上
   記半導体素子の他方の主端子に設けられる透明導電膜を
   被覆する絶縁体であることを特徴とする半導体素子のテ
   スト方法。 ７、特許請求の範囲第１項または第２項に於いて、上記
   時間的に変化する電圧は、ｄｖ／ｄｔが実質的に一定な
   電圧であることを特徴とする半導体素子のテスト方法。