JPS61208870A - 半導体集積回路用薄構造体 - Google Patents

半導体集積回路用薄構造体

Info

Publication number
JPS61208870A
JPS61208870A JP61050276A JP5027686A JPS61208870A JP S61208870 A JPS61208870 A JP S61208870A JP 61050276 A JP61050276 A JP 61050276A JP 5027686 A JP5027686 A JP 5027686A JP S61208870 A JPS61208870 A JP S61208870A
Authority
JP
Japan
Prior art keywords
silicon
semiconductor integrated
integrated circuit
film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61050276A
Other languages
English (en)
Inventor
ユンゲン、グリーシング
ウエルナー、ラインドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS61208870A publication Critical patent/JPS61208870A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンと高融点金属(Ta、Ti、Mo、
W)のケイ化物とから成り、膜構造体が他のプロセス(
:て焼戻されかつ場合によっては酸化させられる半導体
集積回路用薄膜構造体C:関する。
〔従来の技術〕
半導体集積回路の製造においては、シリコンと高融点金
属のケイ化物とから成る膜結合体がしばしば使用される
。他のプロセスにてこの膜結合体は焼戻され、そしてし
ばしば同様に酸化させられる。その場合には、ケイ化物
の生成前に下層表面上に形成される貢物(たとえば酸化
物、窒化物あるいは炭化物)から成る僅かな原子層の膜
がシリコンの拡散を妨げるか不可能にし、あるいは接触
抵抗を高めるという問題がある。
シリコン上の酸化物層は一般(:湿式化学エツチング、
いわゆる”HP−Dip ”によってケイ化物の生成前
に除去される(第1の方法)。または、ケイ化物の生成
の直前に基板が真空状態にてイオ、ン流を照射され、そ
れにより表面が切取りにより洗浄される(第2の方法)
〔発明が解決しようとする問題点〕
しかしながら第1の方法においては、酸化物層しか除去
できず、さらに空気によって酸化物が再形成されるの乞
防ぐためにディスクは数分間シリコンによってコーティ
ングされなければならなし)という欠点がある。一方第
2の方法においては、半導体材料が損傷を受けるの全回
避することができないという欠点がある。シリコン下層
を使用しないというプロセスの変形例においては、半導
体が広範囲に亘って露出しているので、第2の方法は禁
止されている。
そこで本発明は、このような点に鑑みてなされ、異物か
ら成長した膜を溶かすかまたは無害の化合物に変換する
ことン目的とする。
〔問題点を解決するための手段〕
この目的を達成するために、本発明は、シリコンと導電
性膜との間C二反応性中間膜を設けることを特徴とする
それによって、シリコン膜とその上に位置する膜との間
C二特に良好な接触が生じるようになる。
上述した金属(Ta、Ti、Mo、W)と酸素、窒素お
よび炭素との反応エンタルピーは、シリコンとの反応エ
ンタルピーよりも高い。すなわち当該St化合物が金属
酸化物、金属窒化物および金属炭化物を形成しながら溶
かされる反応エンタルピーよりも高い。
本発明の1つの実施態様によれば、反応性中間膜として
、ケイ化物を形成するために使用されるのと同じ金属か
ら成る非常に薄いたとえば10nmの層が挿入される。
このことにより、膜生成および他の処理(たとえばエツ
チング処理)の際に特別な利点がもたらされる。
〔実施例〕
次に本発明の実施例を図面に基づいて詳細C二説明する
第1因は均一の薄膜構造部を有する本発明の一実施例の
断面図、$2因は多層膜生成部を有する本発明の他の実
施例の断面図である。
これらの図C二おいて、それぞれ1はシリコン、2は反
応性中間膜、3は均一のシリコン膜、4はたとえばタン
タルおよびシリコンから成る多層膜生成部である。
これらの膜は真空中で連続的(膜生成される。本発明に
よる方法は、いかなる場合にも平らな表面t@提とする
わけではなく、部分的に露出するシリコン膜(:おいて
も同じ効果にて使用可能である。
〔発明の効果〕
以上C二説明したように、本発明においては、シリコン
と導電性膜との間に、焼戻し期間中に表面不純物が溶か
されて無害な化合物に変換される反応性中間膜ン設けた
ので、シリコンとその上に位置する膜との間に特に良好
な接触が生じるようになる。
【図面の簡単な説明】
@1図および第2図はそれぞれ本発明の寮なる実施例の
概略断面図である。 1・・・シリコン、  2・・・反応性中間膜、 3・
・・均一シリコン膜、  4・・・多層膜生成部。

Claims (1)

  1. 【特許請求の範囲】 1)シリコンと高融点金属(Ta、Ti、Mo、W)の
    ケイ化物とから成り、膜構造体が他のプロセスにて焼戻
    されかつ場合によつては酸化させられる半導体集積回路
    用薄膜構造体において、前記シリコン(1)と導電性膜
    (3)との間に、焼戻し期間中に表面不純物が溶かされ
    て無害な化合物に変換される反応性中間膜(2)を設け
    たことを特徴とする半導体集積回路用薄膜構造体。 2)前記中間膜として、純粋な金属たとえばTaから成
    る非常に薄いたとえば10nmの層が設けられることを
    特徴とする特許請求の範囲第1項に記載の薄膜構造体。
JP61050276A 1985-03-13 1986-03-07 半導体集積回路用薄構造体 Pending JPS61208870A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3509001 1985-03-13
DE3509001.4 1985-03-13

Publications (1)

Publication Number Publication Date
JPS61208870A true JPS61208870A (ja) 1986-09-17

Family

ID=6265092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61050276A Pending JPS61208870A (ja) 1985-03-13 1986-03-07 半導体集積回路用薄構造体

Country Status (4)

Country Link
EP (1) EP0194569B1 (ja)
JP (1) JPS61208870A (ja)
AT (1) ATE45057T1 (ja)
DE (1) DE3664702D1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559700B2 (ja) * 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2957112A (en) * 1957-12-09 1960-10-18 Westinghouse Electric Corp Treatment of tantalum semiconductor electrodes
DE1764434A1 (de) * 1968-06-05 1971-07-22 Telefunken Patent Verfahren zum Kontaktieren eines Halbleiterbauelementes
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts

Also Published As

Publication number Publication date
DE3664702D1 (en) 1989-08-31
ATE45057T1 (de) 1989-08-15
EP0194569A1 (de) 1986-09-17
EP0194569B1 (de) 1989-07-26

Similar Documents

Publication Publication Date Title
JP2915828B2 (ja) 半導体の配線構造およびその製造方法
US5430258A (en) Copper interconnection structure and method of preparing same
JP3143670B2 (ja) 酸化薄膜形成方法
JPS61208870A (ja) 半導体集積回路用薄構造体
JPS62113421A (ja) 半導体装置の製造方法
JPH0427163A (ja) 半導体装置およびその製造方法
JPH10289885A (ja) 半導体装置およびその製造方法
JPH02260535A (ja) 半導体装置の製造方法
JPH025521A (ja) 半導体装置の製造方法
JPH06209049A (ja) 半導体装置の製造方法
JPH0529343A (ja) 微細半導体装置の製造方法
TW497160B (en) Metal gate manufacturing method
JPS58155767A (ja) Mos型半導体装置の製造方法
JPH0228931A (ja) 半導体装置の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPS6167270A (ja) 半導体装置
JPS5827324A (ja) 半導体装置の製造方法
JP2000294562A (ja) 半導体装置及びその製造方法
JPH0527272B2 (ja)
JPH0637037A (ja) メタルプラグの形成方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPS60115255A (ja) 半導体装置の製造方法
JPH0451050B2 (ja)
JPS62277771A (ja) 半導体装置の製造方法
JPH02103930A (ja) 半導体装置の製造方法