JPS61207035A - 修復可能な回路線を有する電気回路ならびにその製法 - Google Patents
修復可能な回路線を有する電気回路ならびにその製法Info
- Publication number
- JPS61207035A JPS61207035A JP61050249A JP5024986A JPS61207035A JP S61207035 A JPS61207035 A JP S61207035A JP 61050249 A JP61050249 A JP 61050249A JP 5024986 A JP5024986 A JP 5024986A JP S61207035 A JPS61207035 A JP S61207035A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase change
- change material
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、集積回路や連結配線基板などの電気回路及び
回路要素、及びそれらの回路や回路要素の製法、に関す
る。より詳しくは、本発明は、導電線に発生した小さな
断線又は不連続を容易に修復できる回路及び回路要素に
関する。
回路要素、及びそれらの回路や回路要素の製法、に関す
る。より詳しくは、本発明は、導電線に発生した小さな
断線又は不連続を容易に修復できる回路及び回路要素に
関する。
１豆立且１
最近の数１−年間に、集積回路製作の肢術は大きく進歩
した。この進歩により多数の回路要素や連結回路線を小
さなスペースに収めることが可能になった。たとえば、
何十万もの能動回路要素を１平方センチメートル未満の
面積に収めた集積回路を製作することが可能である。ま
た、つＪ−八人規模集積やアモーファス半導体物質を用
いる大面積集積などの方法を用いてずっと大きな面積に
集積回路を製作することも可能になっている。アモーフ
ァス半導体物質を用いる大面積集積は、現在利用できる
結晶基板でつくれるものよりずっと大な面積に集積回路
を作ることを可能にするということでとくに興味がある
。アモーファス半導体回路Ｍ素は、結晶基板を用いずに
、また結晶半導体デバイスを作るのに必要な高温も用い
ずに作ることができる。その結果、アモーフ７ス半導体
デバイスは、さまざまな基板、たとえばガラスやステン
レス鋼の連続ロールなど、に作ることができる。
した。この進歩により多数の回路要素や連結回路線を小
さなスペースに収めることが可能になった。たとえば、
何十万もの能動回路要素を１平方センチメートル未満の
面積に収めた集積回路を製作することが可能である。ま
た、つＪ−八人規模集積やアモーファス半導体物質を用
いる大面積集積などの方法を用いてずっと大きな面積に
集積回路を製作することも可能になっている。アモーフ
ァス半導体物質を用いる大面積集積は、現在利用できる
結晶基板でつくれるものよりずっと大な面積に集積回路
を作ることを可能にするということでとくに興味がある
。アモーファス半導体回路Ｍ素は、結晶基板を用いずに
、また結晶半導体デバイスを作るのに必要な高温も用い
ずに作ることができる。その結果、アモーフ７ス半導体
デバイスは、さまざまな基板、たとえばガラスやステン
レス鋼の連続ロールなど、に作ることができる。
例として、１９８３年１月１８日登録の米国特許出願第
４５８．９１９号及び１９８３年１２月５日登録の米国
特許出願第５５８．２１６号をとり上げよう。これらは
両方共、“電子マトリクス・アレーとその製法″という
標題で、どちらも本出願の発明者が登録して本出願の譲
受人に譲渡されたものであり、両方共参照によってこれ
に取り入れられる。これらの特許出願は、どちらも、複
数個の第一の間隔をおいたアドレス線と複数個の第二二
の間隔をおいたアドレス線とが交差して複数個の交点を
形成する電子マトリクス・アレーを示している。第一及
び第：のアドレス線の組の間に拡がっている物質が、交
差するアドレス線の間の回路ＩＩを作る。これらの二つ
の出願で開示されたタイプの集積回路は、大面積製造に
とくに適している。同様に、１９８４年１月２３日にズ
ビ・ヤニフ（Ｚｖｉ ＹａｎｉＶ） 、ビン・力ネル
ラ（Ｖｉｎ Ｃａｎｎｅｌｌａ）、グレグ・ハンゼル
（Ｇｒｅｏ ）−（ａｎｓｅｌｌ）によって登録された
、“アモーファス・シリコン合金ダイオードによって作
動する液晶表示装置°′という標題の米国特許出願第５
７３．００４号は、本出願の譲受人に譲渡され、参照に
よってここに取り入れられるものであるが、これはとく
に、二つの対向するプレートで作られ、各プレートがデ
ポジションとホトリソグラフィーにより製造される単一
集積回路として作られる液晶表示装置を開示している。
４５８．９１９号及び１９８３年１２月５日登録の米国
特許出願第５５８．２１６号をとり上げよう。これらは
両方共、“電子マトリクス・アレーとその製法″という
標題で、どちらも本出願の発明者が登録して本出願の譲
受人に譲渡されたものであり、両方共参照によってこれ
に取り入れられる。これらの特許出願は、どちらも、複
数個の第一の間隔をおいたアドレス線と複数個の第二二
の間隔をおいたアドレス線とが交差して複数個の交点を
形成する電子マトリクス・アレーを示している。第一及
び第：のアドレス線の組の間に拡がっている物質が、交
差するアドレス線の間の回路ＩＩを作る。これらの二つ
の出願で開示されたタイプの集積回路は、大面積製造に
とくに適している。同様に、１９８４年１月２３日にズ
ビ・ヤニフ（Ｚｖｉ ＹａｎｉＶ） 、ビン・力ネル
ラ（Ｖｉｎ Ｃａｎｎｅｌｌａ）、グレグ・ハンゼル
（Ｇｒｅｏ ）−（ａｎｓｅｌｌ）によって登録された
、“アモーファス・シリコン合金ダイオードによって作
動する液晶表示装置°′という標題の米国特許出願第５
７３．００４号は、本出願の譲受人に譲渡され、参照に
よってここに取り入れられるものであるが、これはとく
に、二つの対向するプレートで作られ、各プレートがデ
ポジションとホトリソグラフィーにより製造される単一
集積回路として作られる液晶表示装置を開示している。
この表示装置のプレートは大面積製作に好適であり、通
常サイズのコンビコータ又はテレビジョン・スクリーン
に使用できるほと十分に大きくすることができる。
常サイズのコンビコータ又はテレビジョン・スクリーン
に使用できるほと十分に大きくすることができる。
ときには、集積回路の要素を互に、又は要素が外部世界
とつながる接触受けに、結合する導電線に意図しない断
線又は不連続があって、抵抗が許容できないほど高くな
っていることがある。このような断線は、導電性の電流
路にしようと思っているところに電気的開路又は高抵抗
部分を生ずる。
とつながる接触受けに、結合する導電線に意図しない断
線又は不連続があって、抵抗が許容できないほど高くな
っていることがある。このような断線は、導電性の電流
路にしようと思っているところに電気的開路又は高抵抗
部分を生ずる。
この開路は、回路を製作しているとき、あるいは製作が
完了した後で生ずることがある。回路の製作のとぎに生
ずる断線は、通常、その回路を作るのに用いるホトリソ
グラフィ一工程Ｃの失敗から起こる。製作後の断線は、
振動、熱膨張及び収縮、及び高電流密度によって生ずる
金属の流れである金属移動、などの原因で生ずることが
ある。集積回路のある与えられた面積につめこまれる導
電線の数が増えるにつれ、そしてこの面積が大きくなる
につれ、導１！線の断線の確率も大きくなり、断線の問
題が対処すべき重大な因子になる。
完了した後で生ずることがある。回路の製作のとぎに生
ずる断線は、通常、その回路を作るのに用いるホトリソ
グラフィ一工程Ｃの失敗から起こる。製作後の断線は、
振動、熱膨張及び収縮、及び高電流密度によって生ずる
金属の流れである金属移動、などの原因で生ずることが
ある。集積回路のある与えられた面積につめこまれる導
電線の数が増えるにつれ、そしてこの面積が大きくなる
につれ、導１！線の断線の確率も大きくなり、断線の問
題が対処すべき重大な因子になる。
断線の問題は、とくに液晶表示装置の製造において重要
である。この種の表示装置を、たとえば約１平方フイー
トといった大きな面積で製造して、コンピュータ又はテ
レビジョン・スクリーンに代用できるようにするという
ことが望ましい。この秤の表示装置で用いられているア
ドレス線に断線があると、その断線によって切り離され
た表示用の画素はずべて働かなくなる。個々の画素の故
障は許容できることが多いが、ある行又は列の一部の全
ての画素が働かなくなると、普通その表示装置は売りも
のにならない。
である。この種の表示装置を、たとえば約１平方フイー
トといった大きな面積で製造して、コンピュータ又はテ
レビジョン・スクリーンに代用できるようにするという
ことが望ましい。この秤の表示装置で用いられているア
ドレス線に断線があると、その断線によって切り離され
た表示用の画素はずべて働かなくなる。個々の画素の故
障は許容できることが多いが、ある行又は列の一部の全
ての画素が働かなくなると、普通その表示装置は売りも
のにならない。
集積回路の導電線の電気的断線に対処する従来の技術に
よる主な方法は、そのような集積回路を多数生産し、テ
ストして、正しく機能しないものを廃棄するということ
である。冗長させる方法を用いるもっと進んだ技術が開
発された。たとえば、１９８０年１０月１４日にセンカ
ー他（Ｃｃｎｋｅｒ ｅｔ ａｌ、）に与えられた、“
冗長的な行及び列を有する記憶装置″という標題の米国
特許第４，２２８，５２８弓は、デコーダ回路と、それ
らのデコーダの各々に関連する行又は列のメモリ線との
間にヒユーズを入れた記憶装置を開示している。あるメ
モリ線に欠陥があると分ったら、ヒユーズをとばして、
それをそのデコーダから切り離す。次に、スペアの、プ
ログラム可能なデコーダがスペアのメモリ線に結合され
、切り離されたデコーダのビット・パタンに応答するよ
うにプログラムされる。センカー他の特許で開示されて
いるような冗長法は多くの用途に非常に有用なものであ
るが、その方法では開路断線を修理できれば使用できる
はずの回路要素を切り離してしまうことになる。さらに
、このような冗長法は表示装置に使用する場合、満足で
きるものでないことが多い。何故なら表示装置のある行
又は列を、異なる場所にある行又は列で代えるというこ
とでは不満足だからである。さらに、マイクロプロセッ
サなど、記憶回路にくらべてレイアウトがずっと一様で
ない回路では、冗長法の使用はきわめて複雑になる。
よる主な方法は、そのような集積回路を多数生産し、テ
ストして、正しく機能しないものを廃棄するということ
である。冗長させる方法を用いるもっと進んだ技術が開
発された。たとえば、１９８０年１０月１４日にセンカ
ー他（Ｃｃｎｋｅｒ ｅｔ ａｌ、）に与えられた、“
冗長的な行及び列を有する記憶装置″という標題の米国
特許第４，２２８，５２８弓は、デコーダ回路と、それ
らのデコーダの各々に関連する行又は列のメモリ線との
間にヒユーズを入れた記憶装置を開示している。あるメ
モリ線に欠陥があると分ったら、ヒユーズをとばして、
それをそのデコーダから切り離す。次に、スペアの、プ
ログラム可能なデコーダがスペアのメモリ線に結合され
、切り離されたデコーダのビット・パタンに応答するよ
うにプログラムされる。センカー他の特許で開示されて
いるような冗長法は多くの用途に非常に有用なものであ
るが、その方法では開路断線を修理できれば使用できる
はずの回路要素を切り離してしまうことになる。さらに
、このような冗長法は表示装置に使用する場合、満足で
きるものでないことが多い。何故なら表示装置のある行
又は列を、異なる場所にある行又は列で代えるというこ
とでは不満足だからである。さらに、マイクロプロセッ
サなど、記憶回路にくらべてレイアウトがずっと一様で
ない回路では、冗長法の使用はきわめて複雑になる。
導電線の断線又は不連続の問題は、集積回路に限られな
い。それはいろいろな電気回路で生じ得る。たとえば、
集積回路又は集積回路パッケージが取り付けられる連結
基板、たとえば、プリン１へ回路板、セラミック連結基
板、及びポリアミド連結システムなど、は普通多くの回
路線を含んでいる。これらの線のどの１木が故障しても
、その連結基板が用いられる回路全体が機能しなくなる
ことがある。集積回路の複雑さと回路密度が増大するに
つれて、連結基板の複雑さと密度も増大し、これらの基
板の回路線の断線と不連続の発生確率も大きくなってい
る。したがって、このような断線又は不連続が発生した
ときに、それを修復する方法が強く求められている。
い。それはいろいろな電気回路で生じ得る。たとえば、
集積回路又は集積回路パッケージが取り付けられる連結
基板、たとえば、プリン１へ回路板、セラミック連結基
板、及びポリアミド連結システムなど、は普通多くの回
路線を含んでいる。これらの線のどの１木が故障しても
、その連結基板が用いられる回路全体が機能しなくなる
ことがある。集積回路の複雑さと回路密度が増大するに
つれて、連結基板の複雑さと密度も増大し、これらの基
板の回路線の断線と不連続の発生確率も大きくなってい
る。したがって、このような断線又は不連続が発生した
ときに、それを修復する方法が強く求められている。
したがって、本発明の第一の目的は、支持絶縁基板と、
その基板に支持されている又は支持されることになる回
路要素を連結するようになっている、その基板に支持さ
れる複数個の導電線を含み、最初の比較的無秩序な、比
較的高抵抗の状態から、より秩序ある、より結晶性の、
比較的低抵抗の状態へ電気的に誘発される相変化が可能
なデポジットされた相変化物質が導電線の少くとも一部
と電気的に接触して導電線の選ばれた部分間に電気的に
並列なパスを形成しており、導電線上に位置する接触受
容手段が、あらかじめ選ばれた場所で外部から印加され
る接触手段を受けて導電線の選ばれた部分の間及び相変
化物質に電圧を印加し最初の高抵抗状態から低抵抗状態
への相変化を電気的に誘発して導￥ｆｉ線の開路部分を
まわる電気的分路となる導電パスを形成することができ
るようになっていることにより特徴づけられる回路アセ
ンブリを提供することである。
その基板に支持されている又は支持されることになる回
路要素を連結するようになっている、その基板に支持さ
れる複数個の導電線を含み、最初の比較的無秩序な、比
較的高抵抗の状態から、より秩序ある、より結晶性の、
比較的低抵抗の状態へ電気的に誘発される相変化が可能
なデポジットされた相変化物質が導電線の少くとも一部
と電気的に接触して導電線の選ばれた部分間に電気的に
並列なパスを形成しており、導電線上に位置する接触受
容手段が、あらかじめ選ばれた場所で外部から印加され
る接触手段を受けて導電線の選ばれた部分の間及び相変
化物質に電圧を印加し最初の高抵抗状態から低抵抗状態
への相変化を電気的に誘発して導￥ｆｉ線の開路部分を
まわる電気的分路となる導電パスを形成することができ
るようになっていることにより特徴づけられる回路アセ
ンブリを提供することである。
本発明の第二の目的は、支持基板と、その基板に支持さ
れ、その基板に支持される回路要素を連結するようにな
っている複数個のＩ＃導電線、比較的無秩序な、比較的
高抵抗の状態から、より秩序ある、より結晶性の、比較
的低抵抗の状態への電気的に誘発される相変化が可能な
デポジットされた相変化物質とで特徴づけ、られ、その
デポジットされた相変化物質は導″ｔｆ１線の少くとも
一部と電気的に接触して導電線の選ばれた部分の間に電
気的に並列なパスを形成しており、さらに、集積回路を
囲むパッケージ手段と、その集積回路から伸びパッケー
ジ手段を通って一部がパッケージ手段の外部に出ている
結合手段とで特徴づけられ、その結合手段がその外部の
部分に印加され電圧を受け、その電圧を導電線の選ばれ
た部分の間と相変化物質に印加し、最初の高抵抗状態か
ら低抵抗状態への相変化を電気的に誘発して導電線の開
路部分をまわる電気的分路となる導電パスを形成するこ
とができるようになっていることにより特徴づけられる
、集積回路を含むパッケージされた回路アセンブリを提
供することである。
れ、その基板に支持される回路要素を連結するようにな
っている複数個のＩ＃導電線、比較的無秩序な、比較的
高抵抗の状態から、より秩序ある、より結晶性の、比較
的低抵抗の状態への電気的に誘発される相変化が可能な
デポジットされた相変化物質とで特徴づけ、られ、その
デポジットされた相変化物質は導″ｔｆ１線の少くとも
一部と電気的に接触して導電線の選ばれた部分の間に電
気的に並列なパスを形成しており、さらに、集積回路を
囲むパッケージ手段と、その集積回路から伸びパッケー
ジ手段を通って一部がパッケージ手段の外部に出ている
結合手段とで特徴づけられ、その結合手段がその外部の
部分に印加され電圧を受け、その電圧を導電線の選ばれ
た部分の間と相変化物質に印加し、最初の高抵抗状態か
ら低抵抗状態への相変化を電気的に誘発して導電線の開
路部分をまわる電気的分路となる導電パスを形成するこ
とができるようになっていることにより特徴づけられる
、集積回路を含むパッケージされた回路アセンブリを提
供することである。
本発明の第三の目的は、少くともある長さに沿って伸び
た導電回路要素と、その長さに沿ってその回路要素と接
触して配置された、最初の比較的無秩序な、比較的高抵
抗の状態から、より秩序ある、より結晶性の、比較的低
抵抗の状態へ十分なエネルギーの印加によって変化させ
ることが可能なタイプの相変化物質とにより特徴づけら
れ、回路要素がその長さの中に電気的開路を有し、相変
化物質の一部がその開路を架橋し、低抵抗状態に変えら
れてその開路をまわる電気的分路となる導電パスを形成
していることにより特徴づけられる電気回路の部分を提
供することである。
た導電回路要素と、その長さに沿ってその回路要素と接
触して配置された、最初の比較的無秩序な、比較的高抵
抗の状態から、より秩序ある、より結晶性の、比較的低
抵抗の状態へ十分なエネルギーの印加によって変化させ
ることが可能なタイプの相変化物質とにより特徴づけら
れ、回路要素がその長さの中に電気的開路を有し、相変
化物質の一部がその開路を架橋し、低抵抗状態に変えら
れてその開路をまわる電気的分路となる導電パスを形成
していることにより特徴づけられる電気回路の部分を提
供することである。
本発明の第四の目的は、支持基板を用意する−ことと、
その基板に支持され、その基板に支持された又は支持さ
れることになる回路要素を連結するための複数個の導電
線を形成することと、最初の比較的無秩序な、比較的高
抵抗の状態から、より秩序ある、より結晶性の、比較的
低抵抗の状態への電気的に誘発される相変化が可能なデ
ポジットされた相変化物質を、導電線の少くとも一部と
電気的接触をする位置に、導電線の選ばれた部分の間に
電気的に並列なパスを作るように形成することと、導電
線上に位置する接触受容手段を、その上のあらかじめ選
ばれた場所で外部から印加される接触手段を受ｔプて導
？４線の選ばれた部分間及び相変化物質に電圧を印加し
最初の高抵抗状態から低抵抗状態への相変化をそこに誘
発して導’！締の開路部分をまわる電気的分路となる導
電パスを作ることができるように形成することにより特
徴づけられる、回路アセンブリの製法を提供することで
ある。
その基板に支持され、その基板に支持された又は支持さ
れることになる回路要素を連結するための複数個の導電
線を形成することと、最初の比較的無秩序な、比較的高
抵抗の状態から、より秩序ある、より結晶性の、比較的
低抵抗の状態への電気的に誘発される相変化が可能なデ
ポジットされた相変化物質を、導電線の少くとも一部と
電気的接触をする位置に、導電線の選ばれた部分の間に
電気的に並列なパスを作るように形成することと、導電
線上に位置する接触受容手段を、その上のあらかじめ選
ばれた場所で外部から印加される接触手段を受ｔプて導
？４線の選ばれた部分間及び相変化物質に電圧を印加し
最初の高抵抗状態から低抵抗状態への相変化をそこに誘
発して導’！締の開路部分をまわる電気的分路となる導
電パスを作ることができるように形成することにより特
徴づけられる、回路アセンブリの製法を提供することで
ある。
本発明の第五の目的は、支持基板を用意することと、そ
の基板に支持される回路要素を連結するためにその基板
に支持される複数個の導電線を形成することと、最初の
比較的無秩序な、比較的高抵抗の状態から、より秩序あ
る、より結晶性の、比較的低抵抗の状態へ電気的に誘発
される相変化が可能なデポジットされた相変化物質を、
導１！線の少くとも一部と電気的に接触する位置に、導
電線の選ばれた部分の間に電気的に並列なパスを作るよ
うに形成することと、 集積回路を囲むパッケージ手段を形成することと、Ｉ！
積回路から伸び、パッケージ手段を通って一部がパッケ
ージ手段の外部に出る結合手段を、その外部部分に印加
される電圧を受け、その電圧を導電線の選ばれた部分の
間及び相変化物質に印加し最初の高抵抗状態から低抵抗
状態への相変化をそこに電気的に誘発して導電線の開路
部分をまわる電気的分路になる導電パスを作ることがで
きるように形成することにより特徴づけられる、集積回
路を含むパッケージされた回路アセンブリの製法を提供
することである。
の基板に支持される回路要素を連結するためにその基板
に支持される複数個の導電線を形成することと、最初の
比較的無秩序な、比較的高抵抗の状態から、より秩序あ
る、より結晶性の、比較的低抵抗の状態へ電気的に誘発
される相変化が可能なデポジットされた相変化物質を、
導１！線の少くとも一部と電気的に接触する位置に、導
電線の選ばれた部分の間に電気的に並列なパスを作るよ
うに形成することと、 集積回路を囲むパッケージ手段を形成することと、Ｉ！
積回路から伸び、パッケージ手段を通って一部がパッケ
ージ手段の外部に出る結合手段を、その外部部分に印加
される電圧を受け、その電圧を導電線の選ばれた部分の
間及び相変化物質に印加し最初の高抵抗状態から低抵抗
状態への相変化をそこに電気的に誘発して導電線の開路
部分をまわる電気的分路になる導電パスを作ることがで
きるように形成することにより特徴づけられる、集積回
路を含むパッケージされた回路アセンブリの製法を提供
することである。
本発明の第六の目的は、最初の比較的無秩序な、比較的
高抵抗の状態から、より秩序ある、より結晶性の、比較
的低抵抗の状態へ、十分なエネルギーの印加によって変
化させることが可能な相変化物質の一部を、開路を含む
ある長さに沿って導電要素と接触さＶで形成することと
、開路を架橋する相変化物質の部分に十分なエネルギー
を印加してその部分を比較的導電性の高い状態に切り換
えてその開路をまわる導ＩＲ開路パスを完成させること
により特徴づけられる、電気口を部に沿った開路を修復
する方法を提供することである。
高抵抗の状態から、より秩序ある、より結晶性の、比較
的低抵抗の状態へ、十分なエネルギーの印加によって変
化させることが可能な相変化物質の一部を、開路を含む
ある長さに沿って導電要素と接触さＶで形成することと
、開路を架橋する相変化物質の部分に十分なエネルギー
を印加してその部分を比較的導電性の高い状態に切り換
えてその開路をまわる導ＩＲ開路パスを完成させること
により特徴づけられる、電気口を部に沿った開路を修復
する方法を提供することである。
１１立１１
本出願の発明は、回路線の電気的断線をエネルギーの印
加によって修復できる電気回路及び電気回路サブアセン
ブリに関する。
加によって修復できる電気回路及び電気回路サブアセン
ブリに関する。
本発明のひとつの側面として、支持基板と、その基板に
支持され、その基板に支持された又は支持されることに
なる回路要素を連結するようになっている複数個の導電
線を含む回路アセンブリが提供される。最初の比較的無
秩序な、比較的高抵抗の状態から、より秩序ある、より
結晶性の比較的低抵抗の状態への電気的に誘発される相
変化が可能なデポジットされた相変化物質が提供される
。
支持され、その基板に支持された又は支持されることに
なる回路要素を連結するようになっている複数個の導電
線を含む回路アセンブリが提供される。最初の比較的無
秩序な、比較的高抵抗の状態から、より秩序ある、より
結晶性の比較的低抵抗の状態への電気的に誘発される相
変化が可能なデポジットされた相変化物質が提供される
。
このデポジットされた相変化物質は、導電線の少くとも
一部と電気的に接触し、この線の選ばれた部分の閤に電
気的に並列なパスを形成するように配置される。このア
センブリは、また、ｗ＃ｆ４１Ｉ上に位置する接触受容
手段を含み、これはあらかじめ選ばれた離散的な場所ｔ
、外部から印加される接触手段、たとえば電気プローブ
を受け、うっかりできた孔や不連続によって断線するか
もしれない導電線の選ばれた部分の間に電圧を印加でき
るようになっている。これにより、導体に沿って断線が
生じたときにはいつでも、断線のところで、相変化物質
に最初の高抵抗状態から低抵抗状態への相変化を電気的
に誘発することができる。相変化した物質は、導Ｗｌ縮
の開路をまわる電気的分路になる導電パスを形成し、線
の導電パスを完成し、実質的に電気的断線を修復する。
一部と電気的に接触し、この線の選ばれた部分の閤に電
気的に並列なパスを形成するように配置される。このア
センブリは、また、ｗ＃ｆ４１Ｉ上に位置する接触受容
手段を含み、これはあらかじめ選ばれた離散的な場所ｔ
、外部から印加される接触手段、たとえば電気プローブ
を受け、うっかりできた孔や不連続によって断線するか
もしれない導電線の選ばれた部分の間に電圧を印加でき
るようになっている。これにより、導体に沿って断線が
生じたときにはいつでも、断線のところで、相変化物質
に最初の高抵抗状態から低抵抗状態への相変化を電気的
に誘発することができる。相変化した物質は、導Ｗｌ縮
の開路をまわる電気的分路になる導電パスを形成し、線
の導電パスを完成し、実質的に電気的断線を修復する。
実施態様によっては、この相変化物質はシリコン合金を
含む。また別の実施態様では、この相変化物質は、カル
コゲン化物又はその合金で作られる。いくつかの実施態
様では、相変化物質が修復しようとする導電線の上にデ
ポジットされる。別の実施態様では、ｌ電線が相変化物
質の上にデポジットされる。
含む。また別の実施態様では、この相変化物質は、カル
コゲン化物又はその合金で作られる。いくつかの実施態
様では、相変化物質が修復しようとする導電線の上にデ
ポジットされる。別の実施態様では、ｌ電線が相変化物
質の上にデポジットされる。
本発明のいくつかの実ＩＩＩ！ｌ！様では、上述の回路
アセンブリが液晶表示装置に組み込まれ、修復可能な導
電線がその表示装置の個々の画素に関連した回路要素を
結合するようになっている。別の実施態様では、回路ア
センブリが、複数個の第一の間隔をおいたアドレス線と
、この第一のアドレス線とで複数個のクロスオーバ点を
形成してい複数個の第二の間隔をおいたアドレス線と、
クロスオーバ点の各々の間で、第−及び第二のアドレス
線のそれぞれの対を通る選択可能な電流パスを作り出す
ための選択手段とを有するタイプの電子マトリクス・ア
レーで使用するように設計される。この実施態様では、
修復できる導電線をこのような電子マトリクス・アレー
のアドレス線にすることができる。多くの実施態様で、
この回路アセンブリは、少くとも一部完成している集積
回路である。
アセンブリが液晶表示装置に組み込まれ、修復可能な導
電線がその表示装置の個々の画素に関連した回路要素を
結合するようになっている。別の実施態様では、回路ア
センブリが、複数個の第一の間隔をおいたアドレス線と
、この第一のアドレス線とで複数個のクロスオーバ点を
形成してい複数個の第二の間隔をおいたアドレス線と、
クロスオーバ点の各々の間で、第−及び第二のアドレス
線のそれぞれの対を通る選択可能な電流パスを作り出す
ための選択手段とを有するタイプの電子マトリクス・ア
レーで使用するように設計される。この実施態様では、
修復できる導電線をこのような電子マトリクス・アレー
のアドレス線にすることができる。多くの実施態様で、
この回路アセンブリは、少くとも一部完成している集積
回路である。
別の実施態様では、この回路アセンブリが集積回路を支
持し連結するための連結基板を作るのに用いられる。
持し連結するための連結基板を作るのに用いられる。
もうひとつの実施態様では、本発明がパッケージされた
！Ｉｌａｆｍ路に組み込まれる。このパッケージされた
集積回路は、支持基板と、この基板に支持される複数個
の導電線とを含む。この線は基板に支持される回路要素
を連結するようになっている。集積回路はさらに最初の
高抵抗の、比較的絶縁性の状態から、比較的低抵抗の、
導電性の状態へ電気的に誘発される相変化が可能なデポ
ジットされた相変化物質を含んでいる。このデポジット
された相変化物質は、導電線の一部と電気的に接触する
ように配置され、導電線の選ばれた部分の間に電気的に
並列なパスを形成するようになっている。パッケージさ
れた集積回路はその集積回路を囲むパッケージ手段を含
ｌυでいる。それはまた、その集積回路の導電線に電気
的に結合して集積回路から伸びパッケージ手段を通って
一部がパッケージ手段の外部に出ている結合手段を含ん
でいる。
！Ｉｌａｆｍ路に組み込まれる。このパッケージされた
集積回路は、支持基板と、この基板に支持される複数個
の導電線とを含む。この線は基板に支持される回路要素
を連結するようになっている。集積回路はさらに最初の
高抵抗の、比較的絶縁性の状態から、比較的低抵抗の、
導電性の状態へ電気的に誘発される相変化が可能なデポ
ジットされた相変化物質を含んでいる。このデポジット
された相変化物質は、導電線の一部と電気的に接触する
ように配置され、導電線の選ばれた部分の間に電気的に
並列なパスを形成するようになっている。パッケージさ
れた集積回路はその集積回路を囲むパッケージ手段を含
ｌυでいる。それはまた、その集積回路の導電線に電気
的に結合して集積回路から伸びパッケージ手段を通って
一部がパッケージ手段の外部に出ている結合手段を含ん
でいる。
この結合手段は、それぞれの外部に出ている部分に印加
される電圧を受けて、その電圧を導電線の選ばれた部分
の間に印加するためのものである。
される電圧を受けて、その電圧を導電線の選ばれた部分
の間に印加するためのものである。
これによって相変化物質の選ばれた部分に相変化を電気
的に誘発し、パッケージされた集積回路の導電線の開路
をまわる電気的分路になる導電パスを形成することが可
能になる。
的に誘発し、パッケージされた集積回路の導電線の開路
をまわる電気的分路になる導電パスを形成することが可
能になる。
本発明の別の側面として、上述のタイプの電気回路アセ
ンブリを製造する方法が提供される。
ンブリを製造する方法が提供される。
好ましい実施態様の詳しい１
次に第１図を参照して説明しよう。同図には、本発明の
実施態様である集積回路ザブアセンブリの一部１０が示
されている。このサブアセンブリは、たとえばガラスで
作られる支持基板１１に作られている。相変化物質の層
１２がこの基板１１の上にデポジットされている。′相
変化物質″という語は、比較的無秩序な、高抵抗の状態
と、より秩序ある、より結晶性の、低抵抗の状態との間
で相変化が可能な物質の部類を指す。このような物質の
例は、１９６６年９月６日にスタンフォード Ｒ，オプ
シンスキー（Ｓｔａｎｆｏｒｄ Ｒ，０ｖｓｉｈｎｓｋ
ｙ） ニ与えられ、本発明の譲受人に譲渡され、参照に
よってこの中に取り入れられる米国特許第３，２７１，
５９１号に示されており、その他に本発明の譲受人に温
液された多くの特許に示されている。たとえば、この相
変化物質は、シリコン、ゲルマニウム、炭素の元素の少
くともひとつを含む四面体物質又はアモーフＩス合金か
ら作ることができる。また、この相変化物質は、水素又
は弗素を含むこの種の一面体物質のアモーファス合金が
らも作ることができる。このような四面体物質又は合金
は、スタンフォード Ｒ，オプシンスキー （Ｓｔａｎ
ｆｏｒｄ Ｒ。
実施態様である集積回路ザブアセンブリの一部１０が示
されている。このサブアセンブリは、たとえばガラスで
作られる支持基板１１に作られている。相変化物質の層
１２がこの基板１１の上にデポジットされている。′相
変化物質″という語は、比較的無秩序な、高抵抗の状態
と、より秩序ある、より結晶性の、低抵抗の状態との間
で相変化が可能な物質の部類を指す。このような物質の
例は、１９６６年９月６日にスタンフォード Ｒ，オプ
シンスキー（Ｓｔａｎｆｏｒｄ Ｒ，０ｖｓｉｈｎｓｋ
ｙ） ニ与えられ、本発明の譲受人に譲渡され、参照に
よってこの中に取り入れられる米国特許第３，２７１，
５９１号に示されており、その他に本発明の譲受人に温
液された多くの特許に示されている。たとえば、この相
変化物質は、シリコン、ゲルマニウム、炭素の元素の少
くともひとつを含む四面体物質又はアモーフＩス合金か
ら作ることができる。また、この相変化物質は、水素又
は弗素を含むこの種の一面体物質のアモーファス合金が
らも作ることができる。このような四面体物質又は合金
は、スタンフォード Ｒ，オプシンスキー （Ｓｔａｎ
ｆｏｒｄ Ｒ。
Ｏｖｓｈｉｎｓｋｙ）とマサッグーー１’ズ（Ｍａｓａ
ｔｓｕａｕ Ｉｚｕ）に与えられた、“結晶半導体と同
等なアモーフアス半導体″という標題の米国特許第４，
２１７，３７４号、及びスタンフォード Ｒ，オプシン
スキー（Ｓ ｔａｎｆｏｒｄ Ｒ、０ｖｓｈｉｎｓｋｙ
）とアラン・マダン（Ａ ｒｕｎ Ｍ ａｄａｎ＞に与
えられた同じ標題の米国特許第４，２２６，８９８号で
記述されているのと類似の方法によってデポジットする
ことができる。上記の二つの特許は両方共、参照によっ
てここに取り入れられる。相変化物質という語は、また
、たとえばＧ ｅ ｙｏ Ｔ ｅ ３０やＧ ｅ ４ｓ
Ｔ ｅ ４５ Ｓ ｅ １ｏなどテルル及びセレン合
金を含むカルコゲン化物のグループからｓ遜ばれる元素
を含む物質も含む。本発明の目的には、約１ 、 Ｇｏ
ｏオングストロームという厚さがＷＪ１２として十分で
ある。
ｔｓｕａｕ Ｉｚｕ）に与えられた、“結晶半導体と同
等なアモーフアス半導体″という標題の米国特許第４，
２１７，３７４号、及びスタンフォード Ｒ，オプシン
スキー（Ｓ ｔａｎｆｏｒｄ Ｒ、０ｖｓｈｉｎｓｋｙ
）とアラン・マダン（Ａ ｒｕｎ Ｍ ａｄａｎ＞に与
えられた同じ標題の米国特許第４，２２６，８９８号で
記述されているのと類似の方法によってデポジットする
ことができる。上記の二つの特許は両方共、参照によっ
てここに取り入れられる。相変化物質という語は、また
、たとえばＧ ｅ ｙｏ Ｔ ｅ ３０やＧ ｅ ４ｓ
Ｔ ｅ ４５ Ｓ ｅ １ｏなどテルル及びセレン合
金を含むカルコゲン化物のグループからｓ遜ばれる元素
を含む物質も含む。本発明の目的には、約１ 、 Ｇｏ
ｏオングストロームという厚さがＷＪ１２として十分で
ある。
導電回路線１４及び１Ｂは１ｉ１２の上にホトリソグラ
フィー法によって作られる。第１図に示されているよう
に、回路＄９１４には、電気的断線、すなわち開路、１
８があり、それが、断線によって分離された２つの部分
２０と２２の間の適切な電気伝導を妨げている。回路線
１４と１６は導電物質ｅ作られ、金属又は導電線酸化物
、たとえばインジウム錫酸化物であることが好ましい。
フィー法によって作られる。第１図に示されているよう
に、回路＄９１４には、電気的断線、すなわち開路、１
８があり、それが、断線によって分離された２つの部分
２０と２２の間の適切な電気伝導を妨げている。回路線
１４と１６は導電物質ｅ作られ、金属又は導電線酸化物
、たとえばインジウム錫酸化物であることが好ましい。
上で）ホべたように、第１図に示されている構造は、ま
だ製造の過程にある集積回路の一部分である。導電線が
その侵デポジットされる層でおおわれると、断線に到達
して修復することがもっと難しくなるので、集積回路が
完全にでき上がる前に断線を修復するのが有利である。
だ製造の過程にある集積回路の一部分である。導電線が
その侵デポジットされる層でおおわれると、断線に到達
して修復することがもっと難しくなるので、集積回路が
完全にでき上がる前に断線を修復するのが有利である。
このために、第１図に示されている回路線１４と１６の
各々には、それらの線上に位置し、第２図に示されてい
る電気プローブ２６と２８などの外部から印加される接
触手段を受けるようになっている接触受容手段２４が設
けられている。
各々には、それらの線上に位置し、第２図に示されてい
る電気プローブ２６と２８などの外部から印加される接
触手段を受けるようになっている接触受容手段２４が設
けられている。
接触受容手段は、自動試験及び修理装置が試験及び修理
工程でアクセスしてこれらの接触受容手段に、プローブ
２６及び２８のような電気プローブを当てられるように
、集積回路に対してあらかじめ選ばれた離散的な個所に
作られる。第１図では、接触受容手段はプローブ受けで
ある。同図では、プローブ受け２４は、それがのってい
る導電線の幅に比べて、互に非常に近い位置に示されて
いる。
工程でアクセスしてこれらの接触受容手段に、プローブ
２６及び２８のような電気プローブを当てられるように
、集積回路に対してあらかじめ選ばれた離散的な個所に
作られる。第１図では、接触受容手段はプローブ受けで
ある。同図では、プローブ受け２４は、それがのってい
る導電線の幅に比べて、互に非常に近い位置に示されて
いる。
第１図に示されている回路線の形や大ぎさは、説明のた
めに誇張されているということを了解しなければならな
い。本発明の実際の実施Ｍ様では、ある導電線に結合さ
れたプローブ受けは、普通それに開運する回路線の幅の
非常に大きな倍数だけお互に間隔をおいている。
めに誇張されているということを了解しなければならな
い。本発明の実際の実施Ｍ様では、ある導電線に結合さ
れたプローブ受けは、普通それに開運する回路線の幅の
非常に大きな倍数だけお互に間隔をおいている。
集積回路サブアセンブリ１０が第１図に示されている段
階にまで達した後、第２図に示されているような電気ブ
Ｏ−ブが下げられて、プローブ受け２４が位置している
あらかじめ選ばれた場所で接触する。この時点で、電気
的連続性テストが行われ、プローブ２６と２８の間の回
路ＩＱ１４の部分が完全な電流パスを形成しているかど
うか、調べられる。これは比較的低電圧の源３０と電流
測定装置３２を、スイッチ３４によってプローブ２６と
２８の間に直列に結合して行われる。２つのプローブの
間でほとんど電流が流れない場合、それは２つのプロー
ブの間に回路の断線が存在するということを示す。この
場合、ギ１１ツブ１８を架橋している相変化物質の相を
変化させるに十分な電圧及び電流を印加することができ
る電圧源３６がスイッチ３４によってプローブ２６と２
８の間に結合される。電圧源３６がプローブ２６と２８
の間に結合されると、ギャップ１８を架橋する相変化物
質の部分３８が溶融し、すなわち、第３図に示されてい
るように、その相が比較的結晶性の高い、低抵抗の状態
に変化する。いったんこれが発生すると、電流計３２は
電流の大きな増加を記録し、導電線１４の導電パスが修
復されたことを示す。この時点でスイッチ３４が切り離
され、プローブ２６と２８が取り除かれる。
階にまで達した後、第２図に示されているような電気ブ
Ｏ−ブが下げられて、プローブ受け２４が位置している
あらかじめ選ばれた場所で接触する。この時点で、電気
的連続性テストが行われ、プローブ２６と２８の間の回
路ＩＱ１４の部分が完全な電流パスを形成しているかど
うか、調べられる。これは比較的低電圧の源３０と電流
測定装置３２を、スイッチ３４によってプローブ２６と
２８の間に直列に結合して行われる。２つのプローブの
間でほとんど電流が流れない場合、それは２つのプロー
ブの間に回路の断線が存在するということを示す。この
場合、ギ１１ツブ１８を架橋している相変化物質の相を
変化させるに十分な電圧及び電流を印加することができ
る電圧源３６がスイッチ３４によってプローブ２６と２
８の間に結合される。電圧源３６がプローブ２６と２８
の間に結合されると、ギャップ１８を架橋する相変化物
質の部分３８が溶融し、すなわち、第３図に示されてい
るように、その相が比較的結晶性の高い、低抵抗の状態
に変化する。いったんこれが発生すると、電流計３２は
電流の大きな増加を記録し、導電線１４の導電パスが修
復されたことを示す。この時点でスイッチ３４が切り離
され、プローブ２６と２８が取り除かれる。
断線を治すのに必要な電圧及び電流の置は、用いる相変
化物質及び架橋すべきギャップの長さによって変化する
。たとえば、はぼ１ミクロンの長さの断線が、シリコン
と水素又は弗素との相変化合金によって架橋されている
と、治すのに約１００ボルトを印加する必要があること
が実験で示されていする。断線の長さが１０分の１ミク
ロンから数ミクロンまでは、必要な電圧の量は回路ギ１
！ツブの長さと共に直線的に増大する。普通、相変化は
、１０マイクロアンペアから１０ミリアンペアまでの間
の電流を１マイクロ秒から１ミリ秒までの間流すことに
よって遂行される。電流が大きいほど、導電性の高い状
態に変えられる相変化物質の釘は多く、治った回路線の
抵抗は小さくなる。
化物質及び架橋すべきギャップの長さによって変化する
。たとえば、はぼ１ミクロンの長さの断線が、シリコン
と水素又は弗素との相変化合金によって架橋されている
と、治すのに約１００ボルトを印加する必要があること
が実験で示されていする。断線の長さが１０分の１ミク
ロンから数ミクロンまでは、必要な電圧の量は回路ギ１
！ツブの長さと共に直線的に増大する。普通、相変化は
、１０マイクロアンペアから１０ミリアンペアまでの間
の電流を１マイクロ秒から１ミリ秒までの間流すことに
よって遂行される。電流が大きいほど、導電性の高い状
態に変えられる相変化物質の釘は多く、治った回路線の
抵抗は小さくなる。
１１１４及び同じ層に作られた他の導電線の断線が治さ
れた後、追加の層がこれらの線及びそれぞれのプローブ
受けの上にデポジットされる。これらのプローブ受けに
はそれ以上の接触は必要ないからである。本発明の別の
実施態様では、ある層に作られた導電線のテストと修復
は、これらの線の上に追加の層がデポジットされてしま
うまで行われず、これらの線に結合されたプローブ受け
はおおわれないように残しておき、追加の層がデポジッ
トされた後でも電気プローブがテストと修復のためにア
クセスできるようにする。
れた後、追加の層がこれらの線及びそれぞれのプローブ
受けの上にデポジットされる。これらのプローブ受けに
はそれ以上の接触は必要ないからである。本発明の別の
実施態様では、ある層に作られた導電線のテストと修復
は、これらの線の上に追加の層がデポジットされてしま
うまで行われず、これらの線に結合されたプローブ受け
はおおわれないように残しておき、追加の層がデポジッ
トされた後でも電気プローブがテストと修復のためにア
クセスできるようにする。
次に、第４図から第６図までについて説明すると、これ
らの図には本発明の別の実施態様による集積回路サブア
センブリの一部４０が示されている。
らの図には本発明の別の実施態様による集積回路サブア
センブリの一部４０が示されている。
本発明のこの実施態様は、導ｌＩ線１４と１６が、第１
図に示されているように相変化物質の層１２の上でなく
、直接基板１１にデポジットされている以外は、第１図
におけるものと同様である。第５図では、線１４と１６
が作られた慢で、第１図の層１２と同様な相変化物質の
層４２がその上にデポジットされる。
図に示されているように相変化物質の層１２の上でなく
、直接基板１１にデポジットされている以外は、第１図
におけるものと同様である。第５図では、線１４と１６
が作られた慢で、第１図の層１２と同様な相変化物質の
層４２がその上にデポジットされる。
しかし、相変化物質のＭ４２は、プローブ受け２４の上
には１ポジツトされない。これは、これらのプローブ受
けを、第５図の線６−６に沿ってとった断面である第６
図に示されているように、電気プローブによる接触のた
めに利用できるようにするためである。第１図に示され
ているナブアセンブリと同様、第５図に示されているサ
ブアセンブリも、断線、たとえば線１４の断ＩＩａ１８
のようなものを修復できるようになっている。これは、
テストして修復すべき各線のプローブ受け２４に電気プ
ローブ２６及び２８を結合することによって行われる。
には１ポジツトされない。これは、これらのプローブ受
けを、第５図の線６−６に沿ってとった断面である第６
図に示されているように、電気プローブによる接触のた
めに利用できるようにするためである。第１図に示され
ているナブアセンブリと同様、第５図に示されているサ
ブアセンブリも、断線、たとえば線１４の断ＩＩａ１８
のようなものを修復できるようになっている。これは、
テストして修復すべき各線のプローブ受け２４に電気プ
ローブ２６及び２８を結合することによって行われる。
上の第２図及び第３図に関して説明したと同様な方法で
、プローブ２６及び２８を用いて線１４の電気的連続性
をテストする。プローブが、その間の電流パスが完全で
ないことを検出した場合、十分な出力の電圧源がプロー
ブの間に結合され、ギャップ１８を架橋する層４２の相
変化物質の部分４４に相変化を誘発して溶融する。
、プローブ２６及び２８を用いて線１４の電気的連続性
をテストする。プローブが、その間の電流パスが完全で
ないことを検出した場合、十分な出力の電圧源がプロー
ブの間に結合され、ギャップ１８を架橋する層４２の相
変化物質の部分４４に相変化を誘発して溶融する。
次に第７図について説明すると、同図には第５図のサブ
アセンブリを線７−７に沿って切った断面側面図が示さ
れＣいる。回路線１４と１６がテストされて、必要な場
合には上述の方法によって修復されると、このナブアセ
ンブリは、ここに参照によって取り入れられる上記の米
国特許出願箱５５８．２１６号で論じられているものと
同様なタイプの電子マトリクス・アレーを完成するのに
用いられる。このナブアセンブリをこの目的で用いる場
合、相変化物質の層４２は、上記米国特許出願箱５５８
．２１６号で述べられているようなＮ−型のアモーフ？
ス半導体物質で作るべきである。
アセンブリを線７−７に沿って切った断面側面図が示さ
れＣいる。回路線１４と１６がテストされて、必要な場
合には上述の方法によって修復されると、このナブアセ
ンブリは、ここに参照によって取り入れられる上記の米
国特許出願箱５５８．２１６号で論じられているものと
同様なタイプの電子マトリクス・アレーを完成するのに
用いられる。このナブアセンブリをこの目的で用いる場
合、相変化物質の層４２は、上記米国特許出願箱５５８
．２１６号で述べられているようなＮ−型のアモーフ？
ス半導体物質で作るべきである。
第８図及び第９図に示されているように、Ｎ−型の層４
２の上には比較的真性のアモーファス半導体物質の層４
６がデポジットされ、そのあとにＰ−型アモーファス半
導体物質の１ｉｉ４８がその上にデポジットされる。三
つの層４２，４６及び４８はＰ−１−Ｎダイオード層を
形成し、それにより電流は層４８から導電線１４及び１
６の方向へは流れることができるが、逆方向への１ｉ流
の伝導は妨げられるようになる。［１４８の上には、記
憶物質の層５０がデポジットされる。この物質は、永久
記憶物質を形成するように、セットできるが実質的にリ
セットはできない性質で最適なアモーファス半導体物質
Ｃも、あるいは可逆的記憶物質を形成するように、セッ
トもリセットもできるカルコゲン化物でもよい。
２の上には比較的真性のアモーファス半導体物質の層４
６がデポジットされ、そのあとにＰ−型アモーファス半
導体物質の１ｉｉ４８がその上にデポジットされる。三
つの層４２，４６及び４８はＰ−１−Ｎダイオード層を
形成し、それにより電流は層４８から導電線１４及び１
６の方向へは流れることができるが、逆方向への１ｉ流
の伝導は妨げられるようになる。［１４８の上には、記
憶物質の層５０がデポジットされる。この物質は、永久
記憶物質を形成するように、セットできるが実質的にリ
セットはできない性質で最適なアモーファス半導体物質
Ｃも、あるいは可逆的記憶物質を形成するように、セッ
トもリセットもできるカルコゲン化物でもよい。
どちらのタイプの７モ一フ７ス半導体物質も、上記米国
特許出願筒５５Ｂ、２１６号に非常に詳しく記述されて
おり、どちらのタイプも本発明の目的で相変化物質とし
て使用できる。
特許出願筒５５Ｂ、２１６号に非常に詳しく記述されて
おり、どちらのタイプも本発明の目的で相変化物質とし
て使用できる。
石５０の上には、導電線５２及び５４がホトリソグラフ
ィ法によって作られる。上記の米国特許出願筒５５８、
２１６号に詳しく述べられているように、１ｉｌｌ１２
゜４６、４８及び５０は、基板１１に直接のっている第
一の回路線の組の各回路線、たとえば１１１４及び１６
と層５０の上にデポジットされる第二の回路線の組の各
回路線、たとえば線５２及び５４との間にダイオード及
び記憶セルを配置する。２つの線、たとえば線５４と１
６の間にプログラミング用の電圧及び電流を印加するこ
とにより、その間にある記憶物質は比較的結晶性の高い
、導電性の高い状態に変化して、それで１ビツトの情報
を蓄える。Ｎ５０が、上記米国特許出願筒５５８，２１
６号あるいは上記米国特許第３．２１７，５９１号で記
述されているような、その相をセットすることもリセッ
トすることもできる物質で作られている場合、層５０の
上の線と基板１２の上の輪との罰にある記憶セルは、情
報を消去できる・形で蓄えるのに使用できる。［５４８
，４Ｂ及び４２から成るダイオードは、層５０の上にあ
り比較的正の電位を供給された線と、基板１１に支持さ
れ北比較的負の電位を供給された線との間でのみ電流が
流れるようにすることにより選択手段として機能する。
ィ法によって作られる。上記の米国特許出願筒５５８、
２１６号に詳しく述べられているように、１ｉｌｌ１２
゜４６、４８及び５０は、基板１１に直接のっている第
一の回路線の組の各回路線、たとえば１１１４及び１６
と層５０の上にデポジットされる第二の回路線の組の各
回路線、たとえば線５２及び５４との間にダイオード及
び記憶セルを配置する。２つの線、たとえば線５４と１
６の間にプログラミング用の電圧及び電流を印加するこ
とにより、その間にある記憶物質は比較的結晶性の高い
、導電性の高い状態に変化して、それで１ビツトの情報
を蓄える。Ｎ５０が、上記米国特許出願筒５５８，２１
６号あるいは上記米国特許第３．２１７，５９１号で記
述されているような、その相をセットすることもリセッ
トすることもできる物質で作られている場合、層５０の
上の線と基板１２の上の輪との罰にある記憶セルは、情
報を消去できる・形で蓄えるのに使用できる。［５４８
，４Ｂ及び４２から成るダイオードは、層５０の上にあ
り比較的正の電位を供給された線と、基板１１に支持さ
れ北比較的負の電位を供給された線との間でのみ電流が
流れるようにすることにより選択手段として機能する。
ＷＡ４６．４８及び５０がデポジットされるとぎには、
それが第５図に示されているプローブ受け２４をおおう
ということに注意しなければならない。しかし、これら
のプローブ受けはＩ！４２によってはおおわれないので
、その上に形成されるダイオード層の部分は、三つの層
全部で構成されているダイオード層の部分はど良い整流
器ではなく、したがって選択手段としても同程度には良
く機能しない。
それが第５図に示されているプローブ受け２４をおおう
ということに注意しなければならない。しかし、これら
のプローブ受けはＩ！４２によってはおおわれないので
、その上に形成されるダイオード層の部分は、三つの層
全部で構成されているダイオード層の部分はど良い整流
器ではなく、したがって選択手段としても同程度には良
く機能しない。
それで、導電線は、層５０の上でこれらのプローブ受け
の上にある位置には配置されない。
の上にある位置には配置されない。
また、第７−９図では、回路線１４及び１６は、基板１
１に直接デポジットされた形で示されているということ
に注意すべぎである。図示された実施態様のように、基
板１１がガラスなどの絶縁体で作られている場合には、
これは妥当である。しかし、基板がステンレス鋼などの
導体で作られている実施態様では、基板をまず絶縁層で
被膜してから金属１１４及び１６をぞの上につけて、こ
れらの線の間の望ましい電気的分離を達成するようにし
なければならない。
１に直接デポジットされた形で示されているということ
に注意すべぎである。図示された実施態様のように、基
板１１がガラスなどの絶縁体で作られている場合には、
これは妥当である。しかし、基板がステンレス鋼などの
導体で作られている実施態様では、基板をまず絶縁層で
被膜してから金属１１４及び１６をぞの上につけて、こ
れらの線の間の望ましい電気的分離を達成するようにし
なければならない。
第８図に示されているように、回路４１１５２に断線５
８が生じた場合、その断線によつ（１！ｌＪ作電圧から
切り離された線５２の部分、ならびに線５２の切り離さ
れた部分と、［５４２，４６，４８及び５０の反対側に
ある導７１１１との交点全部が役に立たなくなる。この
ように多数の回路要素が失われるのを防ぐためには、纏
５２の断線を修復できることが望ましい。これは、２つ
の電気プローブ２６及び２８をプローブ受け２４に当て
ることよって行われる。これらのプローブ受けは、導電
線５２上にある接触受容手段を含んでいる。第２．３及
び第４図に関連した上で述べたように、電流測定装置と
直列になった電圧源が２つプローブ２６と２８の両端間
に入れられて、その間の回路部分が電気的に連続してい
るかどうか調べる。
８が生じた場合、その断線によつ（１！ｌＪ作電圧から
切り離された線５２の部分、ならびに線５２の切り離さ
れた部分と、［５４２，４６，４８及び５０の反対側に
ある導７１１１との交点全部が役に立たなくなる。この
ように多数の回路要素が失われるのを防ぐためには、纏
５２の断線を修復できることが望ましい。これは、２つ
の電気プローブ２６及び２８をプローブ受け２４に当て
ることよって行われる。これらのプローブ受けは、導電
線５２上にある接触受容手段を含んでいる。第２．３及
び第４図に関連した上で述べたように、電流測定装置と
直列になった電圧源が２つプローブ２６と２８の両端間
に入れられて、その間の回路部分が電気的に連続してい
るかどうか調べる。
テストによって、２つのプローブ間に開路があると分っ
た場合、その間に、第３図に示されているのと同様の仕
方で、層５０の相変化物質の部分６２を溶融するに十分
な電圧及び電流を供給できる電圧源が結合される。相変
化物質の部分６２が溶融すると、断線５６のまわりに電
気的分路となる導電パスが形成され、実質的にそれを修
復する。
た場合、その間に、第３図に示されているのと同様の仕
方で、層５０の相変化物質の部分６２を溶融するに十分
な電圧及び電流を供給できる電圧源が結合される。相変
化物質の部分６２が溶融すると、断線５６のまわりに電
気的分路となる導電パスが形成され、実質的にそれを修
復する。
次に第１０図について説明すると、同図には完成した集
積回路１０が概略図で示されている。回路１０は、その
回路要素、導電線、及び保護層が全部デポジットされて
しまったという意味で完成した集積回路である。回路７
０は、複数個の交差するＸ−ライン７２及びＹ−ライン
１４から成る記憶チップである。Ｘライン及びＹライン
は、どちらも、それぞれ上述したタイプの相変化物質の
層でおおわれており、相変化物質は比較的非導電性の状
態から比較的導電性の高い状態へ変えることが可能であ
る。Ｘ−ラインとＹ−ラインの交点によってアドレスさ
れる記憶要素の各々は、第８及び９図に関連した上で述
べたタイプのものである。Ｘアドレス線の各々は、第一
の端で結合されてＸデコーダ７６からのアドレス電圧を
受ける。同様に、Ｙ−アドレス線の各々は第一・の端で
結合されてＹデ〕−ダ７８からのアドレス電圧を受ける
。Ｘアドレス線の各々は、第二の端で個別通過トランジ
スタ８０を通して共通の線８２に結合され、それが接触
受け８４に結合されている。通過トランジスタ８０のゲ
ート電極は全部共通の線８６に結合され、それが接触受
け８８に結合されている。同様に、Ｙアドレス線の各々
は、第二の端で個別通過トランジスタ９０を通して共通
の＄９１９２に結合され、それが接触受け９４に結合さ
れている。通過トランジスタ９０のゲート電極は、全部
が共通に線９６に結合され、それが接触受け９８に結合
されている。
積回路１０が概略図で示されている。回路１０は、その
回路要素、導電線、及び保護層が全部デポジットされて
しまったという意味で完成した集積回路である。回路７
０は、複数個の交差するＸ−ライン７２及びＹ−ライン
１４から成る記憶チップである。Ｘライン及びＹライン
は、どちらも、それぞれ上述したタイプの相変化物質の
層でおおわれており、相変化物質は比較的非導電性の状
態から比較的導電性の高い状態へ変えることが可能であ
る。Ｘ−ラインとＹ−ラインの交点によってアドレスさ
れる記憶要素の各々は、第８及び９図に関連した上で述
べたタイプのものである。Ｘアドレス線の各々は、第一
の端で結合されてＸデコーダ７６からのアドレス電圧を
受ける。同様に、Ｙ−アドレス線の各々は第一・の端で
結合されてＹデ〕−ダ７８からのアドレス電圧を受ける
。Ｘアドレス線の各々は、第二の端で個別通過トランジ
スタ８０を通して共通の線８２に結合され、それが接触
受け８４に結合されている。通過トランジスタ８０のゲ
ート電極は全部共通の線８６に結合され、それが接触受
け８８に結合されている。同様に、Ｙアドレス線の各々
は、第二の端で個別通過トランジスタ９０を通して共通
の＄９１９２に結合され、それが接触受け９４に結合さ
れている。通過トランジスタ９０のゲート電極は、全部
が共通に線９６に結合され、それが接触受け９８に結合
されている。
第１０図に示された配置で、アドレス線γ２及び７４に
発生する断線は、それらの線がその後デポジットされた
層でおおわれていても、修復することが可能である。集
積回路７０の製造が完了した後、その接触受けに電気プ
ローブを結合して回路をテストする。回路線のどれかに
断線が、たとえば回路線７２ａに断線９９が、発生した
と分ったら、次のような手段でこの断線を治す。Ｘデコ
ーダのアドレス入力である接触受け１００に結合された
プローブに、９７２８を選択するアドレスを供給する。
発生する断線は、それらの線がその後デポジットされた
層でおおわれていても、修復することが可能である。集
積回路７０の製造が完了した後、その接触受けに電気プ
ローブを結合して回路をテストする。回路線のどれかに
断線が、たとえば回路線７２ａに断線９９が、発生した
と分ったら、次のような手段でこの断線を治す。Ｘデコ
ーダのアドレス入力である接触受け１００に結合された
プローブに、９７２８を選択するアドレスを供給する。
Ｘデコーダによって高い電圧を断線９９の片側に供給す
るために、接触受け１０２にプローブを供給する。
るために、接触受け１０２にプローブを供給する。
同時に、受け８４と通過トランジスタ８０を通して断１
１９９の他方の側に結合されたプローブには、低い電位
を供給する。次に、プローブから接触受け８８にトラン
ジスタ８０をオンにするに十分な電圧を供給する。その
結果、接触受け１０２と８４の間に供給された電圧差が
断線９９の両端間に印加され、その断線を架橋する相変
化物質を溶融する。
１９９の他方の側に結合されたプローブには、低い電位
を供給する。次に、プローブから接触受け８８にトラン
ジスタ８０をオンにするに十分な電圧を供給する。その
結果、接触受け１０２と８４の間に供給された電圧差が
断線９９の両端間に印加され、その断線を架橋する相変
化物質を溶融する。
すぐ上で述べた試験及び線ｌＥ復方法は、あるＸ−又は
Ｙ−ラインに断線があるかどうか判定して、上述のよう
に電圧を印加してその線を修復する診断ソフトウェアで
プログラムされた自動試験機の制御の下できわめで速や
かに実行される。
Ｙ−ラインに断線があるかどうか判定して、上述のよう
に電圧を印加してその線を修復する診断ソフトウェアで
プログラムされた自動試験機の制御の下できわめで速や
かに実行される。
第１０図で説明された集積回路は、上の第８１！Ｕ及び
９図に関して述べたタイプの記憶要素を含んでいるが、
本発明は他のタイプの記憶ｖ１索といっしょに用いるこ
ともできるということは、当業者に明らかであろう。た
とえば、本発明は、トランジスタ又はトランジスタとコ
ンデンサの両方がら構成される記憶要素といっしょに用
いることができる。修復される導電線が、上述のように
電気的に誘発される相変化が可能な相変化物質と接触し
ている限り、使用するトランジスタはアモーファス半導
体物質で作られたものでも結晶半導体物質で作られたも
のでもよい。
９図に関して述べたタイプの記憶要素を含んでいるが、
本発明は他のタイプの記憶ｖ１索といっしょに用いるこ
ともできるということは、当業者に明らかであろう。た
とえば、本発明は、トランジスタ又はトランジスタとコ
ンデンサの両方がら構成される記憶要素といっしょに用
いることができる。修復される導電線が、上述のように
電気的に誘発される相変化が可能な相変化物質と接触し
ている限り、使用するトランジスタはアモーファス半導
体物質で作られたものでも結晶半導体物質で作られたも
のでもよい。
次に第１１図について説明すると、同図には第１０図に
示されたタイプの集積回路７０を含むパッケージされた
集Ｖｉ回路１１０が示されている。パッケージされた集
積回路１１０はまた、集積回路７０を囲むパッケージ手
段１１２を含む。図示された実施態様では、パッケージ
手段１１２は、集積回路のパッケージングに普通用いら
れるタイプのプラスチック又は接着されたセラミック物
質から作られる。パッケージされた回路はまた、その回
路の接触受けによって回路７Ｇの導電線に電気的に結合
された結合手段を含む。これらの結合手段は結合手段１
１４゜１１６、１１８．１２０．１２２．１２４．１２
６．１３０．及び１３２を含む。
示されたタイプの集積回路７０を含むパッケージされた
集Ｖｉ回路１１０が示されている。パッケージされた集
積回路１１０はまた、集積回路７０を囲むパッケージ手
段１１２を含む。図示された実施態様では、パッケージ
手段１１２は、集積回路のパッケージングに普通用いら
れるタイプのプラスチック又は接着されたセラミック物
質から作られる。パッケージされた回路はまた、その回
路の接触受けによって回路７Ｇの導電線に電気的に結合
された結合手段を含む。これらの結合手段は結合手段１
１４゜１１６、１１８．１２０．１２２．１２４．１２
６．１３０．及び１３２を含む。
これらの結合手段は、集積回路７０の接触受けから、パ
ッケージ手段１１２を通って（点線で示されているよう
に）伸びている。その各々は、パッケージ手段１１２の
外部に出ている部分（実線で示されている）を有し、そ
れが第１１図に示されている（デュアルインライン）／
パッケージのビンになっている。結合手段１１４は、第
１０図の×−ライン相変化誘発高電圧接触受け１０２に
結合され、結合手段１１６は、Ｘ−ライン相変化誘発低
電圧接触受け８４に結合され、結合手段１１８は、ゲー
ト電極接触受け８８に結合され、４つの結合手段１２０
は４つのＸデコーダ・アドレス接触受け１００に結合さ
れ、結合手段１２２は４つのＹデコーダ接触受け１２４
に結合され、結合手段１２６はＹ−ライン相変化誘発高
電圧接触受け１２８に結合され、結合手段１３０はＹラ
イン相変化誘発低電圧接触受け９４に結合され、結合手
段１３２はグー１〜電極接触受け９８に結合されている
。結合手段は、上記接触受けを通して、回路１０のＸ及
びＹアドレス線の電気的断線又は開路をテストし修復で
きるように結合されている。実際、回路が使用されるよ
うになった後でも、そのアドレス線の連続性をテストし
、その外部ビンに適切な電圧及び電流をかけることによ
り断線を修復することができる。
ッケージ手段１１２を通って（点線で示されているよう
に）伸びている。その各々は、パッケージ手段１１２の
外部に出ている部分（実線で示されている）を有し、そ
れが第１１図に示されている（デュアルインライン）／
パッケージのビンになっている。結合手段１１４は、第
１０図の×−ライン相変化誘発高電圧接触受け１０２に
結合され、結合手段１１６は、Ｘ−ライン相変化誘発低
電圧接触受け８４に結合され、結合手段１１８は、ゲー
ト電極接触受け８８に結合され、４つの結合手段１２０
は４つのＸデコーダ・アドレス接触受け１００に結合さ
れ、結合手段１２２は４つのＹデコーダ接触受け１２４
に結合され、結合手段１２６はＹ−ライン相変化誘発高
電圧接触受け１２８に結合され、結合手段１３０はＹラ
イン相変化誘発低電圧接触受け９４に結合され、結合手
段１３２はグー１〜電極接触受け９８に結合されている
。結合手段は、上記接触受けを通して、回路１０のＸ及
びＹアドレス線の電気的断線又は開路をテストし修復で
きるように結合されている。実際、回路が使用されるよ
うになった後でも、そのアドレス線の連続性をテストし
、その外部ビンに適切な電圧及び電流をかけることによ
り断線を修復することができる。
たとえば、回路７０のＸアドレス線７２の電気的連続性
は、ａ）結合手段１１８に電圧を印加し、それによって
接触受け８４を通しで通過トランジスタ８゜をオンにし
、ｂ）結合手段１１６と１１４の間に電圧をかけ、それ
によってその電圧の−・端を接触受け８４及び通過トラ
ンジスタ８０を通してすべての線の一端に印加し、その
電圧の他端を接触受け１０２及びデコーダ７６を通して
選ばれたＸアドレス線の他端に印加しＮＣ）Ｘデコーダ
１６をコントロールする結合手段１２０を通してＸアド
レス線の各々に選択的にアドレスし、かつｄ）個々のＸ
アドレス線の各々を選択したときに、結合手段１１４及
び１１６の間に流れる電流の昂を決定することによって
テストされる。この作業を行うことによってＸアドレス
線の断線が見つけられる。そのような断線があれば、そ
れを修復するために相変化誘発電圧が結合手段１１６と
１１４との間に印加される。Ｙアドレス線のテストと修
復も同様な仕方で行われる。
は、ａ）結合手段１１８に電圧を印加し、それによって
接触受け８４を通しで通過トランジスタ８゜をオンにし
、ｂ）結合手段１１６と１１４の間に電圧をかけ、それ
によってその電圧の−・端を接触受け８４及び通過トラ
ンジスタ８０を通してすべての線の一端に印加し、その
電圧の他端を接触受け１０２及びデコーダ７６を通して
選ばれたＸアドレス線の他端に印加しＮＣ）Ｘデコーダ
１６をコントロールする結合手段１２０を通してＸアド
レス線の各々に選択的にアドレスし、かつｄ）個々のＸ
アドレス線の各々を選択したときに、結合手段１１４及
び１１６の間に流れる電流の昂を決定することによって
テストされる。この作業を行うことによってＸアドレス
線の断線が見つけられる。そのような断線があれば、そ
れを修復するために相変化誘発電圧が結合手段１１６と
１１４との間に印加される。Ｙアドレス線のテストと修
復も同様な仕方で行われる。
次に第１２図及び第１３図について説明すると、これら
の図には液晶表示装置で使用される集積回路サブアセン
ブリ１３０が示されている。この実施態様では透明な物
質、たとえばガラスで作られた基板１３２が用意される
。第１２図の線１３−・１３に沿って切った断面図であ
る第１３図に見られるように、基板１３２に相変化物質
の層１３４がデポジットされる。
の図には液晶表示装置で使用される集積回路サブアセン
ブリ１３０が示されている。この実施態様では透明な物
質、たとえばガラスで作られた基板１３２が用意される
。第１２図の線１３−・１３に沿って切った断面図であ
る第１３図に見られるように、基板１３２に相変化物質
の層１３４がデポジットされる。
透明導電物質、たとえばインジウム錫酸化物の層が層１
３４の上に作られ、エッチされて複数個の導電［１１３
６になる。インジウム錫酸化物の層からは、また、複数
個の分割された画素１３８のパタンも作られる。
３４の上に作られ、エッチされて複数個の導電［１１３
６になる。インジウム錫酸化物の層からは、また、複数
個の分割された画素１３８のパタンも作られる。
（以下余白）
各分割された画素は、２つの電極セグメント、すなわち
電極セグメント１３８ａと電極セグメント１３８ｂを含
む。これら２つのセグメントは、対向する基板にある共
通の電極（図示されていない）といっしょに働いて、そ
の画素で用いられる液晶物質の光学的状態をコントロー
ルする。分割された画素の動作は、ズピ・ヤニフ（Ｚｖ
ｉ Ｙ ａｎｉｖ）、イニル・バロン（Ｙａｉｒ Ｂ
ａｒ−ｏｎ）、ビンセントＤ、ギャネルラ（Ｖｉｎｃｅ
ｎｔ Ｄ、 Ｃａｎｎｅｌｌａ）及びグレゴリ−・ハ
ンゼル（Ｇｒｅｏｏｒｙ Ｈａｎｓｅｌｌ）によって
登録された、′改良された画素電極を有する液晶表示装
置及びサブアセンブリ”という標題の米国特許出願第６
２６，１３３号に詳しく説明されており、これは参照に
よってこれに取り入れられる。
電極セグメント１３８ａと電極セグメント１３８ｂを含
む。これら２つのセグメントは、対向する基板にある共
通の電極（図示されていない）といっしょに働いて、そ
の画素で用いられる液晶物質の光学的状態をコントロー
ルする。分割された画素の動作は、ズピ・ヤニフ（Ｚｖ
ｉ Ｙ ａｎｉｖ）、イニル・バロン（Ｙａｉｒ Ｂ
ａｒ−ｏｎ）、ビンセントＤ、ギャネルラ（Ｖｉｎｃｅ
ｎｔ Ｄ、 Ｃａｎｎｅｌｌａ）及びグレゴリ−・ハ
ンゼル（Ｇｒｅｏｏｒｙ Ｈａｎｓｅｌｌ）によって
登録された、′改良された画素電極を有する液晶表示装
置及びサブアセンブリ”という標題の米国特許出願第６
２６，１３３号に詳しく説明されており、これは参照に
よってこれに取り入れられる。
回路１１１３６の各々は、この対向する端にインジウム
！ＩＩＩｔ物の拡がった部分１４Ｇを結合している。
！ＩＩＩｔ物の拡がった部分１４Ｇを結合している。
部分１４Ｇは、製造］二程のあとの段階で金属を被膜し
て外部接触受けとして用いられることになる。
て外部接触受けとして用いられることになる。
各導電１ｍ１３６は、また、接触受け１４０の間にある
プローブ受け１４２も含む。この中間のプローブ受けは
、回路＄３１３６に２つ以上の断線がある場合にそれが
修理できる確率を大ぎくする。たとえば、第１２図の回
路＄９１３６は、内部に２つの開路、すなわち第一の断
線１４４の及び第二の断線１４６がある。
プローブ受け１４２も含む。この中間のプローブ受けは
、回路＄３１３６に２つ以上の断線がある場合にそれが
修理できる確率を大ぎくする。たとえば、第１２図の回
路＄９１３６は、内部に２つの開路、すなわち第一の断
線１４４の及び第二の断線１４６がある。
インジウム錫酸化物がデポジットされ、パタンが作られ
た慢、導電プローブ受けを、ある回路線１３６の接触受
け１４０に結合することができる。上で述べた仕方でテ
ストを行って、テストしている線に沿って正しい電気的
連続性があるかどうかを調べることができる。もしもな
かったら、電力源を印加して、その開路を架構している
相変化物質を溶融する。しかし、短い断線を治すのに普
通必要とされる電圧を印加しても電気的連続性が回復さ
れない場合、別の電気ブＯ−プ１５２を中間プローブ受
け１４２に結合することができる。そしてテストを、プ
ローブ１５２とプローブ１４８及び１５０との間で行っ
て、プローブの各ペアの間にある線１３６の部分に電気
的断線があるかどうかを調べる。
た慢、導電プローブ受けを、ある回路線１３６の接触受
け１４０に結合することができる。上で述べた仕方でテ
ストを行って、テストしている線に沿って正しい電気的
連続性があるかどうかを調べることができる。もしもな
かったら、電力源を印加して、その開路を架構している
相変化物質を溶融する。しかし、短い断線を治すのに普
通必要とされる電圧を印加しても電気的連続性が回復さ
れない場合、別の電気ブＯ−プ１５２を中間プローブ受
け１４２に結合することができる。そしてテストを、プ
ローブ１５２とプローブ１４８及び１５０との間で行っ
て、プローブの各ペアの間にある線１３６の部分に電気
的断線があるかどうかを調べる。
第１２図に示されている断線１４４と１４６が検出され
たら、その各々の側にあるプローブに適切な電圧及び電
流を印加することによってそれをｉＩＩすることができ
る。
たら、その各々の側にあるプローブに適切な電圧及び電
流を印加することによってそれをｉＩＩすることができ
る。
したがって、導電回路線のあとでおおわれることになる
部分にプローブ受けがあることがしばしば右利であるこ
とが分るだろう。それによって、これらの線のうちであ
とになると接触に利用できなくなる部分に、その線のテ
ストと修復に使用するプＯ−プがアクセスできる。
部分にプローブ受けがあることがしばしば右利であるこ
とが分るだろう。それによって、これらの線のうちであ
とになると接触に利用できなくなる部分に、その線のテ
ストと修復に使用するプＯ−プがアクセスできる。
回路線１３６の各々がテストされ、必要に応じて修復さ
れたら、第１３図で点線で示されている絶縁＠ １５４
が集積回路サブアセンブリ１３０の表面にかふせられ、
接触受け１４０と分割された画素１３８を除く回路全部
をおおうようにパタンが作られる。
れたら、第１３図で点線で示されている絶縁＠ １５４
が集積回路サブアセンブリ１３０の表面にかふせられ、
接触受け１４０と分割された画素１３８を除く回路全部
をおおうようにパタンが作られる。
絶１ｉ層１５４ハ、シＩＪ ｒンＭ化’ｌｓ （Ｓ ｉ
、ＸＯ，） ヤシリコン窒化物（Ｓｔ、ＸＮ、）なと
デポジットされた絶縁体で作られる。この層のデポジシ
ョンの模では、プローブ受け１４２はもはやその侵の接
触に利用できない。
、ＸＯ，） ヤシリコン窒化物（Ｓｔ、ＸＮ、）なと
デポジットされた絶縁体で作られる。この層のデポジシ
ョンの模では、プローブ受け１４２はもはやその侵の接
触に利用できない。
次に、第１４図及び第１５図について説明すると、これ
らの図には、すべての製造工程が完了した後の集積回路
１３０が示されている。基板１３２、相変化物質の層１
３４、及び（Ｔｏ＠路Ｉ！！１３６はすべて第１３図に
示されているものであるが、完成した集積回路はその他
に、絶縁層１５４、相変化物質のもうひとつの層１５５
、Ｘアドレス線を含むもうひとつのＩＴＯ層１５６、及
び不動態化層１６６も含んでいる。また、第１５図の断
面には示されていないが、第１４図に示されているダイ
オード１５８を作るために用いられる、Ｎ−型、１−型
、Ｐ−型アモーファス半導体物質の層もデポジットされ
ている。ダイオード１５８は、上記の米国特許出願第６
２６．１３３号に示され説明されている仕方で作られる
。
らの図には、すべての製造工程が完了した後の集積回路
１３０が示されている。基板１３２、相変化物質の層１
３４、及び（Ｔｏ＠路Ｉ！！１３６はすべて第１３図に
示されているものであるが、完成した集積回路はその他
に、絶縁層１５４、相変化物質のもうひとつの層１５５
、Ｘアドレス線を含むもうひとつのＩＴＯ層１５６、及
び不動態化層１６６も含んでいる。また、第１５図の断
面には示されていないが、第１４図に示されているダイ
オード１５８を作るために用いられる、Ｎ−型、１−型
、Ｐ−型アモーファス半導体物質の層もデポジットされ
ている。ダイオード１５８は、上記の米国特許出願第６
２６．１３３号に示され説明されている仕方で作られる
。
ダイオード１５８は、各分割された画１３８の電極セグ
メント１３８ａ及び１３８ｂが、それぞれ少くともひと
つのダイオードによってひとつのＸアドレス線及びひと
つのＹアドレス線に結合されるようにＮａされている。
メント１３８ａ及び１３８ｂが、それぞれ少くともひと
つのダイオードによってひとつのＸアドレス線及びひと
つのＹアドレス線に結合されるようにＮａされている。
したがって、２つの電極セグメントを有する各分割され
た画素は、２つめＹアドレス線と２つのＸアドレス線に
結合されている。
た画素は、２つめＹアドレス線と２つのＸアドレス線に
結合されている。
ダイオードは、電極セグメント１３８ａが、動作の半サ
イクルでは隣接するＹアドレス線から正の電圧を受け、
もうひとつの半サイクルではＸアドレス＄１１１５６か
ら負の電圧を受けられるような向きになっている。ある
画素のもうひとつの電極セグメント、すなわちセグメン
ト１３８ｂは、各半サイクルでそのＹ及びＸアドレス線
から道の橿性の電圧を受けるように結合されている。し
たがって、各半サイクルの間、励起されるべき画素は、
その電極１３８ａと１３８ｂの間に電圧が印加される。
イクルでは隣接するＹアドレス線から正の電圧を受け、
もうひとつの半サイクルではＸアドレス＄１１１５６か
ら負の電圧を受けられるような向きになっている。ある
画素のもうひとつの電極セグメント、すなわちセグメン
ト１３８ｂは、各半サイクルでそのＹ及びＸアドレス線
から道の橿性の電圧を受けるように結合されている。し
たがって、各半サイクルの間、励起されるべき画素は、
その電極１３８ａと１３８ｂの間に電圧が印加される。
集積回路１３０がその一部となる表示装置があとで組立
てられるときに、別の基板（図示されていない）が集積
回路１３０に対向して取りつけられ、回路１３０と対向
基板との間のギャップが液晶物質で満たされる。対向基
板には、共通の電極が各分割された画素１３８に対向し
て取り付けられている。この共通の電極は、電気的に浮
いた状態のままで、電極セグメント１３８ａと共通電極
の−・半は第一・のコンデンサを形成し、共通電極の他
の一半と電極セグメント１３８ｂは、第一のコンデンサ
と直列になっている第二二のコンデンサを形成する。こ
の２つの容量性回路要素がいっしょに働いてひとつの画
素、すなわち画像の要素を形成する。この種の分割され
た画素を用いる液晶表示装置のもつと詳しい説明は、上
記米国特許出願第６２６．１３３号を参照されたい。
てられるときに、別の基板（図示されていない）が集積
回路１３０に対向して取りつけられ、回路１３０と対向
基板との間のギャップが液晶物質で満たされる。対向基
板には、共通の電極が各分割された画素１３８に対向し
て取り付けられている。この共通の電極は、電気的に浮
いた状態のままで、電極セグメント１３８ａと共通電極
の−・半は第一・のコンデンサを形成し、共通電極の他
の一半と電極セグメント１３８ｂは、第一のコンデンサ
と直列になっている第二二のコンデンサを形成する。こ
の２つの容量性回路要素がいっしょに働いてひとつの画
素、すなわち画像の要素を形成する。この種の分割され
た画素を用いる液晶表示装置のもつと詳しい説明は、上
記米国特許出願第６２６．１３３号を参照されたい。
線１５６を作っているＩＴＯ層には、また、第１５図に
示されているように、線１５６の各々の中間部分にプロ
ーブ受け１６Ｇが結合されるようになってる。さらに、
線１５６の各々の端には、接触受け１６２が結合されて
いる。集積回路の製造のさい、ＩＴＯＩｉのがデポジッ
トされパタンが作られた後、その後の層がデポジットさ
れる前に、第１２図に関連して、Ｉ：で述べたブ０−７
１４８．１５Ｇ及び１５２と同様なプローブ１６４がプ
ローブ受け１６０及び接触受け１６２に結合される。こ
れらのプローブは、線１５６を、第１２図に関連して上
で説明したと同様の仕方でテストし、１ｉ１５５の相変
化物質を溶融して見つかった断線を治してｖＪ復する。
示されているように、線１５６の各々の中間部分にプロ
ーブ受け１６Ｇが結合されるようになってる。さらに、
線１５６の各々の端には、接触受け１６２が結合されて
いる。集積回路の製造のさい、ＩＴＯＩｉのがデポジッ
トされパタンが作られた後、その後の層がデポジットさ
れる前に、第１２図に関連して、Ｉ：で述べたブ０−７
１４８．１５Ｇ及び１５２と同様なプローブ１６４がプ
ローブ受け１６０及び接触受け１６２に結合される。こ
れらのプローブは、線１５６を、第１２図に関連して上
で説明したと同様の仕方でテストし、１ｉ１５５の相変
化物質を溶融して見つかった断線を治してｖＪ復する。
回路ａ１５６の各々がテストされ、必要に応じて修復さ
れた後、接触受け１６２、及び接触受け１４０には金属
が被膜され、全回路が絶縁物質で作られる不ｖＪ態化層
１６６でおおわれる。この不動態化層１６６はエッチさ
れて、接触受け１４０と１６２及び分割された画素の各
々の電極レグメント１３８ａと１３８ｂをおおわれない
形で残し、集積回路１３０が完成する。
れた後、接触受け１６２、及び接触受け１４０には金属
が被膜され、全回路が絶縁物質で作られる不ｖＪ態化層
１６６でおおわれる。この不動態化層１６６はエッチさ
れて、接触受け１４０と１６２及び分割された画素の各
々の電極レグメント１３８ａと１３８ｂをおおわれない
形で残し、集積回路１３０が完成する。
回路１３０が完成した後でも、回路に起こったその後の
断面を治すことはまだ可能である。これは、あるアドレ
ス線の各端で接触受け１４０又は１６２の間に必要な電
圧及び電流を印加することによって行われる。実は、１
３０のような集積回路を、第１２図及び第１４図に示さ
れているプローブ受け１４２又は１６０なしに製造する
ことも可能であるが、これらのプローブ受けがないと、
複数の断線がある線の修復がもっと難しくなる可能性が
ある。この場合、集積回路が完成するまで回路線をテス
トしたり修復したりす゛る必要はない。完成した時点で
、プローブが、それぞれある線１３６又は１５６の喘に
ある接触受け１４０又は１６２に取りつけられる。その
線に断線が見つかったら、十分な電圧を印加して、その
断線を架橋する相変化物質を溶融する。
断面を治すことはまだ可能である。これは、あるアドレ
ス線の各端で接触受け１４０又は１６２の間に必要な電
圧及び電流を印加することによって行われる。実は、１
３０のような集積回路を、第１２図及び第１４図に示さ
れているプローブ受け１４２又は１６０なしに製造する
ことも可能であるが、これらのプローブ受けがないと、
複数の断線がある線の修復がもっと難しくなる可能性が
ある。この場合、集積回路が完成するまで回路線をテス
トしたり修復したりす゛る必要はない。完成した時点で
、プローブが、それぞれある線１３６又は１５６の喘に
ある接触受け１４０又は１６２に取りつけられる。その
線に断線が見つかったら、十分な電圧を印加して、その
断線を架橋する相変化物質を溶融する。
実は、集積回路が、対向基板、液晶物質及び駆動回路と
組合されて完成した表示装置が作られた後でも、アドレ
ス線１３６及び１５６に生ずる断線を、それらの線の端
にある接触受けの間に電圧を適切に印加することによっ
て修復することが可能である。
組合されて完成した表示装置が作られた後でも、アドレ
ス線１３６及び１５６に生ずる断線を、それらの線の端
にある接触受けの間に電圧を適切に印加することによっ
て修復することが可能である。
次に、第１６図及び第１７図について説明しよう。
これらの図には本発明の別の側面が示されている。
この側面によれば、第１６図及び第１７図に示されてい
る集積回路サブアセンブリの部分１７０のような電気回
路の一部が、上で述べたように電圧及び電流を印加する
ことによってでなく、放射エネルギーを印加することに
よって、回路線の断線を架橋している相変化物質をより
導電性の高い状態に切換えて修復される。電気回路の部
分１７０は、たとえばガラスで作られた基板１７２を含
み、その上に回路線１７４がデポジットされている。図
示されているように、回路線１７４には電気的断線又は
開路１７６があって、それを二つの部分、すなわち部分
１７８と部分１８０に分けている。相変化物質の層１８
２は回路線１７４の上にデポジットされ、断線１７６の
両側Ｃその回路線と接触し、その回路を架橋する線１７
６と並列のパスを形成するようになっている。
る集積回路サブアセンブリの部分１７０のような電気回
路の一部が、上で述べたように電圧及び電流を印加する
ことによってでなく、放射エネルギーを印加することに
よって、回路線の断線を架橋している相変化物質をより
導電性の高い状態に切換えて修復される。電気回路の部
分１７０は、たとえばガラスで作られた基板１７２を含
み、その上に回路線１７４がデポジットされている。図
示されているように、回路線１７４には電気的断線又は
開路１７６があって、それを二つの部分、すなわち部分
１７８と部分１８０に分けている。相変化物質の層１８
２は回路線１７４の上にデポジットされ、断線１７６の
両側Ｃその回路線と接触し、その回路を架橋する線１７
６と並列のパスを形成するようになっている。
回路線の断線が、光学的な手段あるいは上で述べたもの
と同様な電気的手段によって検出されると、放射源１８
４が定位され、ギャップ１７６にある相変化物質の部分
１８８をより導電性の高い状態に変換するに十分な強度
の放射ビーム１８６を投写して、ギャップ１７６の両端
間で線１７４の回路パスが完成する。たとえば、相変化
物質がほぼ２，０００オングストロームの厚さのテルル
φゲルマニウム・カルコゲン化物の７モ一フ７ス層から
成る場合、それは、２００ナノ秒をこえる時間１平方ミ
クロンあたり２ナノジユールの強度を有するアルゴン・
イオン・レーザからのレーザ光線という形の放射にさら
されることにより、無秩序なアモーファス状態からより
高い結晶性の状態、たとえば多結晶状態に変換される。
と同様な電気的手段によって検出されると、放射源１８
４が定位され、ギャップ１７６にある相変化物質の部分
１８８をより導電性の高い状態に変換するに十分な強度
の放射ビーム１８６を投写して、ギャップ１７６の両端
間で線１７４の回路パスが完成する。たとえば、相変化
物質がほぼ２，０００オングストロームの厚さのテルル
φゲルマニウム・カルコゲン化物の７モ一フ７ス層から
成る場合、それは、２００ナノ秒をこえる時間１平方ミ
クロンあたり２ナノジユールの強度を有するアルゴン・
イオン・レーザからのレーザ光線という形の放射にさら
されることにより、無秩序なアモーファス状態からより
高い結晶性の状態、たとえば多結晶状態に変換される。
同様に、アモーファス物質１８２１がほぼ２，５００乃
至５．０００オングストロームの厚さのアモーファス・
シリコン合金の層から成る場合、それは、５０ナノ秒間
以上、１平方センチメートルあたりほぼ１ジユールを印
加すると、より導電性の高い相に変換される。このよう
な暴露エネルギーは、１．５ジユールのルビー・レーザ
によって実現できる。
至５．０００オングストロームの厚さのアモーファス・
シリコン合金の層から成る場合、それは、５０ナノ秒間
以上、１平方センチメートルあたりほぼ１ジユールを印
加すると、より導電性の高い相に変換される。このよう
な暴露エネルギーは、１．５ジユールのルビー・レーザ
によって実現できる。
上で述べた修復可能な回路及び回路を修復する方法は、
すべて集積回路に関わっている。しかし、本発明は集積
回路に限定されるものではなく、一般に、導？ｉ！！！
素と、比較的非導電的な状態から比較的導電性の高い状
態へ変化できる相変化物質の部分とがある長さにわたっ
て互に接触しているタイプのどんな電気回路の修復にも
あてはまるということは理解されよう。
すべて集積回路に関わっている。しかし、本発明は集積
回路に限定されるものではなく、一般に、導？ｉ！！！
素と、比較的非導電的な状態から比較的導電性の高い状
態へ変化できる相変化物質の部分とがある長さにわたっ
て互に接触しているタイプのどんな電気回路の修復にも
あてはまるということは理解されよう。
例として第１８図について説明しよう。同図には、本発
明の実ｆ！態様である連結基板１９０が示されている。
明の実ｆ！態様である連結基板１９０が示されている。
基板１９０は、下向きに結合される集積回路を結合する
ためのセラミック連結基板である。基板１９０は複数個
の接触受け１９２を含み、それらは矩形のグループに分
れて配回され、接触受け１９２の各グループに取り付け
られる下向きに結合される集積回路の対応する接触受け
と個別に結合され、電気的に接触するようになっている
。基板１９０はまた、複数個の連結Ｉａ１９４を含み、
それらはホトリソグラフィ法又はシルク・スクリーニン
グなどその他の方法により基板１９０の上に作られてい
る。
ためのセラミック連結基板である。基板１９０は複数個
の接触受け１９２を含み、それらは矩形のグループに分
れて配回され、接触受け１９２の各グループに取り付け
られる下向きに結合される集積回路の対応する接触受け
と個別に結合され、電気的に接触するようになっている
。基板１９０はまた、複数個の連結Ｉａ１９４を含み、
それらはホトリソグラフィ法又はシルク・スクリーニン
グなどその他の方法により基板１９０の上に作られてい
る。
線１９４は、その基板に取り付けられる異なる集積回路
の接触受けの間の電気的結合、ならびに、これらの集積
回路と、基板１９０の回路に外部から結合される電圧入
力及び出力線との間の結合を形成している。基板１９０
は、セラミック基板１９６を相変化物質の層１９８でお
おって作られる。回路線１９４は相変化物質のＦｍ１９
８の上に作られ、相変化物質は、ｍ１９４に生ずる小ざ
な断線、たとえば第１８図に示されている断線２００の
両端間の回路パスを形成するようになっている。
の接触受けの間の電気的結合、ならびに、これらの集積
回路と、基板１９０の回路に外部から結合される電圧入
力及び出力線との間の結合を形成している。基板１９０
は、セラミック基板１９６を相変化物質の層１９８でお
おって作られる。回路線１９４は相変化物質のＦｍ１９
８の上に作られ、相変化物質は、ｍ１９４に生ずる小ざ
な断線、たとえば第１８図に示されている断線２００の
両端間の回路パスを形成するようになっている。
このような断線が発生した場合、それは、上の回路に関
して説明したと同様の仕方で、Ｗ電線の間でその両側に
適切な電圧及び電流を印加することによって治すことが
できる。たとえば、第１８図に示された断線２００につ
いて言うと、ギャップ２００を架橋している相変化物質
１９８に相変化を生ずるに十分な電圧が、断線２００の
片側に作られている線部分１９４ａに結合している接触
受け１９２ａに電気プローブを接触させ、その断線の別
の側にある線部分１９４ｂに結合している接触受け１９
２ｂに別の電気プローブを接触させることによって印加
される。
して説明したと同様の仕方で、Ｗ電線の間でその両側に
適切な電圧及び電流を印加することによって治すことが
できる。たとえば、第１８図に示された断線２００につ
いて言うと、ギャップ２００を架橋している相変化物質
１９８に相変化を生ずるに十分な電圧が、断線２００の
片側に作られている線部分１９４ａに結合している接触
受け１９２ａに電気プローブを接触させ、その断線の別
の側にある線部分１９４ｂに結合している接触受け１９
２ｂに別の電気プローブを接触させることによって印加
される。
これらの電気プローブの間に十分な電圧を印加すること
により、ギャップ２００を架橋する相変化物質は最初の
高抵抗状態から低抵抗状態に変化し、断＠２００のまわ
りに電気的分路となる導電パスを形成し、実質的にその
断線を修復する。
により、ギャップ２００を架橋する相変化物質は最初の
高抵抗状態から低抵抗状態に変化し、断＠２００のまわ
りに電気的分路となる導電パスを形成し、実質的にその
断線を修復する。
したがって、本発明は単に集積回路だけでなくもつと広
い応用可能性をもつことが分る。それは第１８図に示さ
れているようなセラミック連結基板に応用できるし、ま
たプリント回路板、多層連結基板、ポリイミド連結基板
、及びプログラマブル運結基板など他のタイプの連結基
板ならびに他の多くの種類の回路に応用できる。
い応用可能性をもつことが分る。それは第１８図に示さ
れているようなセラミック連結基板に応用できるし、ま
たプリント回路板、多層連結基板、ポリイミド連結基板
、及びプログラマブル運結基板など他のタイプの連結基
板ならびに他の多くの種類の回路に応用できる。
同様に、本発明に従って用いられる相変化物質は層の形
である必要はなく、選ばれた導ｉｉ線の選ばれた部分が
このような相変化物質と接触するようになるどのような
形態であっちよいということも理解されるであろう。さ
らに、本発明は結晶技術によって作られた集積回路にも
応用ひきることも理解されるであろう。たとえば、結晶
基板の上に作られる１ｉｖＡＩｉｌｉｌ路で、その導電
線の上に本発明に従って相変化物質の層を作って、これ
らの線に発生する開路を修復できるようにすることがで
きよう。また、上で示した例は記憶装置と液晶表示装置
を含んでいるが、本発明の範囲はそれらの回路に限定さ
れるものではなく、マイクロプロセッサ、専用アイジタ
ル論理回路、及びアナログ回路など、回路線に発生する
断線を修復することが望ましいあらゆる種類の回路を含
むということも理解されるであろう。
である必要はなく、選ばれた導ｉｉ線の選ばれた部分が
このような相変化物質と接触するようになるどのような
形態であっちよいということも理解されるであろう。さ
らに、本発明は結晶技術によって作られた集積回路にも
応用ひきることも理解されるであろう。たとえば、結晶
基板の上に作られる１ｉｖＡＩｉｌｉｌ路で、その導電
線の上に本発明に従って相変化物質の層を作って、これ
らの線に発生する開路を修復できるようにすることがで
きよう。また、上で示した例は記憶装置と液晶表示装置
を含んでいるが、本発明の範囲はそれらの回路に限定さ
れるものではなく、マイクロプロセッサ、専用アイジタ
ル論理回路、及びアナログ回路など、回路線に発生する
断線を修復することが望ましいあらゆる種類の回路を含
むということも理解されるであろう。
以上の説明から、本発明によって、集積回路アセンブリ
、完成された集積回路、パッケージされた集積回路及び
電気回路一般を、修復可能な形に作ることができ、修復
できるということは明らかである。もちろん、この発明
を説明するために選ばれた好ましい実施Ｑｌｔ１に対し
て、当業者には本発明の精神と範囲から逸脱することな
くいろいろな変更や追加が可能であることが認識される
。
、完成された集積回路、パッケージされた集積回路及び
電気回路一般を、修復可能な形に作ることができ、修復
できるということは明らかである。もちろん、この発明
を説明するために選ばれた好ましい実施Ｑｌｔ１に対し
て、当業者には本発明の精神と範囲から逸脱することな
くいろいろな変更や追加が可能であることが認識される
。
さらに、保護の範囲は、上述の実施態様及び例示によっ
てでなく、添付の特許請求の範囲によってのみ限定され
るものである。
てでなく、添付の特許請求の範囲によってのみ限定され
るものである。
図面はこの明細書の不可欠な一部をなし、これと合せて
読まれるべきものであり、いろいろな図の中での同じよ
うな成分には、同様の参照数字が用いられている：その
うち、 第１図は、本発明の実施態様である集積回路サブアセン
ブリの斜視図であり、； 第２図は、第１図に示されたサブアセンブリの１１２−
２に沿ってとった断面側面図であり、その他に、回路線
の連続性をテストするためにセットされた回路手段を概
略図で示しており；第３図は、第２図の回路が、回路線
の開路を架橋する相変化物質を変化させるためにセット
された状態を示し、かつ相変化を起こした後の相変化物
質を示しているという以外は、第２図と同一であり； 第４図は、相変化物質の層がなく、導１！線が基板に直
接デポジットされているという以外は第１図に示されて
いるものと同様な１８１回路ナブアセンブリの一部分の
斜視図であり； 第５図は、導Ｎ線の一部の上に相変化物質の層がかぶせ
られた第４図のサブアセンブリを示し：第６図は、第５
図に示され゛【いるサブアセンブリの同図の線６−６に
沿ってとった断面側面図であり、その他に第４及び第５
図に示されている接触受容手段に結合された電気プロー
ブを示しており； 第７図は、第５図のサブアセンブリを同図の線７−７に
沿ってとった断面側面図であり；第８図は、第７図のサ
ブアセンブリに別の回路層を付加えて作られる電子マト
リクス・アレーのサブアセンブリの斜視図であり； 第９図は、第８図のサブアセンブリを、同図の線９−９
に沿ってとった断面側面図であり、さらに、第８図に示
されている接触受容手段に接触している電気プローブを
示し、 第１０図は電気プローブがその接触受容手段に結合され
ている完成された集積回路の平面図であり、第１１図は
、第１０図に示されている集積回路がパッケージ手段に
囲まれているパッケージされた集積回路を示し； 第１２図は、液晶表示装置に使用しようとする集積サブ
アセンブリの平面図であり、電気プローブが接触受容手
段に結合されており： 第１３図は、第１２図に示されているサブアセンブリの
一部を、同図の線１３−・１３に沿ってとった断面側面
図であり； 第１４図は、液晶表示装置で使用しようとする完成した
集積回路及びその完成した集積回路を修復するのに用い
る２つの電気プローブの平面図であり； 第１５図は、第１４図に示されているｉｖＡ回路の一部
を、同図の線１５−１５に沿ってとった断面側面図であ
り； 第１６図は、本発明の別の側面による電気回路サブアセ
ンブリの一部分の断面側面図であり；第１７図は、さら
に放射源の略図を含み、導電線のギャップを架橋する相
変化物質の一部が放射源によって低抵抗の状態に変化し
ていること以外は第１６図と同一であり： 第１８図は、本発明の実施態様である連結基板の一部の
斜視図である。 １０、１１０・・・・・・回路アセンブリ、１１・・・
・・・基板、１２・・・・・・相変化物質、１４．１３
８ａ、 １３８ｂ、 １５Ｂ・−・・−回路要素、１４
−１６．５２．５４・・・・・・アドレス線、１６，２
０，２２，７２゜７４、１３Ｊ １５６・・・・・・導
電線、１８・・・・・・開路、回路、２０．２２・・・
・・・開路の両側の部分、２４・・・・・・接触受容手
段、２６．２８・・・・・・外部からの接触手段、３８
・・・導電パス、相変化物質の一部、４Ｂ、 ４８．５
０・・・・・・選択手段、７０・・・・・・集積回路、
１１２・・・・・・パッケージ手段、１１６．１１８，
１２０，１２２，１２６，１３０・・・・・・結合手段
、１３８・・・・・・画素、１３８ａ、 １３８ｂ・・
・・・・電極、１９０・・・・・・連結用基板。
読まれるべきものであり、いろいろな図の中での同じよ
うな成分には、同様の参照数字が用いられている：その
うち、 第１図は、本発明の実施態様である集積回路サブアセン
ブリの斜視図であり、； 第２図は、第１図に示されたサブアセンブリの１１２−
２に沿ってとった断面側面図であり、その他に、回路線
の連続性をテストするためにセットされた回路手段を概
略図で示しており；第３図は、第２図の回路が、回路線
の開路を架橋する相変化物質を変化させるためにセット
された状態を示し、かつ相変化を起こした後の相変化物
質を示しているという以外は、第２図と同一であり； 第４図は、相変化物質の層がなく、導１！線が基板に直
接デポジットされているという以外は第１図に示されて
いるものと同様な１８１回路ナブアセンブリの一部分の
斜視図であり； 第５図は、導Ｎ線の一部の上に相変化物質の層がかぶせ
られた第４図のサブアセンブリを示し：第６図は、第５
図に示され゛【いるサブアセンブリの同図の線６−６に
沿ってとった断面側面図であり、その他に第４及び第５
図に示されている接触受容手段に結合された電気プロー
ブを示しており； 第７図は、第５図のサブアセンブリを同図の線７−７に
沿ってとった断面側面図であり；第８図は、第７図のサ
ブアセンブリに別の回路層を付加えて作られる電子マト
リクス・アレーのサブアセンブリの斜視図であり； 第９図は、第８図のサブアセンブリを、同図の線９−９
に沿ってとった断面側面図であり、さらに、第８図に示
されている接触受容手段に接触している電気プローブを
示し、 第１０図は電気プローブがその接触受容手段に結合され
ている完成された集積回路の平面図であり、第１１図は
、第１０図に示されている集積回路がパッケージ手段に
囲まれているパッケージされた集積回路を示し； 第１２図は、液晶表示装置に使用しようとする集積サブ
アセンブリの平面図であり、電気プローブが接触受容手
段に結合されており： 第１３図は、第１２図に示されているサブアセンブリの
一部を、同図の線１３−・１３に沿ってとった断面側面
図であり； 第１４図は、液晶表示装置で使用しようとする完成した
集積回路及びその完成した集積回路を修復するのに用い
る２つの電気プローブの平面図であり； 第１５図は、第１４図に示されているｉｖＡ回路の一部
を、同図の線１５−１５に沿ってとった断面側面図であ
り； 第１６図は、本発明の別の側面による電気回路サブアセ
ンブリの一部分の断面側面図であり；第１７図は、さら
に放射源の略図を含み、導電線のギャップを架橋する相
変化物質の一部が放射源によって低抵抗の状態に変化し
ていること以外は第１６図と同一であり： 第１８図は、本発明の実施態様である連結基板の一部の
斜視図である。 １０、１１０・・・・・・回路アセンブリ、１１・・・
・・・基板、１２・・・・・・相変化物質、１４．１３
８ａ、 １３８ｂ、 １５Ｂ・−・・−回路要素、１４
−１６．５２．５４・・・・・・アドレス線、１６，２
０，２２，７２゜７４、１３Ｊ １５６・・・・・・導
電線、１８・・・・・・開路、回路、２０．２２・・・
・・・開路の両側の部分、２４・・・・・・接触受容手
段、２６．２８・・・・・・外部からの接触手段、３８
・・・導電パス、相変化物質の一部、４Ｂ、 ４８．５
０・・・・・・選択手段、７０・・・・・・集積回路、
１１２・・・・・・パッケージ手段、１１６．１１８，
１２０，１２２，１２６，１３０・・・・・・結合手段
、１３８・・・・・・画素、１３８ａ、 １３８ｂ・・
・・・・電極、１９０・・・・・・連結用基板。
Claims (42)
- （１）支持基板と、前記基板に支持された又は支持され
るようになる回路要素を連結するようになつている、前
記基板に支持された複数個の導電線とを含み、最初の比
較的無秩序な、比較的高抵抗の状態から、より秩序ある
、より結晶性の高い、比較的低抵抗の状態へ電気的に誘
発される相変化が可能なデポジットされた相変化物質が
前記導電線の少くとも一部と電気的に接触して前記導電
線の選ばれたいくつかの部分の間で電気的な並列パスを
形成しており、前記導電線の上に位置しあらかじめ選ば
れたその上の離散的な場所で外から印加される接触手段
を受けるようになっている接触受容手段があって、前記
導電線の選ばれた部分の間及び前記相変化物質に電圧を
印加して前記最初の高抵抗状態から前記低抵抗状態への
相変化を電気的に誘発し前記導電線の開路部分を迂回す
る電気的分路になる導電パスを形成することが可能にな
っていることにより特徴づけられる回路アセンブリ。 - （２）さらに、前記接触受容手段がプローブ受けを含む
ことにより特徴づけられる、特許請求の範囲第１項に記
載の回路アセンブリ。 - （３）さらに、前記相変化物質が前記導電線にデポジッ
トされていることより特徴づけられる、特許請求の範囲
第１項乃至第２項のいずれかに記載の回路アセンブリ。 - （４）さらに、前記導電線が前記相変化物質にデポジッ
トされていることにより特徴づけられる、特許請求の範
囲第１項から第３項までのいずれかに記載の回路アセン
ブリ。 - （５）さらに、前記相変化物質がシリコンを含むことに
より特徴づけられる、特許請求の範囲第１項から第４項
までのいずれかに記載の回路アセンブリ。 - （６）さらに、前記相変化物質がカルコゲン化物を含む
ことにより特徴づけられる、特許請求の範囲第１項から
第４項までのいずれかに記載の回路アセンブリ。 - （７）さらに、各画素に関連する一対の電極と前記電極
間に配置された光に影響する物質とを含む回路要素を有
する少くともひとつの画素を有するタイプの表示装置の
一部であることにより特徴づけられ、さらに前記導電線
がこのような液晶表示装置の個々の画素に関連した回路
要素に結合するようになつていることにより特徴づけら
れる、特許請求の範囲第１項から第６項までのいずれか
に記載の回路アセンブリ。 - （８）さらに、複数個の第一の間隔をおいたアドレス線
と、前記第一のアドレス線とで複数個のクロスオーバ点
を形成する複数個の第二の間隔をおいてアドレス線と、
前記クロスオーバ点の各々の間で前記第一及び第二のア
ドレス線のそれぞれの対を通る選択可能な電流パスを形
成するための選択手段とを有する電子マトリクス・アレ
ー（第８図）の一部であることにより特徴づけられ、さ
らに前記導電線が前記電子マトリクス・アレーのアドレ
ス線であることにより特徴づけられる、特許請求の範囲
第１項から第６項までのいずれかに記載の回路アセンブ
リ。 - （９）さらに、前記相変化物質が前記クロスオーバ点の
各々の間の前記選択手段の一部を成していることにより
特徴づけられる、特許請求の範囲第８項に記載の回路ア
センブリ。 - （１０）さらに、前記導電線の少くともひとつがその中
に回路を有することで特徴づけられ、さらに、前記相変
化物質のある一部が前記少くともひとつの導電線と電気
的に接触して前記少くともひとつの導電線の前記開路の
両側の部分の間に電気的に並列のパスを形成するように
なっていることで特徴づけられ、さらに、前記相変化物
質の前記ある部分が前記低抵抗状態に変化して前記開路
を迂回する電気的分路になる導電パスを形成しているこ
とにより特徴づけられる、特許請求の範囲第１項から第
６項までのいずれかに記載の回路アセンブリ。 - （１１）さらに、前記回路アセンブリが少くとも部分的
に完成している集積回路の一部であることにより特徴づ
けられる、特許請求の範囲第１項から第６項までのいず
れかに記載の回路アセンブリ。 - （１２）さらに、前記回路アセンブリが、集積回路を支
持し電気的に連結するための連結用基板であることによ
り特徴づけられる、特許請求の範囲第１項から第６項ま
でのいずれかに記載の回路アセンブリ。 - （１３）支持基板と；前記基板に支持された回路要素を
連結するようになっている前記基板に支持された導電線
と；最初の比較的無秩序な、比較的高抵抗の状態から、
より秩序ある、結晶性の高い、比較的低抵抗の状態へ電
気的に誘発される相変化が可能なデポジットされた相変
化物質とにより特徴づけられ、前記デポジットされた相
変化物質は前記導電線の少くとも一部と電気的に接触し
て前記導電線の選ばれた部分の間に電気的に並列なパス
を形成するようになつており；さらに、集積回路を囲む
パッケージ手段と；前記集積回路から伸び、前記パッケ
ージ手段を通って、一部が前記パッケージ手段の外に出
ている結合手段とを含み、前記結合手段が外部に出てい
る部分で電圧を受け、前記電圧を前記導電線の選ばれた
部分の間及び前記相変化物質に印加して、前記高抵抗状
態から前記低抵抗状態への相変化を電気的に誘発し、前
記導電線の開路部分を迂回する電気的分路とからなる導
電パスを形成することが可能であるようになつているこ
とにより特徴づけられる、集積回路を含むパッケージさ
れた回路アセンブリ。 - （１４）さらに、前記相変化物質が前記導電線にデポジ
ットされていることにより特徴づけられる、特許請求の
範囲第１３項に記載のパッケージされた回路アセンブリ
。 - （１５）さらに、前記導電線が前記相変化物質にデポジ
ットされていることにより特徴づけられる、特許請求の
範囲第１３項に記載のパッケージされた回路アセンブリ
。 - （１６）さらに、前記相変化物質がシリコンを含むこと
により特徴づけられる、特許請求の範囲第１３項から第
１５項までのいずれかに記載のパッケージされた回路ア
センブリ。 - （１７）さらに、前記相変化物質がカルコゲン化物を含
むことにより特徴づけられる、特許請求の範囲第１３項
から第１５項までのいずれかに記載のパッケージされた
回路アセンブリ。 - （１８）少くともある長さに沿つて伸びた導電回路要素
と；前記ある長さに沿って前記回路要素と接触して配置
された相変化物質の一部分とを含み；前記相変化物質は
最初の比較的無秩序な比較的高抵抗の状態から、より秩
序ある、より結晶性の高い、比較的低抵抗の状態へ、十
分なエネルギーを加えることによつて変化させることが
可能なタイプであり；かつ、前記回路要素が前記ある長
さ内に電気的回路を有し、前記相変化物質の前記部分が
前記開路を架橋し、かつ前記低抵抗状態に変化しており
前記開路を迂回する電気的分路となる導電パスを形成し
ていることにより特徴づけられる、電気回路の部分。 - （１９）さらに、前記相変化物質が前記導電回路要素に
デポジットされていることにより特徴づけられる、特許
請求の範囲第１８項に記載の電気回路の部分。 - （２０）さらに、前記導電回路要素が前記相変化物質に
デポジットされていることにより特徴づけられる、特許
請求の範囲第１８項に記載の電気回路の部分。 - （２１）さらに、前記相変化物質がシリコンを含むこと
により特徴づけられる、特許請求の範囲第１８項から第
２０項までのいずれかに記載の電気回路の部分。 - （２２）さらに、前記相変化物質がカルコゲン化物を含
むことにより特徴づけられる、特許請求の範囲第１８項
から第２０項までのいずれかに記載の電気回路の部分。 - （２３）支持基板を用意することと；前記基板に支持子
された又は支持されることになる回路要素を連結するた
めに前記基板に支持される複数個の導電線を形成するこ
とと；最初の比較的無秩序な、比較的高抵抗の状態から
、より秩序ある、より結晶性の、比較的低抵抗の状態へ
電気的に誘発される相変化が可能なデポジットされた相
変化物質を、前記導電線の少くとも一部分に前記相変化
物質が電気的に接触する位置に作って前記導電線の選ば
れた部分の間に電気的に並列なパスを形成することと；
前記導電線上に位置し、その上のあらかじめ選ばれた離
散的な場所で、前記導電線の選ばれた部分の間及び前記
相変化物質に電圧を印加して前記最初の高抵抗状態から
前記低抵抗状態への相変化を電気的に誘発し前記導電線
の開路部分を迂回する電気的分路となる導電路を形成す
ることを可能にするための外部から印加される接触手段
を受けるようになつている接触受容手段を形成すること
、により特徴づけられる、回路アセンブリの製法。 - （２４）さらに、前記接触受容手段を形成することが、
プローブ受けを形成することを含むことにより特徴づけ
られる、特許請求の範囲第２３項に記載の回路アセンブ
リの製法。 - （２５）さらに、前記デポジットされた相変化物質を形
成することが、前記相変化物質を前記導電線にデポジッ
トすることを含むことにより特徴づけられる、特許請求
の範囲第２３項又は第２４項に記載の回路アセンブリの
製法。 - （２６）さらに、前記導電線を形成することが、前記導
電線を前記相変化物質にデポジットすることを含むこと
により特徴づけられる、特許請求の範囲第２３項又は第
２４項に記載の回路アセンブリの製法。 - （２７）さらに、前記相変化物質がシリコンを含むこと
により特徴づけられる、特許請求の範囲第２３項から第
２６項までのいずれかに記載の回路アセンブリの製法。 - （２８）さらに、前記相変化物質がカルコゲン化物を含
むことにより特徴づけられる、特許請求の範囲第２３項
から第２７項までのいずれかに記載の回路アセンブリの
製法。 - （２９）さらに、前記製法が、各画素に関連して一対の
電極と前記電極間に配置された光に影響する物質を含む
回路要素を有する少くともひとつの画素をもつ表示装置
の一部を作るために用いられ、前記導電線を形成するこ
とが、このような液晶表示装置の個々の画素に関連した
回路要素に結合するように導電線を形成することを含む
ことにより特徴づけられる、特許請求の範囲第２３項か
ら第２８項までのいずれかに記載の回路アセンブリの製
法。 - （３０）さらに、前記製法が、複数個の第一間隔をおい
たアドレス線と、前記第一のアドレス線と複数個のクロ
スオーバ点を形成する第二の間隔をおいたアドレス線と
、前記クロスオーバ点の各々の間で前記第一及び第二の
アドレス線のそれぞれの対を通る選択可能な電流パスを
作るための選択手段とを有する電子マトリクスを作るた
めに用いられ、前記導電線を形成することが前記電子マ
トリクス・アレーのアドレス線として前記導電線を形成
することを含むことにより特徴づけられる、特許請求の
範囲第２３項から第２８項までのいずれかに記載の回路
アセンブリの製法。 - （３１）さらに、前記相変化物質を形成することが、前
記クロスオーバ点の各々の間の前記選択手段の一部をな
す相変化半導体物質を形成することを含むことにより特
徴づけられる、特許請求の範囲第３０項に記載の回路ア
センブリの製法。 - （３２）さらに、外部から印加される接触手段を前記接
触受容手段に結合し、前記導電線の少くともひとつの選
ばれた部分の間に電圧を印加して、前記導電線の部分の
間で前記線の開路部分の両側に伸びている前記相変化物
質の部分に電気的に相変化を誘発し、それにより前記開
路を迂回する電気的分路となる導電パスを形成すること
により特徴づけられる、特許請求の範囲第２３項に記載
の回路アセンブリの製法。 - （３３）支持基板を用意することと；前記基板に支持さ
れる回路要素を連結するため前記基板に支持される複数
個の導電線を形成することと；最初の比較的無秩序な、
比較的高抵抗の状態から、より秩序ある、結晶性の高い
、比較的低抵抗状態への電気的に誘発される相変化が可
能なデポジットされた相変化物質を、前記導電線の少く
とも一部と電気的に接触する位置に、前記導電線の選ば
れた部分の間に電気的に並列パスを作るように形成する
ことと；集積回路を囲むパッケージング手段を形成する
ことと；前記集積回路から伸び、前記パッケージング手
段を通り、一部が前記パッケージング手段の外部に出て
いる結合手段を形成することにより特徴づけられ、前記
結合手段が、その外部に出た部分に印加される電圧を受
け、前記電圧を前記導電線の選ばれた部分の間及び前記
相変化物質に印加して、前記最初の高抵抗状態から前記
低抵抗状態への相変化を電気的に誘発し前記導電線の開
路部分をまわる電気的分路になる導電パスを形成するこ
とを可能にするものであることにより特徴づけられる、
集積回路を形成することを含むパッケージされた回路ア
センブリの製法。 - （３４）さらに、前記デポジットされた相変化物質を形
成することが前記相変化物質を前記導電線にデポジット
することを含むことにより特徴づけられ、特許請求の範
囲第３３項に記載のパッケージされた回路アンブリの製
法。 - （３５）さらに、前記導電線を形成することが前記導電
線を前記相変化物質上に形成することを含むことにより
特徴づけられる、特許請求の範囲第３３項に記載のパッ
ケージされた回路アセンブリの製法。 - （３６）さらに、前記相変化物質がシリコンを含むこと
により特徴づけられる、特許請求の範囲第３３項から第
３５項までのいずれかに記載のパッケージされた回路ア
センブリの製法。 - （３７）さらに、前記相変化物質がカルコゲン化物を含
むことにより特徴づけられる、特許請求の範囲第３３項
から第３５項までのいずれかに記載のパッケージされた
回路アセンブリの製法。 - （３８）電気回路の導電要素の一部の開路を含むある長
さに沿つて前記導電要素と接触して相変化物質を形成し
、前記相変化物質が最初の比較的無秩序な、比較的高抵
抗の状態から、より秩序ある、結晶性の高い、比較的低
抵抗の状態へ、十分なエネルギーの印加によつて変化さ
せることが可能なタイプであり、かつ、十分なエネルギ
ーを前記開路を架橋する相変化物質の部分に印加して前
記部分を前記比較的導電性の高い状態に切り換え前記開
路の両端間に導電パスを完成することにより特徴づけら
れる、電気回路の導電要素の一部の開路を修復する方法
。 - （３９）さらに、前記十分なエネルギーの印加が、前記
回路要素の前記ある長さの両端間に十分な電圧を印加し
十分な電流がそれに流れるようにして前記開路を架橋す
る前記相変化物質の部分を前記低抵抗状態に切り換える
ことを含むことにより特徴づけられる、特許請求の範囲
第３８項に記載の導電要素の一部の開路を修復する方法
。 - （４０）さらに、前記十分なエネルギーの印加が、前記
開路を架橋する前記相変化物質の部分に十分な放射エネ
ルギーを印加しその部分を前記低抵抗の状態に切り換え
ることを含むことにより特徴づけられる、特許請求の範
囲第３８項に記載の導電要素の一部の開路を修復する方
法。 - （４１）さらに、前記放射エネルギーの印加が、レーザ
光線を用いて前記放射エネルギーを印加することを含む
ことにより特徴づけられる、特許請求の範囲第４０項に
記載の導電要素の一部の開路を修復する方法。 - （４２）さらに、前記回路要素をチェックして前記ある
長さに沿って電気的開路があるかどうかを決定し、前記
チェックによって開路が存在すると決定されたときに前
記十分なエネルギーを印加することにより特徴づけられ
る、特許請求の範囲第３８項から第４１項までのいずれ
かに記載の導電要素の一部の開路を修復する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/709,876 US4630355A (en) | 1985-03-08 | 1985-03-08 | Electric circuits having repairable circuit lines and method of making the same |
| US709876 | 1985-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61207035A true JPS61207035A (ja) | 1986-09-13 |
Family
ID=24851651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050249A Pending JPS61207035A (ja) | 1985-03-08 | 1986-03-07 | 修復可能な回路線を有する電気回路ならびにその製法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US4630355A (ja) |
| EP (1) | EP0194519B1 (ja) |
| JP (1) | JPS61207035A (ja) |
| CA (1) | CA1241127A (ja) |
| DE (1) | DE3683382D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001147649A (ja) * | 1999-11-19 | 2001-05-29 | Fujitsu Ltd | 表示装置及びその欠陥修復方法 |
| US7326457B2 (en) | 2002-03-05 | 2008-02-05 | Hitachi Plant Technologies, Ltd. | Substrate holding device including adhesive face with hexagons defined by convex portions |
Families Citing this family (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716124A (en) * | 1984-06-04 | 1987-12-29 | General Electric Company | Tape automated manufacture of power semiconductor devices |
| JPH061313B2 (ja) * | 1985-02-06 | 1994-01-05 | シャープ株式会社 | 液晶表示装置 |
| JPH0740101B2 (ja) * | 1985-04-23 | 1995-05-01 | 旭硝子株式会社 | 薄膜トランジスタ |
| JPH0766253B2 (ja) * | 1986-06-20 | 1995-07-19 | 松下電器産業株式会社 | マトリクス型画像表示装置 |
| JPS6318697A (ja) * | 1986-07-11 | 1988-01-26 | 日本電気株式会社 | 多層配線基板 |
| US4801558A (en) * | 1986-09-12 | 1989-01-31 | Texas Instruments Incorporated | Electrostatic discharge protection using thin nickel fuse |
| US4704304A (en) * | 1986-10-27 | 1987-11-03 | International Business Machines Corporation | Method for repair of opens in thin film lines on a substrate |
| US5029983A (en) * | 1986-12-06 | 1991-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with a smectic chiral liquid crystal |
| US4906956A (en) * | 1987-10-05 | 1990-03-06 | Menlo Industries, Inc. | On-chip tuning for integrated circuit using heat responsive element |
| JPH0814668B2 (ja) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | マトリックス型液晶表示パネル |
| EP0337775B1 (en) * | 1988-04-12 | 1996-06-19 | Sharp Kabushiki Kaisha | Electronic apparatus |
| US5182230A (en) * | 1988-07-25 | 1993-01-26 | International Business Machines Corporation | Laser methods for circuit repair on integrated circuits and substrates |
| US5171709A (en) * | 1988-07-25 | 1992-12-15 | International Business Machines Corporation | Laser methods for circuit repair on integrated circuits and substrates |
| US4919971A (en) * | 1988-09-23 | 1990-04-24 | International Business Machines Corporation | Self-induced repairing of conductor lines |
| US5065006A (en) * | 1988-10-14 | 1991-11-12 | Matsushita Electric Industrial Co., Inc. | Image sensors with simplified chip mounting |
| US5266828A (en) * | 1988-10-14 | 1993-11-30 | Matsushita Electric Industrial Co., Ltd. | Image sensors with an optical fiber array |
| JPH02157828A (ja) * | 1988-12-12 | 1990-06-18 | Hosiden Electron Co Ltd | 液晶表示素子 |
| US4974048A (en) * | 1989-03-10 | 1990-11-27 | The Boeing Company | Integrated circuit having reroutable conductive paths |
| JPH0823643B2 (ja) * | 1989-03-28 | 1996-03-06 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH02299535A (ja) * | 1989-05-12 | 1990-12-11 | Nippon Fillester Co Ltd | 採卵装置 |
| US4994154A (en) * | 1990-02-06 | 1991-02-19 | International Business Machines Corporation | High frequency electrochemical repair of open circuits |
| US5214657A (en) * | 1990-09-21 | 1993-05-25 | Micron Technology, Inc. | Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers |
| US5153408A (en) * | 1990-10-31 | 1992-10-06 | International Business Machines Corporation | Method and structure for repairing electrical lines |
| JPH04233514A (ja) * | 1990-12-28 | 1992-08-21 | Sharp Corp | アクティブマトリクス基板 |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| US5235272A (en) * | 1991-06-17 | 1993-08-10 | Photon Dynamics, Inc. | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel |
| US5288007A (en) * | 1991-10-04 | 1994-02-22 | International Business Machine Corporation | Apparatus and methods for making simultaneous electrical connections |
| US5193732A (en) * | 1991-10-04 | 1993-03-16 | International Business Machines Corporation | Apparatus and methods for making simultaneous electrical connections |
| US5576554A (en) * | 1991-11-05 | 1996-11-19 | Monolithic System Technology, Inc. | Wafer-scale integrated circuit interconnect structure architecture |
| DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
| US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
| US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| AU4798793A (en) * | 1992-08-10 | 1994-03-03 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
| US5289632A (en) * | 1992-11-25 | 1994-03-01 | International Business Machines Corporation | Applying conductive lines to integrated circuits |
| US5532853A (en) * | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
| JP3453803B2 (ja) * | 1993-06-15 | 2003-10-06 | 株式会社日立製作所 | 電子回路基板の配線修正方法およびその装置 |
| US5384953A (en) * | 1993-07-21 | 1995-01-31 | International Business Machines Corporation | Structure and a method for repairing electrical lines |
| JPH0756184A (ja) * | 1993-08-12 | 1995-03-03 | Sharp Corp | 表示装置 |
| US5446961A (en) * | 1993-10-15 | 1995-09-05 | International Business Machines Corporation | Method for repairing semiconductor substrates |
| TW305948B (ja) * | 1993-11-08 | 1997-05-21 | Hitachi Ltd | |
| JPH07146481A (ja) * | 1993-11-25 | 1995-06-06 | Hitachi Ltd | 液晶表示基板 |
| US5463322A (en) * | 1993-12-03 | 1995-10-31 | General Electric Company | Method of locating common electrode shorts in an imager assembly |
| EP0685113B1 (en) * | 1993-12-20 | 1999-11-03 | General Electric Company | Method of repairing a conductive line of a thin film imager or display device and structure produced thereby |
| US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
| US5468680A (en) * | 1994-03-18 | 1995-11-21 | Massachusetts Institute Of Technology | Method of making a three-terminal fuse |
| US5655113A (en) | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
| US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| US5625299A (en) * | 1995-02-03 | 1997-04-29 | Uhling; Thomas F. | Multiple lead analog voltage probe with high signal integrity over a wide band width |
| US5879955A (en) | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5726483A (en) | 1995-07-17 | 1998-03-10 | Micron Technology, Inc. | Method of jointly forming stacked capacitors and antifuses, method of blowing antifuses, and antifuses and stacked capacitors constituting a part of integrated circuitry |
| US6114714A (en) * | 1995-11-07 | 2000-09-05 | Gangopadhyay; Shubhra | Antifuse development using α-c:h,n,f thin films |
| US6240535B1 (en) | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
| US5796746A (en) * | 1995-12-22 | 1998-08-18 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
| US5783467A (en) * | 1995-12-29 | 1998-07-21 | Vlsi Technology, Inc. | Method of making antifuse structures using implantation of both neutral and dopant species |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US6025220A (en) | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5952671A (en) | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6087689A (en) | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
| KR100236076B1 (ko) * | 1997-08-14 | 1999-12-15 | 김영환 | 반도체소자의 배선형성방법 |
| US6259504B1 (en) * | 1997-12-22 | 2001-07-10 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having split data lines |
| KR100474002B1 (ko) | 1998-04-28 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의불량패드수리방법및그구조 |
| JP4653867B2 (ja) * | 1999-06-30 | 2011-03-16 | エーユー オプトロニクス コーポレイション | 電子部品の欠陥修復方法 |
| JP3849381B2 (ja) * | 1999-12-20 | 2006-11-22 | 株式会社日立製作所 | 絶縁回路基板の製造方法 |
| US6356458B1 (en) * | 2000-03-14 | 2002-03-12 | Lockheed Martin Corporation | Extreme density packaging for electronic assemblies |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6992652B2 (en) * | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| TW522374B (en) * | 2000-08-08 | 2003-03-01 | Semiconductor Energy Lab | Electro-optical device and driving method of the same |
| US6987496B2 (en) * | 2000-08-18 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| US7180496B2 (en) * | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP2004510165A (ja) * | 2000-09-28 | 2004-04-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 接点を検査する装置 |
| US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100386458B1 (ko) * | 2000-12-20 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US6680857B2 (en) * | 2001-09-26 | 2004-01-20 | Infineon Technologies Ag | Unit-architecture with implemented limited bank-column-select repairability |
| TWI273539B (en) * | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
| JP3913534B2 (ja) * | 2001-11-30 | 2007-05-09 | 株式会社半導体エネルギー研究所 | 表示装置及びこれを用いた表示システム |
| US6642602B2 (en) * | 2001-12-14 | 2003-11-04 | Infineon Technologies Ag | Self-terminating blow process of electrical anti-fuses |
| US6585550B1 (en) * | 2002-02-26 | 2003-07-01 | General Electric Company | Photomultiplier tube particle positioner |
| JP4067878B2 (ja) * | 2002-06-06 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 発光装置及びそれを用いた電気器具 |
| US6982727B2 (en) * | 2002-07-23 | 2006-01-03 | Broadcom Corporation | System and method for providing graphics using graphical engine |
| JP4340459B2 (ja) * | 2003-03-14 | 2009-10-07 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| SG145539A1 (en) * | 2004-03-09 | 2008-09-29 | Micron Technology Inc | Integrated circuit (ic) test assembly including phase change material for stabilizing temperature during stress testing of integrated circuits and method thereof |
| US20050199420A1 (en) * | 2004-03-10 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same |
| US7038231B2 (en) * | 2004-04-30 | 2006-05-02 | International Business Machines Corporation | Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| US7190604B2 (en) * | 2005-06-27 | 2007-03-13 | Lyontek Inc. | Capacity dividable memory IC |
| US7244638B2 (en) * | 2005-09-30 | 2007-07-17 | Infineon Technologies Ag | Semiconductor memory device and method of production |
| KR100650635B1 (ko) * | 2005-11-10 | 2006-11-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7460003B2 (en) * | 2006-03-09 | 2008-12-02 | International Business Machines Corporation | Electronic fuse with conformal fuse element formed over a freestanding dielectric spacer |
| US7784009B2 (en) * | 2006-03-09 | 2010-08-24 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and design process therefore |
| US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
| US7645645B2 (en) * | 2006-03-09 | 2010-01-12 | International Business Machines Corporation | Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof |
| US7288804B2 (en) * | 2006-03-09 | 2007-10-30 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and methods of fabrication thereof |
| TWI319297B (en) * | 2006-06-06 | 2010-01-01 | Phoenix Prec Technology Corp | Repair structure of circuit board having pre-soldering bumps and method thereof |
| US20080083115A1 (en) * | 2006-10-05 | 2008-04-10 | Shih-Ping Hsu | Method for repairing metal finish layer on surface of electrical connection pad of circuit board |
| KR101349094B1 (ko) * | 2006-12-13 | 2014-01-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 갖는 액정표시장치 |
| US7456460B2 (en) * | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
| US7462858B2 (en) * | 2007-01-29 | 2008-12-09 | International Business Machines Corporation | Fabrication of phase change memory element with phase-change electrodes using conformal deposition |
| US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
| US8178906B2 (en) * | 2008-01-11 | 2012-05-15 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device |
| EP2329698A1 (en) * | 2008-08-21 | 2011-06-08 | Agere Systems, Inc. | Mitigation of whiskers in sn-films |
| US8814423B2 (en) * | 2009-08-21 | 2014-08-26 | Michael Henry Silvers | Handle |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| US20130051116A1 (en) * | 2011-08-24 | 2013-02-28 | Advanced Micro Devices, Inc. | Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| KR102005483B1 (ko) * | 2012-10-19 | 2019-07-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 수리 방법 |
| US9523625B2 (en) * | 2012-12-13 | 2016-12-20 | Apple Inc. | Detecting failure of scanning mirror |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| CN106031312B (zh) * | 2014-02-21 | 2019-05-21 | 学校法人早稻田大学 | 自我修复型配线及伸缩器件 |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| US10091888B2 (en) * | 2016-02-02 | 2018-10-02 | Northrop Grumman Systems Corporation | Large-scale reconfigurable electronics using low cost nanoparticle ink printing method |
| US11742306B2 (en) * | 2021-01-07 | 2023-08-29 | Micron Technology, Inc. | Layouts for pads and conductive lines of memory devices, and related devices, systems, and methods |
| US11798880B2 (en) * | 2021-09-27 | 2023-10-24 | Innolux Corporation | Electronic device and method of fabricating an electronic device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3271591A (en) * | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
| DE1212155B (de) * | 1964-02-05 | 1966-03-10 | Danfoss As | Elektrischer Speicher |
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| JPS5460874A (en) * | 1977-10-03 | 1979-05-16 | Secr Defence Brit | Wafer |
| US4144487A (en) * | 1977-11-14 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Electrical cable fault locating apparatus |
| US4217374A (en) * | 1978-03-08 | 1980-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
| US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
| US4339285A (en) * | 1980-07-28 | 1982-07-13 | Rca Corporation | Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation |
| US4442507A (en) * | 1981-02-23 | 1984-04-10 | Burroughs Corporation | Electrically programmable read-only memory stacked above a semiconductor substrate |
| GB2100057A (en) * | 1981-05-27 | 1982-12-15 | Post Office | Method of forming conductive tracks in a semi-conductor body by annealing |
| US4451970A (en) * | 1982-10-21 | 1984-06-05 | Energy Conversion Devices, Inc. | System and method for eliminating short circuit current paths in photovoltaic devices |
| JPS59125640A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4545111A (en) * | 1983-01-18 | 1985-10-08 | Energy Conversion Devices, Inc. | Method for making, parallel preprogramming or field programming of electronic matrix arrays |
-
1985
- 1985-03-08 US US06/709,876 patent/US4630355A/en not_active Expired - Fee Related
-
1986
- 1986-02-19 CA CA000502192A patent/CA1241127A/en not_active Expired
- 1986-02-27 DE DE8686102561T patent/DE3683382D1/de not_active Expired - Fee Related
- 1986-02-27 EP EP86102561A patent/EP0194519B1/en not_active Expired - Lifetime
- 1986-03-07 JP JP61050249A patent/JPS61207035A/ja active Pending
- 1986-10-14 US US06/918,733 patent/US4752118A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001147649A (ja) * | 1999-11-19 | 2001-05-29 | Fujitsu Ltd | 表示装置及びその欠陥修復方法 |
| US7326457B2 (en) | 2002-03-05 | 2008-02-05 | Hitachi Plant Technologies, Ltd. | Substrate holding device including adhesive face with hexagons defined by convex portions |
| US7905979B2 (en) | 2002-03-05 | 2011-03-15 | Hitachi Plant Technologies, Ltd. | Method for holding substrate in vacuum |
Also Published As
| Publication number | Publication date |
|---|---|
| US4752118A (en) | 1988-06-21 |
| DE3683382D1 (de) | 1992-02-27 |
| EP0194519B1 (en) | 1992-01-15 |
| EP0194519A3 (en) | 1988-08-03 |
| CA1241127A (en) | 1988-08-23 |
| US4630355A (en) | 1986-12-23 |
| EP0194519A2 (en) | 1986-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61207035A (ja) | 修復可能な回路線を有する電気回路ならびにその製法 | |
| US4666252A (en) | High yield liquid crystal display and method of making same | |
| US5608245A (en) | Array on substrate with repair line crossing lines in the array | |
| US5367392A (en) | Active matrix display panel having connectable secondary switches | |
| US4646266A (en) | Programmable semiconductor structures and methods for using the same | |
| US5418738A (en) | Low voltage programmable storage element | |
| US6639634B1 (en) | Repairable LCD and its manufacture | |
| EP1288957B1 (en) | Solid state memory | |
| JP2003007977A (ja) | 交点ダイオードメモリアレイをアドレス指定するための回路製造技術 | |
| JP2608596B2 (ja) | 多重レベル回路の製造方法および多重レベル回路 | |
| TW461070B (en) | Mixed fuse technologies | |
| TW200416429A (en) | Flat panel display with repairable defects for data lines and the repairing method | |
| JPH06151599A (ja) | 半導体集積回路 | |
| CN101015023B (zh) | 减少了位线与字线短路效应的交叉点铁电存储器 | |
| DE102004040506A1 (de) | Adressierschaltung für ein Kreuzungspunkt-Speicherarray, das Kreuzungspunkt-Widerstandselemente umfasst | |
| US7119872B2 (en) | Open gate line repair in an LCD | |
| US4705329A (en) | Apparatus for electrical function checking of wiring matrices | |
| KR910005596B1 (ko) | 용단 및 비용단퓨즈를 사용한 정보기억회로 | |
| US6744681B2 (en) | Fault-tolerant solid state memory | |
| JP2812346B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2003196992A (ja) | ダイオードが減結合されたセンシング方法および装置 | |
| US6594171B1 (en) | Memory systems and methods of making the same | |
| US20040088612A1 (en) | Redundancy circuit of semiconductor memory device and fail repair method using the same | |
| JP2583891B2 (ja) | アクテイブマトリクス表示装置の製造方法 | |
| KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 |