JPS61206012A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPS61206012A JPS61206012A JP4771985A JP4771985A JPS61206012A JP S61206012 A JPS61206012 A JP S61206012A JP 4771985 A JP4771985 A JP 4771985A JP 4771985 A JP4771985 A JP 4771985A JP S61206012 A JPS61206012 A JP S61206012A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- power supply
- stop
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源制御装置に関し、特にデータ処理システム
に用いられる電源制御装置に関する。
に用いられる電源制御装置に関する。
データ処理システムは、その各種電源の起動・停止を制
御する電源制御装置を具備するのが通例である。
御する電源制御装置を具備するのが通例である。
第２囚は、従来の電源制御装置の一例である電源制御部
１を具備するデータ処理システムの一例を示すブロック
図である。
１を具備するデータ処理システムの一例を示すブロック
図である。
４２図に示すデータ処理システムは、本体系装置ａと、
それと制御線１０５または１０６で接続されている周辺
装置す、ｃとをＸ慣して構成されている。本体系装置ａ
は、電源障害信号１０１〜１０３を入力し制御線１０４
〜１０６ に制御信号を出力する電源制御部１と、制御
ｔｆａ１０４から制御信号を入力し安定化電力１０７，
１０８″＆たけ１０９′と電源障害信号１０１．１０２
または１０３とを出力する電源２〜４と、安定化電力１
０７，１０８°また社１０９を入力するＣＰＵ５、記憶
部６、チャネル制御部７とを備えて構成さｎている。
それと制御線１０５または１０６で接続されている周辺
装置す、ｃとをＸ慣して構成されている。本体系装置ａ
は、電源障害信号１０１〜１０３を入力し制御線１０４
〜１０６ に制御信号を出力する電源制御部１と、制御
ｔｆａ１０４から制御信号を入力し安定化電力１０７，
１０８″＆たけ１０９′と電源障害信号１０１．１０２
または１０３とを出力する電源２〜４と、安定化電力１
０７，１０８°また社１０９を入力するＣＰＵ５、記憶
部６、チャネル制御部７とを備えて構成さｎている。
電源２，３または４は電源障害が発生すると電源障害信
号１０１，１０２または１０３を出力する。
号１０１，１０２または１０３を出力する。
電源制御部１は、電源障害信号１０１，１０２または１
０３のすくなくと本一つが入力すると制御線゛１０４〜
１０６に制御信号の一つである停止信号を出力する。電
源２〜４は、制御線１０４から停止信号を入力すると安
定化電力１０７，１０８または１０９の出力を停止し、
このときＣＰＵ５、記憶部６、チャンネル制御部７は動
作を停止する。周辺装置す、ｃも制御Ｈ１０５または１
０６から停止信号を入力すると動作を停止する。
０３のすくなくと本一つが入力すると制御線゛１０４〜
１０６に制御信号の一つである停止信号を出力する。電
源２〜４は、制御線１０４から停止信号を入力すると安
定化電力１０７，１０８または１０９の出力を停止し、
このときＣＰＵ５、記憶部６、チャンネル制御部７は動
作を停止する。周辺装置す、ｃも制御Ｈ１０５または１
０６から停止信号を入力すると動作を停止する。
従来の電源制御装置は、本体系装置の電源のすくなくと
も一つに電源障害が発生すると本体系装置のすべての電
源の電力出力を停止させ、またこのとき、第２図に示す
データ処理システムにおけると同様にすべての周辺装置
の動作を停止させるかまたはどの周辺装置に対しても動
作停止の制御をしないかのいずれか一方の動作をする。
も一つに電源障害が発生すると本体系装置のすべての電
源の電力出力を停止させ、またこのとき、第２図に示す
データ処理システムにおけると同様にすべての周辺装置
の動作を停止させるかまたはどの周辺装置に対しても動
作停止の制御をしないかのいずれか一方の動作をする。
データ処理システムを構成する各種周辺装置の中には一
度動作を停止すると再起動に非常に長い時間を要するも
のがある。また本体系装置の各種電源のうちど几に電源
障害が発生したかによって、そのとき動作を停止させる
必要のある周辺装置が異なるととがある。したがって本
体系装置の各種電源のいずれかに電源障害が発生したと
き、動作を停止させる必要のある周辺装置はかならず動
作を停止させ、動作を停止する必要がなく再起動に長時
間を要する周辺装置は動作を停止させないのが望ましい
。
度動作を停止すると再起動に非常に長い時間を要するも
のがある。また本体系装置の各種電源のうちど几に電源
障害が発生したかによって、そのとき動作を停止させる
必要のある周辺装置が異なるととがある。したがって本
体系装置の各種電源のいずれかに電源障害が発生したと
き、動作を停止させる必要のある周辺装置はかならず動
作を停止させ、動作を停止する必要がなく再起動に長時
間を要する周辺装置は動作を停止させないのが望ましい
。
しかしすでに説明したようい、従来の電源制御装置はこ
のように周辺装置の動作停止の制御の選択をすることが
できないという欠点がある。
のように周辺装置の動作停止の制御の選択をすることが
できないという欠点がある。
本発明が解決しようとする問題点、いいかえｎば本発明
の目的は上記の欠点を解決して、電源障害を発生した電
源と、その電源障害により動作を停止させる周辺装置と
の対応関係を選択することのできる電源制御装置を提供
することにある。
の目的は上記の欠点を解決して、電源障害を発生した電
源と、その電源障害により動作を停止させる周辺装置と
の対応関係を選択することのできる電源制御装置を提供
することにある。
本発明の電源制御装置は、すくなくともＣＰＵおよび複
数の電源を備える本体系装置の前記電源の前記電源が出
力する電源障害信号を入−力し、前記電源および２周辺
装置を制御する制御信号を出力する電源制御装置におい
て、前記周辺装置の動作を停止させる前記制御信号と、
前記電源障害信号との対応関係を選択する手段を備えて
構成さえる。
数の電源を備える本体系装置の前記電源の前記電源が出
力する電源障害信号を入−力し、前記電源および２周辺
装置を制御する制御信号を出力する電源制御装置におい
て、前記周辺装置の動作を停止させる前記制御信号と、
前記電源障害信号との対応関係を選択する手段を備えて
構成さえる。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は本発明の電源制御装置の一実施例を示すブロッ
ク図である。
ク図である。
第１図に示す実施例は、電源障害信号１０１〜１０３を
入力するＯＲ回路１３およびスイッチ１１゜１２と、ス
イッチ１１ま九は１２の出力を入力するＯＲ回路１４．
１５と、ＯＲ回路１３〜１５の出力である信号２０１〜
２０３を入力し制御線１０４〜１０６に制御信号を出力
する制御回路１６とを備えて構成されている。
入力するＯＲ回路１３およびスイッチ１１゜１２と、ス
イッチ１１ま九は１２の出力を入力するＯＲ回路１４．
１５と、ＯＲ回路１３〜１５の出力である信号２０１〜
２０３を入力し制御線１０４〜１０６に制御信号を出力
する制御回路１６とを備えて構成されている。
以下、第１図に示す実施例の動作について説明する。
制御回路１６は、信号２０１，２０２または２０３を入
力すると制御線１０４，１０５または１０６に制御信号
の一つである停止信号を出力する。したがってスイッチ
１１．１２の各接点が第１図に図示する開閉状態にある
とき、第１図に示す実施例は電源障害信号１０１ 、１
０２または１０３のすくなくとも一つが入力すると制御
線１０４に停止信号を出力し、電源障害信号１０１また
は１０２のすくなくとも一方が入力すると電源障害信号
１０３には無関係に制御線１０５に停止信号を出力し、
また電源障害信号１０１または１０３のすくなくとも一
方が入力すると電源障害信号１０２には無関係に制御線
１０６に停止信号を出力する。
力すると制御線１０４，１０５または１０６に制御信号
の一つである停止信号を出力する。したがってスイッチ
１１．１２の各接点が第１図に図示する開閉状態にある
とき、第１図に示す実施例は電源障害信号１０１ 、１
０２または１０３のすくなくとも一つが入力すると制御
線１０４に停止信号を出力し、電源障害信号１０１また
は１０２のすくなくとも一方が入力すると電源障害信号
１０３には無関係に制御線１０５に停止信号を出力し、
また電源障害信号１０１または１０３のすくなくとも一
方が入力すると電源障害信号１０２には無関係に制御線
１０６に停止信号を出力する。
第２図に示すデータ処理システムの電源制御部１のかわ
りに第１図に示す実施例を用いれば、スイッチ１１ 、
１２の各接点が第１図に図示する開閉状態にあるとき、
電源２，３または４のすくなくとも一つに電源障害が発
生すればＣＰＵ５、記憶部６、チャンネル制御部７が動
作を停止し、電源２−または３のすくなくとも一方に電
源障害が発生すれば電源４の電源障害には無関係に周辺
装置すが動作を停止し、また電源２または４のすくなく
とも一方に電源障害が発生すれば電源３の電源障害には
無関係に周辺装置Ｃが動作を停止する。すなわち電源２
，３の電源障害に対応して周辺装置すが動作を停止し、
電源２．４の電源障害に対応して周辺装置Ｃが動作を停
止する。
りに第１図に示す実施例を用いれば、スイッチ１１ 、
１２の各接点が第１図に図示する開閉状態にあるとき、
電源２，３または４のすくなくとも一つに電源障害が発
生すればＣＰＵ５、記憶部６、チャンネル制御部７が動
作を停止し、電源２−または３のすくなくとも一方に電
源障害が発生すれば電源４の電源障害には無関係に周辺
装置すが動作を停止し、また電源２または４のすくなく
とも一方に電源障害が発生すれば電源３の電源障害には
無関係に周辺装置Ｃが動作を停止する。すなわち電源２
，３の電源障害に対応して周辺装置すが動作を停止し、
電源２．４の電源障害に対応して周辺装置Ｃが動作を停
止する。
スイッチ１１．１２の各接点の開閉状態をかえることに
より、電源２．３または４のいずれが電源障害を発生し
たとき、周辺装置ｔｂ ｔ ｅのいずれが動作を停止す
るかの対応関係を任意に選定することができる。
より、電源２．３または４のいずれが電源障害を発生し
たとき、周辺装置ｔｂ ｔ ｅのいずれが動作を停止す
るかの対応関係を任意に選定することができる。
なお、スイッチ１１．１２の各接点は、開・閉のプリセ
ットができるものであれば、機械的接点でも電子的なゲ
ート回路でもよい。
ットができるものであれば、機械的接点でも電子的なゲ
ート回路でもよい。
以上詳細に説明したように、本発明を用いｎば本体系装
置の電源障害を発生した電源と、その電源障害により動
作を停止させる周辺装置との対応関係を任意に選定する
ことのできる電源制御装置を提供することができるとい
う効果があり、本発明の電源制御装置をデータ処理シス
テムに用いれば、本体系装置のいずれの電源の電源障害
に対しても、その電源障害により動作を停止させる必要
のある周辺装置の動作を確実に停止させ、しかも動作を
停止させる必要のない周辺装置の動作を停止させて再起
動の時間を空費するのを防止することができるという効
果がある。
置の電源障害を発生した電源と、その電源障害により動
作を停止させる周辺装置との対応関係を任意に選定する
ことのできる電源制御装置を提供することができるとい
う効果があり、本発明の電源制御装置をデータ処理シス
テムに用いれば、本体系装置のいずれの電源の電源障害
に対しても、その電源障害により動作を停止させる必要
のある周辺装置の動作を確実に停止させ、しかも動作を
停止させる必要のない周辺装置の動作を停止させて再起
動の時間を空費するのを防止することができるという効
果がある。
第１図は本発明の電源制御装置の一実施例を示すブロッ
ク図、 第２図はデータ処理システムの一例を示すブロック図で
ある。 １１．１２・・・・・・スイッチ、１３〜１５・・・・
・・ＯＲ回路、１６・・・・・・制御回路
ク図、 第２図はデータ処理システムの一例を示すブロック図で
ある。 １１．１２・・・・・・スイッチ、１３〜１５・・・・
・・ＯＲ回路、１６・・・・・・制御回路
Claims (1)
- 【特許請求の範囲】 すくなくともＣＰＵおよび複数の電源を備える本体系装
置の前記電源が出力する電源障害信号を入力し、前記電
源および周辺装置を制御する制御信号を出力する電源制
御装置において、 前記周辺装置の動作を停止させる前記制御信号と、前記
電源障害信号との対応関係を選択する手段を備えること
を特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771985A JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771985A JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206012A true JPS61206012A (ja) | 1986-09-12 |
| JPH0570846B2 JPH0570846B2 (ja) | 1993-10-06 |
Family
ID=12783119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4771985A Granted JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206012A (ja) |
-
1985
- 1985-03-11 JP JP4771985A patent/JPS61206012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570846B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001566A (ko) | 마이크로 컴퓨터 | |
| KR930007132A (ko) | 통합 콘트롤 시스템 및 방법 | |
| JPS61206012A (ja) | 電源制御装置 | |
| CZ302029B6 (cs) | Programovatelné ovládací zarízení | |
| JPS5838428Y2 (ja) | アラ−ム受付回路 | |
| JPS6136271B2 (ja) | ||
| JPS603559A (ja) | デイジタル出力回路 | |
| KR0179688B1 (ko) | 삼중화 장치의 선택 제어회로 | |
| JPS5827219A (ja) | 給電装置 | |
| JPH03172911A (ja) | 入力／出力装置 | |
| JPS60690B2 (ja) | 電源制御方式 | |
| JPH078114B2 (ja) | 二重化電源装置 | |
| JPH0125271B2 (ja) | ||
| JP3049722B2 (ja) | マトリクススイッチ | |
| KR950007938B1 (ko) | 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 | |
| JPS5612189A (en) | Multiplexer | |
| JPH04131908A (ja) | Ｉ／ｏユニット | |
| JP2000090043A (ja) | コンピュータの周辺機器検出方法 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPS62213519A (ja) | スイッチ制御回路 | |
| JPS6370365A (ja) | マイクロコンピユ−タ | |
| KR19980014826U (ko) | 디지탈 출력보드의 구동장치 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPH03188516A (ja) | 電源制御方式 | |
| JPS6441584A (en) | Video switch |